本發(fā)明屬于數(shù)字電路
技術(shù)領(lǐng)域：
，尤其涉及一種真隨機(jī)數(shù)生成器，可用于保密通訊。
背景技術(shù)：
：隨機(jī)數(shù)對于密碼學(xué)有著至關(guān)重要的作用，在各種保護(hù)數(shù)據(jù)的加密技術(shù)中尤其重要?，F(xiàn)有的許多軟件算法都可以生成偽隨機(jī)數(shù)，但其不可預(yù)測性很難保證，在一些安全性要求較高的應(yīng)用程序中，偽隨機(jī)數(shù)已經(jīng)不能很好地滿足其要求了。為了生成真隨機(jī)數(shù)，許多研究將模擬的噪聲源作為外部隨機(jī)源來構(gòu)造真隨機(jī)數(shù)生成器。李申、趙建領(lǐng)、王超、瞿光杰吳令安、張峰的專利(專利公開號：CN102637122B)基于物理噪聲的奇偶性生成真隨機(jī)數(shù)的方法及其系統(tǒng)，發(fā)明了一種對物理噪聲產(chǎn)生的信號進(jìn)行模數(shù)轉(zhuǎn)換，再根據(jù)數(shù)字的奇偶性來生成隨機(jī)比特。劉小靈、喬愛國、齊凡、謝韶波的專利(專利公開號：CN102693119B)一種真隨機(jī)數(shù)產(chǎn)生電路及信息安全芯片，通過對隨機(jī)噪聲信號進(jìn)行調(diào)制生成混合噪聲信號，再濾除其中的直流分量來得到高頻隨機(jī)噪聲分量，生成與之對應(yīng)的真隨機(jī)數(shù)。李樹國、王虎森、李麗娟的專利(專利公開號：CN103049242A)數(shù)字式真隨機(jī)數(shù)發(fā)生器，利用由時鐘控制的全數(shù)字電路產(chǎn)生隨機(jī)數(shù)，再對隨機(jī)數(shù)進(jìn)行偏置矯正得到真隨機(jī)數(shù)。王騫、張東來、張華的專利(專利公開號：CN103066956B)一種真隨機(jī)數(shù)三角波發(fā)生方法及裝置，將多個高頻振蕩器產(chǎn)生的振蕩信號進(jìn)行同步異或，再用得到的信號控制三角波發(fā)生器生成真隨機(jī)數(shù)。上述這些方法由于使用外部環(huán)境的隨機(jī)源且使用相關(guān)性很強(qiáng)的振蕩環(huán)信號，因而均存在攻擊者可以通過影響噪聲源對生成器進(jìn)行操控的問題，從而影響保密通信的安全性且生成真隨機(jī)數(shù)速率低。技術(shù)實現(xiàn)要素：本發(fā)明的目的在于針對上述已有技術(shù)的不足，提出一種基于雙環(huán)耦合振蕩的真隨機(jī)數(shù)生成器，以保正保密通信的安全性，減小振蕩環(huán)信號相關(guān)性，提高生成真隨機(jī)數(shù)的速率。為實現(xiàn)上述目的，本發(fā)明包括：振蕩電路和采樣邏輯電路，該振蕩電路，由若干數(shù)字邏輯門構(gòu)成，用于產(chǎn)生具有隨機(jī)相位偏移的隨機(jī)振蕩信號；該采樣邏輯電路，用于對振蕩電路產(chǎn)生的隨機(jī)振蕩信號進(jìn)行采樣，將連續(xù)的隨機(jī)信號轉(zhuǎn)化為離散的隨機(jī)序列進(jìn)行輸出，其特征在于：所有的數(shù)字邏輯門，包括M/2個異或門XOR和M/2個同或門XNOR，其中M為不小于6的偶數(shù)；這些異或門XOR和同或門XNOR均有三個輸入端口和一個輸出端口；每兩個位置相同的異或門和同或門均有相同的兩個左鄰居，即第i個異或門XORi和第i個同或門XNORi有相同的第(i-1)mod(M/2)個異或門XOR(i-1)mod(M/2)和第(i-1)mod(M/2)個同或門XNOR(i-1)mod(M/2)，其中i為1到M/2的整數(shù)；對于每個邏輯門，其第一個輸入端口與其一個左鄰居的輸出端口連接，第二個輸入端口與另一個左鄰居輸出端口連接，第三個輸入端口與自身的輸出端口連接。作為優(yōu)選，所述N異或門，利用FPGA的基本可編程邏輯單元實現(xiàn)，該邏輯單元的由異或查找表LUT和寄存器組成，通過查找表實現(xiàn)異或門純數(shù)字邏輯，通過寄存器保存數(shù)字狀態(tài)。作為優(yōu)選，所述N同或門，利用FPGA的基本可編程邏輯單元實現(xiàn)，該邏輯單元的由同或查找表LUT和寄存器組成，通過查找表實現(xiàn)同或門純數(shù)字邏輯，通過寄存器保存數(shù)字狀態(tài)。本發(fā)明具有如下優(yōu)點如下：1.生成的真隨機(jī)數(shù)穩(wěn)定性強(qiáng)、輸出速率高。本發(fā)明構(gòu)造的雙環(huán)耦合振蕩電路由于沒有外部隨機(jī)源僅是對電路系統(tǒng)內(nèi)存在的熱噪聲進(jìn)行放大來產(chǎn)生很強(qiáng)的相位噪音，所以能產(chǎn)生穩(wěn)定性極強(qiáng)的真隨機(jī)數(shù)；同時由于雙環(huán)耦合振蕩電路的輸出信號具有極高的振蕩頻率和很寬的頻譜，其采樣邏輯電路的采樣頻率高達(dá)100MHZ，可通過國際隨機(jī)數(shù)行業(yè)檢測標(biāo)準(zhǔn)即NIST統(tǒng)計檢測包的檢測，產(chǎn)生的真隨機(jī)數(shù)隨機(jī)性強(qiáng)。2.本發(fā)明由于整個隨機(jī)數(shù)發(fā)生器全部由數(shù)字邏輯單元實現(xiàn)，所使用的電路資源極少，極易集成到應(yīng)用于安全領(lǐng)域的芯片中。3.本發(fā)明由于采用雙采樣樣式的采樣邏輯電路，即在時鐘上升沿和下降沿均進(jìn)行采樣其結(jié)果異或再輸出，可降低“1”比特和“0”比特的輸出比率偏差，提高了輸出隨機(jī)數(shù)序列的質(zhì)量，省去了后續(xù)后處理步驟。附圖說明圖1為本發(fā)明的原理框圖；圖2為本發(fā)明的電路結(jié)構(gòu)圖。具體實施方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合實施例，對本發(fā)明作進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用于解釋本發(fā)明，并不用于限定本發(fā)明。參照圖1，本發(fā)明包括振蕩電路、采樣邏輯電路。振蕩電路R1用于產(chǎn)生隨機(jī)信號；采樣邏輯電路用于對振蕩電路R1產(chǎn)生的隨機(jī)信號進(jìn)行采樣，該采樣邏輯的輸出端作為真隨機(jī)數(shù)發(fā)生器的輸出端，輸出真隨機(jī)數(shù)序列。參照圖2，對本發(fā)明的振蕩電路和采樣邏輯電路結(jié)構(gòu)如下：所述振蕩電路，包括包括M/2個異或門XOR和M/2個同或門XNOR，其中M為不小于6的偶數(shù),本例取M＝8，即四個異或門分別是：第一異或門XOR1、第二異或門XOR2、第三異或門XOR3和第四異或門XOR4；四個同或門分別是：第一同或門XNOR1、第二同或門XNOR2、第三同或門XNOR3和第四同或門XNOR4。每兩個位置相同的異或門和同或門均有相同的兩個左鄰居，其中：第一異或門XOR1的兩個左鄰居分別為第四異或門XOR4和第四同或門XNOR4；第一同或門XNOR1的兩個左鄰居分別為第四異或門XOR4和第四同或門XNOR4；第二異或門XOR2的兩個左鄰居分別為第一異或門XOR1和第一同或門XNOR1；第二同或門XNOR2的兩個左鄰居分別為第一異或門XOR1和第一同或門XNOR1；第三異或門XOR3的兩個左鄰居分別為第二異或門XOR2和第二同或門XNOR2；第三同或門XNOR3的兩個左鄰居分別為第二異或門XOR2和第二同或門XNOR2；第四異或門XOR4的兩個左鄰居分別為第三異或門XOR3和第三同或門XNOR3；第四同或門XNOR4的兩個左鄰居分別為第三異或門XOR3和第三同或門XNOR3；每個異或門和每個同或門，均有三個輸入端口，即第一個輸入端口、第二個輸入端口、第三個輸入端口和一個輸出端口，第一個輸入端口與其一個左鄰居的輸出端口連接，第二個輸入端口與其另一個左鄰居輸出端口連接，第三個輸入端口與自身的輸出端口連接。其中：第一異或門XOR1的第一個輸入端口與第四異或門XOR4的輸出端口連接，第二個輸入端口與第四同或門XNOR4的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第一同或門XNOR1的第一個輸入端口與第四異或門XOR4的輸出端口連接，第二個輸入端口與第四同或門XNOR4的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第二異或門XOR2的第一個輸入端口與第一異或門XOR1的輸出端口連接，第二個輸入端口與第一同或門XNOR1的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第二同或門XNOR2的第一個輸入端口與第一異或門XOR1的輸出端口連接，第二個輸入端口與第一同或門XNOR1的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第三異或門XOR3的第一個輸入端口與第二異或門XOR2的輸出端口連接，第二個輸入端口與第二同或門XNOR2的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第三同或門XNOR3的第一個輸入端口與第二異或門XOR2的輸出端口連接，第二個輸入端口與第二同或門XNOR2的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第四異或門XOR3的第一個輸入端口與第三異或門XOR3的輸出端口連接，第二個輸入端口與第三同或門XNOR3的輸出端口連接，第三個輸入端口與自身的輸出端口連接；第四同或門XNOR3的第一個輸入端口與第三異或門XOR3的輸出端口連接，第二個輸入端口與第三同或門XNOR3的輸出端口連接，第三個輸入端口與自身的輸出端口連接。所述采樣邏輯電路包括8個觸發(fā)器D1、D2、D3、D4、D5、D6、D7、D8和三個異或門XOR5、XOR6、XOR7，其中：前四個D觸發(fā)器D1、D2、D3、D4分別與振蕩電路中的兩個異或門和同或門相連，即第一觸發(fā)器D1的輸入為第一異或門XOR1的輸出，第二觸發(fā)器D2的輸入為第二同或門XNOR2的輸出，第三觸發(fā)器D3的輸入為第三異或門XOR3的輸出，第四觸發(fā)器D4的輸入為第四同或門XNOR4的輸出，該四個D觸發(fā)器D1、D2、D3、D4的輸出作為第五異或門XOR5的輸入；后四個D觸發(fā)器D5、D6、D7、D8分別與振蕩電路中兩個異或門和同或門相連，即第五觸發(fā)器D5的輸入為第一同或門XNOR1的輸出，第六觸發(fā)器D6的輸入為第二異或門XOR2的輸出，第七觸發(fā)器D7的輸入為第三同門XOR3的輸出，第八觸發(fā)器D8的輸入為第四異或門XOR4的輸出，該四個D觸發(fā)器D5、D6、D7、D8的輸出作為第六異或門XOR6的輸入，第五異或門XOR5的輸出和第六異或門XOR5的輸出作為第七異或門XOR7的輸入，第七異或門XOR7的輸出作為采樣邏輯電路的輸出。八個D觸發(fā)器D1、D2、D3、D4、D5、D6、D7、D8和三個異或門XOR5、XOR6、XOR7均由相同的時鐘來控制，該時鐘由外部時鐘CLK提供，當(dāng)外部時鐘CLK為上升沿時，控制前四個D觸發(fā)器D1、D2、D3、D4采樣，當(dāng)外部時鐘CLK為下升沿時，控制后四個D觸發(fā)器D5、D6、D7、D8采樣。本發(fā)明的效果可通過以下檢測結(jié)果進(jìn)一步說明：1，檢測方法：在外部時鐘為100MHZ的頻率驅(qū)動下，產(chǎn)生1000組1M的真隨機(jī)序列；采用美國國家標(biāo)準(zhǔn)和技術(shù)研究所NIST提供的SP800-22隨機(jī)數(shù)檢測標(biāo)準(zhǔn)對上述1000組1M的真隨機(jī)序列的隨機(jī)性進(jìn)行檢測，該檢測標(biāo)準(zhǔn)包含15項檢測內(nèi)容，每一項檢測產(chǎn)生的檢測結(jié)果中包含一個P-value值和一個通過率Propotion值。當(dāng)P-value值不低于0.001且通過率值不低于0.9806，表示該項檢測內(nèi)容通過。2，檢測結(jié)果：對用本發(fā)明產(chǎn)生的1000組1M的真隨機(jī)序列，用美國國家標(biāo)準(zhǔn)和技術(shù)研究所NIST提供的SP800-22隨機(jī)數(shù)檢測標(biāo)準(zhǔn)進(jìn)行檢測，結(jié)果如表1：表1測試結(jié)果StatisticalTestP-valuePropotionResultFrequence0.5795790.9900PassBlockFrequence0.6195060.9900PassCumulativeSums0.3456780.9860PassRuns0.2318160.9900PassLongestRun0.2687160.9860PassRank0.7150340.9840PassFFT0.5631780.9860PassOverlappingTemplate0.2679320.9900PassUniversal0.1331110.9879PassLinearComplexity0.4354530.9900PassApproximateEntropy0.3534470.9840PassSerial0.2279510.9880PassNonOverlappingTemplate0.1928800.9867PassRandomExcursions0.1894590.9902PassRandomExcursionsVariant0.2774240.9967Pass從表1可見，本發(fā)明產(chǎn)生的真隨機(jī)序列每項指標(biāo)均達(dá)到了隨機(jī)數(shù)的要求標(biāo)準(zhǔn)，表明本發(fā)明產(chǎn)生的隨機(jī)數(shù)具有良好的隨機(jī)性。上述實施例僅用具體實施說明本發(fā)明的實現(xiàn)方法，在此基礎(chǔ)上可以有多種變形，這種基于本發(fā)明的結(jié)構(gòu)變化均包含在本發(fā)明的保護(hù)范圍之內(nèi)。當(dāng)前第1頁1 2 3