技術(shù)總結(jié)
本公開(kāi)涉及具有多個(gè)分區(qū)的安全RAM塊，其具體公開(kāi)了一種用于在FPGA的易失性存儲(chǔ)器中存儲(chǔ)應(yīng)用數(shù)據(jù)、密鑰、認(rèn)證代碼或其他信息的電路、方法和裝置。現(xiàn)場(chǎng)可編程門陣列(FPGA)可以包括多個(gè)存儲(chǔ)器塊并且在多個(gè)獨(dú)立可配置區(qū)域之間對(duì)這些塊分區(qū)。因此可以限制對(duì)存儲(chǔ)器塊的訪問(wèn)，使得僅授權(quán)區(qū)域能夠訪問(wèn)特定存儲(chǔ)器分區(qū)。另外，每個(gè)分區(qū)可以存儲(chǔ)多個(gè)消息認(rèn)證代碼(MAC)用于進(jìn)一步控制對(duì)每個(gè)分區(qū)中的數(shù)據(jù)的訪問(wèn)。

技術(shù)研發(fā)人員：M·朗哈默
受保護(hù)的技術(shù)使用者：阿爾特拉公司
文檔號(hào)碼：201610330334
技術(shù)研發(fā)日：2016.05.18
技術(shù)公布日：2016.11.30