本發(fā)明涉及一種計(jì)算機(jī)系統(tǒng)，尤其涉及一種自動(dòng)時(shí)鐘配置系統(tǒng)。

背景技術(shù)：

快速周邊組件互連(Peripheral Component Interconnect Express，PCIe)是一種用于廣泛多樣計(jì)算機(jī)應(yīng)用的高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)。PCIe實(shí)施了串行、全雙工(full duplex)、多線(multi-lane)、點(diǎn)對(duì)點(diǎn)互相連接、分組基礎(chǔ)及交換基礎(chǔ)的技術(shù)。

市面上對(duì)于可支持PCIe的可用裝置有廣泛的選擇。其也可使用于現(xiàn)場(chǎng)可編程邏輯門陣列(FPGAs)及單芯片系統(tǒng)(systems-on-a-chip，SoCs)，提供靈活方法使設(shè)計(jì)者得以在系統(tǒng)中傳送數(shù)據(jù)。PCIe的兩個(gè)關(guān)鍵優(yōu)點(diǎn)為其可擴(kuò)展的帶寬及彈性的時(shí)鐘。舉例而言，主機(jī)裝置及周邊裝置可利用PCIe通信。

可靠的數(shù)據(jù)傳輸需要穩(wěn)定的時(shí)鐘基準(zhǔn)。時(shí)鐘信號(hào)是一種在高低狀態(tài)間振蕩的特殊類型信號(hào)，且被用以像節(jié)拍器似地協(xié)調(diào)數(shù)字電路的動(dòng)作。時(shí)鐘信號(hào)由時(shí)鐘產(chǎn)生器(clock generator)所產(chǎn)生。最普通的時(shí)鐘信號(hào)為具有50％工作循環(huán)的方波形式，通常帶有固定、持續(xù)的頻率。利用時(shí)鐘信號(hào)來(lái)同步化的電路可在不論是時(shí)鐘循環(huán)的上升邊沿、下降邊沿或在雙重?cái)?shù)據(jù)速率的情況下同時(shí)在上升邊沿及下降邊沿可被激活(active)。

基于Specification reversion 1.0a規(guī)格的PCIe要求總線的運(yùn)行需要基準(zhǔn)時(shí)鐘(reference clock)。PCIe Card機(jī)電規(guī)格書(shū)(Electromechanical Specification reversion)2.0a規(guī)格將100MHz基頻的差分方波基準(zhǔn)時(shí)鐘(differential square-wave reference clock)定義為基準(zhǔn)時(shí)鐘。一般而言，基準(zhǔn)時(shí)鐘信號(hào)可容許電性長(zhǎng)線(to be electrically long)的路由(routing)。時(shí)鐘信號(hào)的路由通常由一個(gè)或多個(gè)PCIe連接器及線段組成。信號(hào)傳送長(zhǎng)度過(guò)長(zhǎng)會(huì)因電磁干擾(EMI)、射頻干擾和/或時(shí)鐘偏斜而造成時(shí)鐘失真及導(dǎo)致過(guò)量抖動(dòng)。在這些情況中，總線的性能可能會(huì)惡化。

相同的時(shí)鐘源被分配至每個(gè)PCIe裝置用以同時(shí)保持時(shí)鐘對(duì)時(shí)鐘的偏斜 在裝置之間小于12納秒。這在大型電路板或當(dāng)跨接底板連接器至另一個(gè)電路板時(shí)會(huì)是個(gè)問(wèn)題。

通用基準(zhǔn)時(shí)鐘信號(hào)(Refclk)為在市面裝置中被廣泛支持的架構(gòu)。通用基準(zhǔn)時(shí)鐘信號(hào)可以支持?jǐn)U頻時(shí)鐘(spread-spectrum clocking，SSC)，其可有效地減少電磁干擾。

周邊組件互連特殊研究小組(peripheral component interconnect special interest group，PCI-SIG)為負(fù)責(zé)規(guī)定周邊組件互連、PCI-X及PCIe計(jì)算機(jī)總線的電子產(chǎn)業(yè)聯(lián)盟。PCI-SIG發(fā)布單獨(dú)通用基準(zhǔn)時(shí)鐘信號(hào)獨(dú)立擴(kuò)頻時(shí)鐘(Separate Refclk Independent SSC，SRIS)架構(gòu)作為改善時(shí)鐘信號(hào)質(zhì)量的一個(gè)選擇。然而，不是每個(gè)主機(jī)裝置及每個(gè)周邊裝置都支持SRIS。

技術(shù)實(shí)現(xiàn)要素：

下文展示一或多個(gè)實(shí)施方式的簡(jiǎn)化總結(jié)以提供本技術(shù)的基本理解。此總結(jié)不是本技術(shù)所有預(yù)期實(shí)施方式的廣泛概述，且并非旨在確定所有實(shí)施例的關(guān)鍵或重要元素，也不描述本技術(shù)的任何或所有態(tài)樣的范圍。其唯一的目的為以簡(jiǎn)化的形式展示一個(gè)或多個(gè)實(shí)施例的某些概念，作為下文所呈現(xiàn)更詳細(xì)敘述的前言。

在某些實(shí)施方式中，一種自動(dòng)時(shí)鐘配置的方法藉由具有主機(jī)及周邊裝置的系統(tǒng)而被執(zhí)行。連接主機(jī)及周邊裝置的周邊接口的第一通用輸入/輸出(general-purpose input/output，GPIO)之上的主機(jī)指示主機(jī)是否支持第一時(shí)鐘配置。周邊裝置從第一GPIO接收主機(jī)是否支持第一時(shí)鐘配置。周邊裝置選擇使用周邊裝置的本地時(shí)鐘，作為對(duì)主機(jī)支持第一時(shí)鐘配置的響應(yīng)。周邊裝置選擇使用主機(jī)的基準(zhǔn)時(shí)鐘信號(hào)，作為對(duì)主機(jī)不支持第一時(shí)鐘配置的響應(yīng)。

附圖說(shuō)明

本技術(shù)的這些及其他簡(jiǎn)易方面將在實(shí)施方式及所附的權(quán)利要求書(shū)中搭配附圖來(lái)陳述，其中：

圖1顯示一例示性自動(dòng)時(shí)鐘配置系統(tǒng)的示意圖；

圖2顯示一例示性自動(dòng)時(shí)鐘配置系統(tǒng)的方塊圖；

圖3A及圖3B顯示一例示性周邊接口的引腳定義的示意圖；

圖4顯示周邊裝置的自動(dòng)時(shí)鐘配置的一例示性流程圖；

圖5顯示周邊裝置的自動(dòng)時(shí)鐘配置的一例示性方法的示意圖；以及

圖6顯示一例示性計(jì)算機(jī)系統(tǒng)的方塊圖。

【符號(hào)說(shuō)明】

100、200：自動(dòng)時(shí)鐘配置系統(tǒng)

110、310：主機(jī)

120、222、320：周邊裝置

130、210、330：排線

212：基準(zhǔn)時(shí)鐘信號(hào)

214：第二GPIO

216：第一GPIO

220：周邊模塊

224：時(shí)鐘緩沖

226：時(shí)鐘開(kāi)關(guān)

228：本地時(shí)鐘產(chǎn)生器

229：本地時(shí)鐘信號(hào)

300：周邊接口

332：表

400：流程圖

410、412、414、416、418、420、422、424、426、428、430、510、520、530、540、550、560：步驟

500：方法

600：計(jì)算機(jī)系統(tǒng)

610：BIOS

620：存儲(chǔ)器

630：存儲(chǔ)器

640：處理器

650：網(wǎng)絡(luò)接口

660：北橋

670：南橋

680：管理控制器

具體實(shí)施方式

本標(biāo)的公開(kāi)提供一種自動(dòng)時(shí)鐘配置系統(tǒng)。本技術(shù)的各種方面參照附圖而描述。在下文的敘述中，為了解釋的目的，將會(huì)列舉許多特定細(xì)節(jié)以提供一個(gè)或多個(gè)方面的全面理解。然而，顯而易見(jiàn)的是，此技術(shù)可被實(shí)作而不需這些特定細(xì)節(jié)。在其他例子中，為了有助于描述這些態(tài)樣，已知的結(jié)構(gòu)及裝置以方塊圖的形式顯示。

圖1顯示一例示性自動(dòng)時(shí)鐘配置系統(tǒng)100。自動(dòng)時(shí)鐘配置系統(tǒng)100包含藉由排線130連接至一個(gè)或多個(gè)周邊裝置120的主機(jī)110。

主機(jī)110可意指為計(jì)算機(jī)系統(tǒng)或計(jì)算機(jī)系統(tǒng)的主機(jī)控制器(例如PCIe控制器)。主機(jī)控制器作為橋梁，容許計(jì)算機(jī)系統(tǒng)與外部或內(nèi)部計(jì)算機(jī)周邊的連接。主機(jī)控制器通常作為外接卡，其通過(guò)建于主機(jī)板的PCI、PCI-X或PCIe插槽來(lái)附接(attach)至系統(tǒng)。

舉例而言，周邊裝置120可為硬盤驅(qū)動(dòng)陣列(hard disk drive array)、固態(tài)驅(qū)動(dòng)陣列(solid state drive array)或任意其他周邊裝置或裝置的群組。周邊裝置120可設(shè)置于如主機(jī)110的相同計(jì)算機(jī)系統(tǒng)或設(shè)置于如主機(jī)110的相同或鄰近機(jī)柜。

排線130經(jīng)配置以容許主機(jī)110與周邊裝置120之間的通信。舉例而言，排線130可為串行附接式小計(jì)算機(jī)系統(tǒng)接口(Serial Attached Small Computer System Interface，SAS)，微型SAS(mini SAS)或高密度微型SAS(SFF-8643)排線。排線130能夠承載PCIe數(shù)據(jù)及基準(zhǔn)時(shí)鐘信號(hào)。排線130也包含數(shù)個(gè)通用輸入輸出(GPIO)引腳。

圖2顯示一例示性自動(dòng)時(shí)鐘配置系統(tǒng)200的方塊圖。自動(dòng)時(shí)鐘配置系統(tǒng)200包含從主機(jī)連接至周邊模塊220的排線210。

排線210從主機(jī)經(jīng)過(guò)第二GPIO 214及第一GPIO 216發(fā)送指示器信號(hào)(indicator signal)。第一GPIO 216用于指示主機(jī)是否支持SRIS模式。如果主機(jī)不支持SRIS，第二GPIO 214用于進(jìn)一步指示主機(jī)是否支持SSC模式。如果主機(jī)不支持SRIS，則排線210承載基準(zhǔn)時(shí)鐘信號(hào)212。

周邊模塊220包含周邊裝置222、時(shí)鐘開(kāi)關(guān)(clock switch)226、本地時(shí)鐘產(chǎn)生器(local clock generator)228及時(shí)鐘緩沖(clock buffer)224。本地時(shí)鐘產(chǎn)生器228為產(chǎn)生本地時(shí)鐘信號(hào)229的電路以用于同步周邊裝置的運(yùn)行。本地時(shí)鐘產(chǎn)生器228包含共振電路及放大器。共振電路通常為石英壓電振蕩器，然 而也可使用簡(jiǎn)化電路。放大器電路通常反轉(zhuǎn)來(lái)自振蕩器的信號(hào)并回饋一部分給振蕩器以維持振蕩。時(shí)鐘產(chǎn)生器可具有額外的區(qū)域以調(diào)整基礎(chǔ)時(shí)鐘信號(hào)來(lái)形成本地時(shí)鐘信號(hào)229。

時(shí)鐘開(kāi)關(guān)226包含多工器，以基于第一GPIO 216選擇由周邊裝置222使用的時(shí)鐘輸入(亦即基準(zhǔn)時(shí)鐘信號(hào)212或本地時(shí)鐘信號(hào)229)，第一GPIO 216指示主機(jī)是否支持SRIS模式。多工器為一種裝置，其選擇許多模擬或數(shù)字輸入信號(hào)的其中之一并發(fā)送所選的輸入成為單一輸出?？梢园讯喙て鳟?dāng)成多重輸入，單一輸出的開(kāi)關(guān)。多工器使多個(gè)信號(hào)共享一個(gè)裝置或資源成為可能。

如果主機(jī)支持SRIS模式，第一GPIO 216指示時(shí)鐘開(kāi)關(guān)226使用本地時(shí)鐘信號(hào)228。否則，第一GPIO 216指示時(shí)鐘開(kāi)關(guān)226使用基準(zhǔn)時(shí)鐘信號(hào)212。

如果主機(jī)不支持SRIS模式，時(shí)鐘緩沖224基于第二GPIO 214的指示格式化基準(zhǔn)時(shí)鐘信號(hào)212：如果主機(jī)支持SSC模式，則時(shí)鐘緩沖224使用旁路模式格式化基準(zhǔn)時(shí)鐘信號(hào)212；如果主機(jī)不支持SSC模式，則時(shí)鐘緩沖224使用鎖相回路(phase-locked loop，PLL)模式格式化基準(zhǔn)時(shí)鐘信號(hào)212。PLL被廣泛地使用于無(wú)線電、電子通信、計(jì)算機(jī)及其他電子應(yīng)用中。PLL可被用于解調(diào)信號(hào)，將信號(hào)從嘈雜的通信頻道中恢復(fù)，產(chǎn)生于輸入頻率的倍數(shù)的穩(wěn)定頻率(頻率合成)，或像微處理器精確地分配數(shù)字邏輯電路中的定期時(shí)鐘脈沖。

圖3A及圖3B顯示一例示性周邊接口300的引腳定義。排線330經(jīng)配置以容許主機(jī)310與周邊裝置320之間的通信。舉例而言，排線330可為SAS、微型SAS或高密度微型SAS(SFF-8643)排線。排線330能夠承載PCIe數(shù)據(jù)及基準(zhǔn)時(shí)鐘信號(hào)。排線330也包含數(shù)個(gè)通用輸入/輸出(general-purpose input/output，GPIO)引腳。

圖3B中的表332列出高密度微型SAS(SFF-8643)排線的引腳。舉例而言，標(biāo)示著N/C的表格可被用作GPIOs(亦即第一GPIO 216或第二GPIO 214)。

圖4顯示一例示性周邊裝置的自動(dòng)時(shí)鐘配置的流程圖400。在步驟410，主機(jī)被開(kāi)啟電源(開(kāi)啟計(jì)算節(jié)點(diǎn))。主機(jī)可意指為計(jì)算機(jī)系統(tǒng)或計(jì)算機(jī)系統(tǒng)的主機(jī)控制器(例如PCIe控制器)。

在步驟412，基本輸入輸出系統(tǒng)(Basic Input/Output System，BIOS)啟動(dòng)(initiate)主機(jī)控制器(例如PCIe控制器)。BIOS軟件程序被存儲(chǔ)于位于服務(wù)器的主機(jī)板上的BIOS芯片。BIOS存儲(chǔ)當(dāng)計(jì)算機(jī)系統(tǒng)被首次開(kāi)啟電源時(shí)執(zhí)行的 固件。BIOS通常辨識(shí)、初始化及測(cè)試在給定的計(jì)算機(jī)系統(tǒng)中存在的硬件。BIOS接著將計(jì)算機(jī)系統(tǒng)的控制給予操作系統(tǒng)(operating system，OS)

不論何時(shí)當(dāng)服務(wù)器被開(kāi)啟(亦即啟動(dòng))或重設(shè)(重啟)時(shí)，BIOS便實(shí)行開(kāi)機(jī)自我檢測(cè)(POST)。POST程序可驗(yàn)證并測(cè)試各種硬件元件的功能性，像是中央處理器(central processing unit，CPU)暫存器、硬式磁碟機(jī)(hard disk drive，HDD)、光學(xué)讀取裝置、冷卻裝置、存儲(chǔ)器模塊、擴(kuò)展卡及其相似物。BIOS也準(zhǔn)備了運(yùn)行OS所需的系統(tǒng)環(huán)境。舉例而言，BIOS可指定并分配存儲(chǔ)器區(qū)域以存儲(chǔ)OS。BIOS可接著將計(jì)算機(jī)系統(tǒng)的控制給予OS。

在步驟414，BIOS配置主機(jī)控制器用以指示主機(jī)控制器是否支持在主機(jī)及周邊裝置之間的排線的第一GPIO引腳上的SRIS模式。BIOS也配置了主機(jī)控制器用以指示主機(jī)控制器是否支持排線的第二GPIO引腳上的SSC模式。

在步驟416，周邊裝置等待排線的第一GPIO引腳上的主機(jī)控制器是否支持SRIS模式的指示。在步驟418，周邊裝置檢測(cè)排線的第一GPIO引腳上的指示。在步驟420，周邊裝置決定主機(jī)控制器是否支持SRIS模式。

如果主機(jī)控制器支持SRIS模式，在步驟430，周邊裝置使用從本地時(shí)鐘產(chǎn)生器而來(lái)的本地時(shí)鐘信號(hào)。

如果主機(jī)控制器不支持SRIS模式，在步驟422，來(lái)自排線的第二GPIO引腳的周邊裝置決定主機(jī)控制器是否支持SSC模式。

如果主機(jī)控制器支持SSC模式，在步驟424，周邊裝置配置時(shí)鐘緩沖以使用旁路模式格式化來(lái)自主機(jī)的基準(zhǔn)時(shí)鐘信號(hào)。

如果主機(jī)控制器不支持SSC模式，在步驟426，周邊裝置配置時(shí)鐘緩沖以使用PLL模式格式化來(lái)自主機(jī)的基準(zhǔn)時(shí)鐘信號(hào)。

在步驟428，周邊裝置利用來(lái)自主機(jī)控制器且已被時(shí)鐘緩沖格式化的基準(zhǔn)時(shí)鐘信號(hào)。

圖5顯示一例示性周邊裝置的自動(dòng)時(shí)鐘配置的方法500。在步驟510，周邊裝置在連接主機(jī)及周邊裝置的周邊界面的第一GPIO之上接收主機(jī)是否支持第一時(shí)鐘配置。

在步驟520，周邊裝置選擇使用周邊裝置的本地時(shí)鐘，作為對(duì)主機(jī)支持第一時(shí)鐘配置的響應(yīng)。

在步驟530，周邊裝置選擇使用主機(jī)的基準(zhǔn)時(shí)鐘信號(hào)，作為對(duì)主機(jī)不支持第一時(shí)鐘配置的響應(yīng)。

在選擇性步驟540，周邊裝置自周邊接口的第二GPIO之上的主機(jī)接收主機(jī)是否支持第二時(shí)鐘配置。

在選擇性步驟550，周邊裝置選擇時(shí)鐘緩沖旁路模式，作為對(duì)主機(jī)支持通用時(shí)鐘SSC(亦即第二時(shí)鐘配置)的響應(yīng)。

在選擇性步驟560，周邊裝置選擇時(shí)鐘緩沖PLL模式，作為對(duì)主機(jī)不支持通用時(shí)鐘SSC的響應(yīng)。

圖6顯示一例示性計(jì)算機(jī)系統(tǒng)600的方塊圖。本主題公開(kāi)的計(jì)算機(jī)系統(tǒng)可為任意各種中央處理器(CPU)架構(gòu)，像是x86、進(jìn)階精簡(jiǎn)指令集機(jī)器(Acorn RISC Machine，ARM)、沒(méi)有互鎖管線階段的微處理器(Microprocessor without Interlocked Pipeline Stages，MIPS)等等。此例示性計(jì)算機(jī)系統(tǒng)600具有x86 CPU架構(gòu)。計(jì)算機(jī)系統(tǒng)600包含處理器640、網(wǎng)絡(luò)接口650、管理控制器680、存儲(chǔ)器620、存儲(chǔ)器630、BIOS 610、北橋660及南橋670。

舉例而言，計(jì)算機(jī)系統(tǒng)600為服務(wù)器(例如數(shù)據(jù)中心的服務(wù)器機(jī)柜中的服務(wù)器)或個(gè)人計(jì)算機(jī)。處理器640(例如CPU)為主機(jī)板上的芯片，其提取并執(zhí)行存儲(chǔ)于存儲(chǔ)器620中的程序指令。處理器640為具單一處理內(nèi)核的單一CPU、具多重處理內(nèi)核的單一CPU或多重CPU。一個(gè)或多個(gè)總線(未顯示)在各種計(jì)算機(jī)元件像是處理器640、存儲(chǔ)器620、存儲(chǔ)器630及網(wǎng)絡(luò)接口650之間傳輸指令及應(yīng)用數(shù)據(jù)。

存儲(chǔ)器620包含用以暫時(shí)或永久地存儲(chǔ)數(shù)據(jù)或程序的任意物理裝置，像是隨機(jī)存取存儲(chǔ)器(random-access memory，RAM)的各種形式。存儲(chǔ)器630包含非易失性數(shù)據(jù)存儲(chǔ)的任意物理裝置像是HDD或快閃驅(qū)動(dòng)器。存儲(chǔ)器630可具有比存儲(chǔ)器620更大的容量，且每單位存儲(chǔ)更為經(jīng)濟(jì)，但也可能具有較慢的傳送速率。

BIOS 610包含基本輸入輸出系統(tǒng)或其后繼者或等效物，像是可擴(kuò)展固件接口(Extensible Firmware Interface，EFI)或統(tǒng)一可擴(kuò)展固件接口(Unified Extensible Firmware Interface，UEFI)。BIOS 610包含位于計(jì)算機(jī)系統(tǒng)600的主機(jī)板上存儲(chǔ)BIOS軟件程序的BIOS芯片。BIOS 610存儲(chǔ)當(dāng)計(jì)算機(jī)系統(tǒng)首先開(kāi)啟時(shí)執(zhí)行的固件，連同特定用于BIOS 610的一組配置。BIOS固件及BIOS配置存儲(chǔ)于非易失性存儲(chǔ)器(例如，非易失性隨機(jī)存取存儲(chǔ)器(NVRAM))或只讀存儲(chǔ)器(ROM)像是快閃存儲(chǔ)器?？扉W存儲(chǔ)器為可被電子式地抹除及再編程的非易失性計(jì)算機(jī)存儲(chǔ)介質(zhì)。

每次計(jì)算機(jī)系統(tǒng)600啟動(dòng)時(shí)BIOS 610作為順序程序被載入及執(zhí)行。BIOS 610基于數(shù)組配置辨識(shí)、初始化及測(cè)試在給定的計(jì)算機(jī)系統(tǒng)中展示的硬件。BIOS 610在計(jì)算機(jī)系統(tǒng)600上執(zhí)行自我測(cè)試，像是開(kāi)機(jī)自我檢測(cè)(POST)。此自我測(cè)試可試驗(yàn)各種硬件元件的功能性，像是硬式磁碟機(jī)、光學(xué)讀取裝置、冷卻裝置、存儲(chǔ)器模塊、擴(kuò)展卡及其相似物。BIOS指定地址并分配存儲(chǔ)器620的區(qū)域以存儲(chǔ)操作系統(tǒng)(OS)。BIOS 610接著將計(jì)算機(jī)系統(tǒng)的控制給予OS。

計(jì)算機(jī)系統(tǒng)600的BIOS 610包含BIOS配置，其定義BIOS 610如何控制在計(jì)算機(jī)系統(tǒng)600中的各種硬件元件。BIOS設(shè)定決定了在計(jì)算機(jī)系統(tǒng)600中的各種硬件元件的啟動(dòng)順序。BIOS 610提供容許各種不同參數(shù)被設(shè)定的接口(例如BIOS設(shè)置功能)，其可與BIOS預(yù)設(shè)配置中的參數(shù)不同。舉例而言，使用者(例如管理者)可以使用BIOS 610來(lái)確定時(shí)鐘及總線速度、指定要附接于計(jì)算機(jī)系統(tǒng)的周邊裝置、指定健康監(jiān)控(例如風(fēng)扇速度及CPU溫度限制)及指定影響計(jì)算機(jī)系統(tǒng)的整體效能及電力用量的其他各種參數(shù)。

管理控制器680為內(nèi)嵌于計(jì)算機(jī)系統(tǒng)的主機(jī)板上的專門微控制器。舉例而言，管理控制器680為基板管理控制器(baseboard management controller，BMC)。管理控制器680管理系統(tǒng)管理軟件及硬件平臺(tái)之間的接口。不同類型的傳感器建于計(jì)算機(jī)系統(tǒng)中以回報(bào)參數(shù)給管理控制器680，像是溫度、冷卻風(fēng)扇速度、電力狀態(tài)或操作系統(tǒng)狀態(tài)等等。管理控制器680監(jiān)控傳感器且如果任意參數(shù)沒(méi)有保持在預(yù)設(shè)的限制之內(nèi)的話，表示系統(tǒng)潛在故障，管理控制器680具有經(jīng)由網(wǎng)絡(luò)接口650發(fā)送警示給管理者的能力。管理者可遠(yuǎn)端通信管理控制器680來(lái)采許某些校正動(dòng)作，像是重設(shè)或?qū)⑾到y(tǒng)電力循環(huán)以恢復(fù)功能性。

北橋660為在主機(jī)板上的芯片，其可直接連接至處理器640或整合至處理器640。在某些實(shí)施例中，北橋660及南橋670結(jié)合成為單一芯片。北橋660及南橋670管理處理器640與主機(jī)板其他部件之間的通信。相較于南橋670，北橋660管理需要較高效能的任務(wù)。北橋660管理處理器640、存儲(chǔ)器620與圖像控制器(未顯示)之間的通信。在某些實(shí)施例中，北橋660包含圖像控制器。

南橋670為連接至北橋660的主機(jī)板上的芯片，但與北橋660不同不須直接連接至處理器640。南橋670管理計(jì)算機(jī)系統(tǒng)600的輸入/輸出功能，像是通用串行總線(Universal Serial Bus，USB)、音頻、串口、BIOS、串行先進(jìn) 技術(shù)附件(Serial Advanced Technology Attachment，SATA)、周邊元件互連(PCI)總線、PCIe擴(kuò)展(PCI-X)總線、PCIe總線、ISA總線、SPI總線、eSPI總線、系統(tǒng)管理總線(SMBus)。南橋670連接至或包含管理控制器670、直接存儲(chǔ)器存取(Direct Memory Access，DMAs)控制器、可編程中斷控制器(Programmable Interrupt Controllers，PICs)及即時(shí)時(shí)鐘。在某些實(shí)施例中，南橋670直接連接至處理器640，像是在北橋660整合于處理器640的情況下。

網(wǎng)絡(luò)接口650為支持有線或無(wú)線局域網(wǎng)絡(luò)(LANs)或廣域網(wǎng)絡(luò)(WANs)的任意接口，像是以太網(wǎng)絡(luò)、光纖通道、Wi-Fi、藍(lán)牙、火線或互聯(lián)網(wǎng)等等。舉例而言，網(wǎng)絡(luò)接口650可包含對(duì)以太網(wǎng)絡(luò)用的網(wǎng)絡(luò)接口控制器(NIC)。以無(wú)線局域網(wǎng)絡(luò)(LANs)或廣域網(wǎng)絡(luò)(WANs)兩者連接計(jì)算機(jī)時(shí)以太網(wǎng)絡(luò)為最被廣泛使用的網(wǎng)絡(luò)標(biāo)準(zhǔn)。以太網(wǎng)絡(luò)通過(guò)介質(zhì)訪問(wèn)控制(Media Access Control，MAC)/數(shù)據(jù)鏈路層的網(wǎng)絡(luò)接入方法，并通過(guò)通用地址格式，對(duì)物理層(physical layer，PHY)定義數(shù)個(gè)布線及信號(hào)標(biāo)準(zhǔn)。以太網(wǎng)絡(luò)通常使裝置藉由傳送數(shù)據(jù)分組而得以通信，數(shù)據(jù)分組包含被單獨(dú)地發(fā)送及傳遞的數(shù)據(jù)團(tuán)塊。

搭配本文公開(kāi)所述的各種說(shuō)明性邏輯塊、模塊及電路，可藉由通用處理器、數(shù)字信號(hào)處理器(DSP)、特殊應(yīng)用集成電路(application specific integrated circuit，ASIC)、現(xiàn)場(chǎng)可編程邏輯門陣列(field programmable gate array，F(xiàn)PGA)或其他可編程邏輯裝置、離散門或晶體管邏輯、離散硬件元件或被設(shè)計(jì)以執(zhí)行本文所述功能的其任意組合而被應(yīng)用實(shí)施或執(zhí)行。通用處理器為微處理器，或可替代地為任意傳統(tǒng)處理器、控制器、微控制器或狀態(tài)機(jī)械。處理器也可作為計(jì)算機(jī)裝置的組合而實(shí)施，例如DSP與微處理器的組合、多個(gè)微處理器、搭配DSP內(nèi)核的一或多個(gè)微處理器或任意其他此類配置。

搭配本文公開(kāi)所述的運(yùn)行方法或算法可以硬件、由處理器執(zhí)行的軟件模塊、或兩者的組合來(lái)直接實(shí)施。軟件模塊可駐留于RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、暫存器、硬盤、可移除碟片、CD-ROM或所屬技術(shù)領(lǐng)域中已知的任意其他形式的存儲(chǔ)介質(zhì)。例示性存儲(chǔ)介質(zhì)與處理器耦合，使處理器可從存儲(chǔ)介質(zhì)讀取訊息并將訊息寫(xiě)入存儲(chǔ)介質(zhì)。在替代方案中，存儲(chǔ)介質(zhì)整合于處理器。處理器及存儲(chǔ)介質(zhì)駐留于ASIC。ASIC駐留于使用者終端。在替代方案中，處理器及存儲(chǔ)介質(zhì)在使用者終端作為離散元件而駐留。

在一或多個(gè)例示性設(shè)計(jì)中，所述的功能被實(shí)施于硬件、軟件、固件或其 任意組合。如在軟件實(shí)施，則功能作為在非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)之上的一個(gè)或多個(gè)指令或代碼被存儲(chǔ)或傳輸。非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)同時(shí)包含計(jì)算機(jī)存儲(chǔ)介質(zhì)及具有有助于從一處傳送計(jì)算機(jī)程序至另一處的任意介質(zhì)的通信介質(zhì)。存儲(chǔ)介質(zhì)為可被通用或特定用途計(jì)算機(jī)存取的任意可用介質(zhì)。藉由實(shí)施例，但不局限于此，此種計(jì)算機(jī)可讀介質(zhì)包含RAM、ROM、EEPROM、CD-ROM或其他光盤存儲(chǔ)器、磁碟存儲(chǔ)器或其他磁性存儲(chǔ)裝置，或可用指令或數(shù)據(jù)結(jié)構(gòu)的形式用于承載或存儲(chǔ)期望程序代碼裝置的任意其他介質(zhì)，該指令或數(shù)據(jù)結(jié)構(gòu)可被通用或特定用途計(jì)算機(jī)，或通用或特定用途處理器存取。當(dāng)用于本文中，磁碟(disk)或光碟(disc)包含CD、激光光盤、光盤(optical disc)、數(shù)字化多功能光盤(DVD)、軟盤及藍(lán)光光盤，其中磁碟通常為磁性地重現(xiàn)數(shù)據(jù)，而光盤為使用激光光學(xué)地重現(xiàn)數(shù)據(jù)。上述的組合應(yīng)亦被包含于非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)的范圍之中。

本公開(kāi)先前的敘述提供以使本領(lǐng)域技術(shù)人員能夠?qū)嵤┗蚶帽竟_(kāi)。對(duì)本公開(kāi)的各種修改對(duì)本領(lǐng)域技術(shù)人員而言為顯而易見(jiàn)的，且本文所定義的一般原則可被應(yīng)用至其他變化而不背離本公開(kāi)的范圍。因此，本公開(kāi)并非旨在被本文所述的實(shí)施例及設(shè)計(jì)所限制，而是應(yīng)被賦予與本文所述的原則及新穎特征相符的最廣范圍。