技術(shù)總結(jié)
在一個(gè)實(shí)施例中，處理器包括32位和64位機(jī)器級(jí)指令來(lái)計(jì)算4D?Z曲線索引。處理器解碼單元配置成對(duì)具有三個(gè)源操作數(shù)的z曲線排序指令解碼，每個(gè)操作數(shù)與第一、第二或第三坐標(biāo)中的一個(gè)關(guān)聯(lián)，并且處理器執(zhí)行單元配置成在向目的地操作數(shù)所規(guī)定的位點(diǎn)輸出4D?Z曲線索引之前執(zhí)行解碼指令。

技術(shù)研發(fā)人員：A.K.埃文斯;E.奧爾德-阿梅德-瓦爾
受保護(hù)的技術(shù)使用者：英特爾公司
文檔號(hào)碼：201580055995
技術(shù)研發(fā)日：2015.11.10
技術(shù)公布日：2017.05.31