技術(shù)總結(jié)
總體上，本公開提供了用于基于對跨處理器的生產(chǎn)者/消費(fèi)者工作負(fù)載序列化的檢測來控制所述處理器的處理器狀態(tài)(例如，時鐘頻率)的系統(tǒng)、設(shè)備、方法和計算機(jī)可讀介質(zhì)。所述系統(tǒng)可以包括利用率測量模塊，所述利用率測量模塊被配置成用于測量所述處理器的利用率。所述系統(tǒng)還可以包括相關(guān)性模塊，所述相關(guān)性模塊被配置成用于估計在所述處理器上執(zhí)行的生產(chǎn)者/消費(fèi)者(P/C)工作負(fù)載與非P/C工作負(fù)載之間的平衡。所述系統(tǒng)可以進(jìn)一步包括時鐘頻率調(diào)整模塊，所述時鐘頻率調(diào)整模塊被配置成用于：基于所述估計的平衡和所述測量的利用率來計算時鐘頻率調(diào)整；并且基于所述計算的調(diào)整來更新所述處理器的時鐘頻率。

技術(shù)研發(fā)人員：G·M·特爾林;D·拉杰萬
受保護(hù)的技術(shù)使用者：英特爾公司
文檔號碼：201580031124
技術(shù)研發(fā)日：2015.05.15
技術(shù)公布日：2017.02.22