本申請(qǐng)要求于2014年4月11日提交的題為“SYSTEMS AND METHODS FOR FREQUENCY CONTROL ON A BUS THROUGH SUPERPOSITION(用于通過(guò)疊加對(duì)總線(xiàn)上進(jìn)行頻率控制的系統(tǒng)和方法)”的美國(guó)專(zhuān)利申請(qǐng)序列號(hào)14/250,996的優(yōu)先權(quán)，該申請(qǐng)通過(guò)援引全部納入于此。

背景

I.公開(kāi)領(lǐng)域

本公開(kāi)的技術(shù)一般涉及改善數(shù)據(jù)總線(xiàn)上的信令。

II.背景

計(jì)算設(shè)備通常具有置于電路板上的多個(gè)集成電路。此類(lèi)集成電路可以是處理設(shè)備、存儲(chǔ)器單元、或具有其他功能性。這多個(gè)集成電路可通過(guò)數(shù)據(jù)總線(xiàn)通信地互連。同樣，外圍設(shè)備還可通過(guò)數(shù)據(jù)總線(xiàn)互連到電路板上的集成電路。

由于處理速度已在集成電路內(nèi)部得到改善，所以對(duì)數(shù)據(jù)總線(xiàn)施加了同樣改善速度的壓力。例如，在改善的處理速度下，存在對(duì)跨這些類(lèi)型的數(shù)據(jù)總線(xiàn)的較快的存儲(chǔ)器訪(fǎng)問(wèn)的需求。數(shù)據(jù)總線(xiàn)上的速度是帶寬和頻率的函數(shù)。帶寬和頻率兩者均涉及工程權(quán)衡。

帶寬可通過(guò)增加被數(shù)據(jù)總線(xiàn)使用的導(dǎo)體的數(shù)量來(lái)增大。然而，添加的每個(gè)導(dǎo)體需要每個(gè)集成電路上的引腳，導(dǎo)體通過(guò)引腳耦合到集成電路。此類(lèi)引腳因制造成本而相對(duì)昂貴，且將導(dǎo)體布線(xiàn)到引腳所需的附加區(qū)域在容適此類(lèi)布線(xiàn)區(qū)域所需的空間方面也是昂貴的。頻率可被增大，但此類(lèi)頻率增大因較高的時(shí)鐘頻率和增加的電磁兼容性(EMC)問(wèn)題而以增大的功耗為代價(jià)來(lái)實(shí)現(xiàn)。

公開(kāi)概述

詳細(xì)描述中所公開(kāi)的實(shí)施例包括用于通過(guò)疊加對(duì)總線(xiàn)進(jìn)行頻率控制的系統(tǒng)和方法。替代添加引腳或增大總線(xiàn)的工作頻率，使用疊加將三個(gè)經(jīng)編碼信號(hào)放置在總線(xiàn)內(nèi)的兩條線(xiàn)路上。以此方式，可在兩個(gè)導(dǎo)體上發(fā)送三比特，有效地消除了對(duì)附加引腳的需求并有效地增大了比特傳輸?shù)念l率而不必增大時(shí)鐘速度。

在示例性實(shí)施例中，編碼使得三比特中的兩比特作為單端信號(hào)來(lái)提供，且第三比特作為導(dǎo)向到與前兩比特中的一比特或另一比特相關(guān)聯(lián)的引腳的差分信號(hào)來(lái)提供。由此，給定基線(xiàn)帶寬，相當(dāng)?shù)膸捒稍谌种念l率處實(shí)現(xiàn)而無(wú)需增加引腳計(jì)數(shù)；在相同頻率下，相當(dāng)?shù)膸捒稍谌种?shù)量的引腳處實(shí)現(xiàn)，或者帶寬可被增大百分之五十同時(shí)保持頻率和引腳計(jì)數(shù)恒定。

就此而言，在一個(gè)實(shí)施例中，公開(kāi)了一種用于跨總線(xiàn)傳達(dá)數(shù)據(jù)的方法。該方法包括將數(shù)據(jù)信號(hào)解析成多個(gè)比特。該方法還包括標(biāo)識(shí)多個(gè)比特中用于通過(guò)第一引腳在總線(xiàn)的第一導(dǎo)體上傳輸?shù)牡谝槐忍?。該方法還包括標(biāo)識(shí)多個(gè)比特中用于通過(guò)第二引腳在總線(xiàn)的第二導(dǎo)體上傳輸?shù)牡诙忍亍Ｔ摲椒ㄟ€包括基于多個(gè)比特中的第三比特的值將第三比特導(dǎo)向到第一比特或第二比特上。該方法還包括基于該導(dǎo)向?qū)⒌谌忍嘏c第一比特或第二比特組合以及基于哪個(gè)比特被組合來(lái)向第一導(dǎo)體和第二導(dǎo)體中的一者發(fā)送組合比特。該方法還包括通過(guò)第一引腳和第二引腳向總線(xiàn)發(fā)送第一比特、第二比特和第三比特。

在另一實(shí)施例中，公開(kāi)了一種集成電路內(nèi)的配置成跨數(shù)據(jù)總線(xiàn)發(fā)送信號(hào)的發(fā)射機(jī)。該發(fā)射機(jī)包括配置成生成第一比特的第一比特源，該第一比特源耦合到集成電路上的第一外部引腳。該發(fā)射機(jī)還包括配置成生成第二比特的第二比特源，該第二比特源耦合到集成電路上的第二外部引腳。該發(fā)射機(jī)還包括配置成生成第三比特的第三比特源。該發(fā)射機(jī)還包括開(kāi)關(guān)組裝件，該開(kāi)關(guān)組裝件與第三比特源相關(guān)聯(lián)且被配置成在第一外部引腳和第二外部引腳之間切換第三比特源。

在另一實(shí)施例中，公開(kāi)了一種集成電路內(nèi)的配置成從數(shù)據(jù)總線(xiàn)接收信號(hào)的接收機(jī)。該接收機(jī)包括耦合到集成電路內(nèi)的第一負(fù)載的第一外部引腳。該接收機(jī)還包括耦合到集成電路內(nèi)的第二負(fù)載的第二外部引腳。該接收機(jī)還包括耦合到第一負(fù)載和第二負(fù)載的控制系統(tǒng)。該控制系統(tǒng)被配置成檢測(cè)第一負(fù)載上作為單端信號(hào)的第一比特。該控制系統(tǒng)還被配置成檢測(cè)第二負(fù)載上作為單端信號(hào)的第二比特。該控制系統(tǒng)還被配置成檢測(cè)第一負(fù)載和第二負(fù)載之間作為差分信號(hào)的第三比特。

在另一實(shí)施例中，公開(kāi)了一種數(shù)據(jù)傳輸系統(tǒng)。該數(shù)據(jù)傳輸系統(tǒng)包括雙導(dǎo)線(xiàn)數(shù)據(jù)總線(xiàn)。該數(shù)據(jù)傳輸系統(tǒng)還包括集成電路內(nèi)的發(fā)射機(jī)。該發(fā)射機(jī)包括配置成生成第一比特的第一比特源，該第一比特源耦合到集成電路上的第一外部引腳，該第一外部引腳耦合到雙導(dǎo)線(xiàn)數(shù)據(jù)總線(xiàn)中的第一導(dǎo)線(xiàn)。該發(fā)射機(jī)還包括配置成生成第二比特的第二比特源，該第二比特源耦合到集成電路上的第二外部引腳，該第二外部引腳耦合到雙導(dǎo)線(xiàn)數(shù)據(jù)總線(xiàn)中的第二導(dǎo)線(xiàn)。該發(fā)射機(jī)還包括配置成生成第三比特的第三比特源。該發(fā)射機(jī)還包括開(kāi)關(guān)組裝件，該開(kāi)關(guān)組裝件與第三比特源相關(guān)聯(lián)且被配置成在第一外部引腳和第二外部引腳之間切換第三比特源。

附圖簡(jiǎn)述

圖1是可包括根據(jù)本公開(kāi)的示例性實(shí)施例操作的一個(gè)或多個(gè)總線(xiàn)的基于處理器的示例性系統(tǒng)的框圖；

圖2是根據(jù)本公開(kāi)的基于電流的示例性實(shí)施例的與數(shù)據(jù)總線(xiàn)相關(guān)聯(lián)的發(fā)射機(jī)的簡(jiǎn)化電路圖；

圖3A是可由圖2的發(fā)射機(jī)跨總線(xiàn)發(fā)送的經(jīng)編碼輸入比特表；

圖3B是接收自總線(xiàn)和圖2的發(fā)射機(jī)的輸出值表；

圖4是根據(jù)本公開(kāi)的基于電壓的示例性實(shí)施例的與數(shù)據(jù)總線(xiàn)相關(guān)聯(lián)的發(fā)射機(jī)的簡(jiǎn)化電路圖；

圖5A是可由圖4的發(fā)射機(jī)跨總線(xiàn)發(fā)送的經(jīng)編碼輸入比特表；

圖5B是接收自總線(xiàn)和圖4的發(fā)射機(jī)的輸出值表；

圖6是可與圖2或圖4的發(fā)射機(jī)聯(lián)用來(lái)為總線(xiàn)預(yù)編碼數(shù)據(jù)以用于功率降低的系統(tǒng)的簡(jiǎn)化框圖；

圖7是解說(shuō)預(yù)編碼基于電流模式的實(shí)施例的示例性實(shí)施例的流程圖；以及

圖8是解說(shuō)預(yù)編碼基于電壓模式的實(shí)施例的示例性實(shí)施例的流程圖。

詳細(xì)描述

現(xiàn)在參照附圖，描述了本公開(kāi)的若干示例性實(shí)施例。措辭“示例性”在本文中用于表示“用作示例、實(shí)例或解說(shuō)”。本文中描述為“示例性”的任何實(shí)施例不必被解釋為優(yōu)于或勝過(guò)其他實(shí)施例。

詳細(xì)描述中所公開(kāi)的實(shí)施例包括用于通過(guò)疊加對(duì)總線(xiàn)進(jìn)行頻率控制的系統(tǒng)和方法。替代添加引腳或增大總線(xiàn)的工作頻率，使用疊加將三個(gè)經(jīng)編碼信號(hào)放置在總線(xiàn)內(nèi)的兩條線(xiàn)路上。以此方式，可在兩個(gè)導(dǎo)體上發(fā)送三比特，有效地消除了對(duì)附加引腳的需求并有效地增大了比特傳輸?shù)念l率而不必增大時(shí)鐘速度。

在示例性實(shí)施例中，編碼使得三比特中的兩比特作為單端信號(hào)來(lái)提供，且第三比特作為導(dǎo)向到與前兩比特中的一比特或另一比特相關(guān)聯(lián)的引腳的差分信號(hào)來(lái)提供。由此，給定基線(xiàn)帶寬，相當(dāng)?shù)膸捒稍谌种念l率處實(shí)現(xiàn)而無(wú)需增加引腳計(jì)數(shù)；在相同的頻率下，相當(dāng)?shù)膸捒稍谌种?shù)量的引腳處實(shí)現(xiàn)，或者帶寬可被增大百分之五十同時(shí)保持頻率和引腳計(jì)數(shù)恒定。

就此而言，圖1是基于處理器的系統(tǒng)10的示例。在示例性實(shí)施例中，基于處理器的系統(tǒng)10可以是計(jì)算設(shè)備，包括但不限于移動(dòng)終端(諸如智能電話(huà)、蜂窩電話(huà)、平板、膝上型計(jì)算機(jī)等等)、臺(tái)式計(jì)算設(shè)備、或其他計(jì)算設(shè)備，包括但不限于機(jī)頂盒、娛樂(lè)單元、導(dǎo)航設(shè)備、通信設(shè)備、固定位置數(shù)據(jù)單元、移動(dòng)位置數(shù)據(jù)單元、個(gè)人數(shù)字助理(PDA)、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無(wú)線(xiàn)電、衛(wèi)星無(wú)線(xiàn)電、音樂(lè)播放器、數(shù)字音樂(lè)播放器、便攜式音樂(lè)播放器、數(shù)字視頻播放器、視頻播放器、數(shù)字視頻盤(pán)(DVD)播放器、和便攜式數(shù)字視頻播放器。

基于處理器的系統(tǒng)10包括一個(gè)或多個(gè)中央處理單元(CPU)12，其各自包括一個(gè)或多個(gè)處理器14。(諸)CPU 12可具有耦合到(諸)處理器14以用于對(duì)臨時(shí)存儲(chǔ)的數(shù)據(jù)快速訪(fǎng)問(wèn)的高速緩存存儲(chǔ)器16。(諸)CPU 12耦合到系統(tǒng)總線(xiàn)18，且可將基于處理器的系統(tǒng)10中所包括的設(shè)備互耦。如眾所周知的，(諸)CPU 12通過(guò)在系統(tǒng)總線(xiàn)18上交換地址、控制、和數(shù)據(jù)信息來(lái)與這些其他設(shè)備通信。例如，(諸)CPU 12可將總線(xiàn)事務(wù)請(qǐng)求傳達(dá)到存儲(chǔ)器系統(tǒng)20。

其它設(shè)備可被連接到系統(tǒng)總線(xiàn)18。如圖1中所解說(shuō)的，作為示例，這些設(shè)備可包括存儲(chǔ)器系統(tǒng)20、一個(gè)或多個(gè)輸入設(shè)備22、一個(gè)或多個(gè)輸出設(shè)備24、一個(gè)或多個(gè)網(wǎng)絡(luò)接口設(shè)備26、以及一個(gè)或多個(gè)顯示器控制器28。(諸)輸入設(shè)備22可包括任何類(lèi)型的輸入設(shè)備，包括但不限于輸入鍵、開(kāi)關(guān)、語(yǔ)音處理器等。(諸)輸出設(shè)備24可包括任何類(lèi)型的輸出設(shè)備，包括但不限于音頻、視頻、其他視覺(jué)指示器等。(諸)網(wǎng)絡(luò)接口設(shè)備26可以是被配置成允許往來(lái)于網(wǎng)絡(luò)30的數(shù)據(jù)交換的任何設(shè)備。網(wǎng)絡(luò)30可以是任何類(lèi)型的網(wǎng)絡(luò)，包括但不限于有線(xiàn)或無(wú)線(xiàn)網(wǎng)絡(luò)、專(zhuān)用或公共網(wǎng)絡(luò)、局域網(wǎng)(LAN)、廣局域網(wǎng)(WLAN)和因特網(wǎng)。(諸)網(wǎng)絡(luò)接口設(shè)備26可被配置成支持所期望的任何類(lèi)型的通信協(xié)議。

(諸)CPU 12還可被配置成在系統(tǒng)總線(xiàn)18上訪(fǎng)問(wèn)(諸)顯示器控制器28以控制發(fā)送給一個(gè)或多個(gè)顯示器32的信息。(諸)顯示器控制器28經(jīng)由一個(gè)或多個(gè)視頻處理器34向(諸)顯示器32發(fā)送要顯示的信息，視頻處理器34將要顯示的信息處理成適于(諸)顯示器32的格式。(諸)顯示器32可包括任何類(lèi)型的顯示器，其包括但不限于陰極射線(xiàn)管(CRT)、液晶顯示器(LCD)、等離子顯示器等。

顯而易見(jiàn)地，基于處理器的系統(tǒng)10內(nèi)的設(shè)備在系統(tǒng)總線(xiàn)18上通信。其他總線(xiàn)(未解說(shuō))可存在于特定設(shè)備之間，或連接到外圍設(shè)備(諸如存儲(chǔ)器棒、打印機(jī)等等)。如上所提及的，存在對(duì)增大基于處理器的系統(tǒng)10內(nèi)的設(shè)備工作的速度日益增大的壓力。相應(yīng)地，存在增大設(shè)備彼此通信的速度以利用增大的處理器速度和時(shí)鐘速度的壓力。通常，速度的增大是通過(guò)增大的帶寬或增大的頻率來(lái)實(shí)現(xiàn)的。增大的帶寬通常是通過(guò)增加耦合設(shè)備的傳導(dǎo)元件的數(shù)量來(lái)實(shí)現(xiàn)的。然而，每個(gè)此類(lèi)傳導(dǎo)元件需要設(shè)備處的相應(yīng)引腳。如所提及的，此類(lèi)引腳占用空間且是此類(lèi)設(shè)備的相對(duì)昂貴的部分。此外，隨著此類(lèi)傳導(dǎo)元件的數(shù)量增加，對(duì)此類(lèi)傳導(dǎo)元件布線(xiàn)變得日益具有挑戰(zhàn)性。速度的增大可通過(guò)時(shí)鐘速度的增大來(lái)實(shí)現(xiàn)，但時(shí)鐘速度的增大增加了電磁兼容性問(wèn)題以及消耗更多功率。相應(yīng)地，存在能夠改善通信速度而不必增大時(shí)鐘速度或添加引腳的需求。

本公開(kāi)提供了可藉以實(shí)現(xiàn)改善通信速度的多種技術(shù)。在示例性實(shí)施例中，編碼數(shù)據(jù)流允許兩個(gè)導(dǎo)體傳輸兩個(gè)單端信號(hào)且相同的兩個(gè)導(dǎo)體被用于通過(guò)電流或電壓疊加來(lái)傳輸附加差分信號(hào)。

就此而言，圖2解說(shuō)了基于電流的發(fā)射機(jī)40的示例性實(shí)施例的簡(jiǎn)化示意圖。電壓源V_DD 42被提供給第一電流源44和第二電流源46。第一電流源44選擇性地耦合到引腳48，引腳48耦合到第一傳導(dǎo)介質(zhì)50。開(kāi)關(guān)52為第一電流源44提供選擇性連接。第二電流源46選擇性地耦合到引腳54，引腳54耦合到第二傳導(dǎo)介質(zhì)56。開(kāi)關(guān)58為第二電流源46提供選擇性連接。傳導(dǎo)介質(zhì)50、56耦合到相應(yīng)的負(fù)載R_termx 60和R_termy 62。該電流模式實(shí)施例維持恒定的驅(qū)動(dòng)阻抗，其促成更好的信號(hào)完整性。應(yīng)注意，在一些實(shí)施例中，整個(gè)電路可在極性上翻轉(zhuǎn)而不失去本公開(kāi)的益處。

繼續(xù)參照?qǐng)D2，在示例性實(shí)施例中，引腳48和引腳54形成用于集成電路芯片的外部接口且傳導(dǎo)介質(zhì)50、56是形成總線(xiàn)(諸如系統(tǒng)總線(xiàn)18)的印刷電路板上的導(dǎo)線(xiàn)。類(lèi)似地，相應(yīng)負(fù)載R_termx 60和R_termy 62是第二集成電路芯片上的接收機(jī)的一部分，第二集成電路芯片被配置成接收傳導(dǎo)介質(zhì)50、56上的信號(hào)。

繼續(xù)參照?qǐng)D2，差分電流源64包括第一差分源66和第二差分源68。第一差分源66通過(guò)開(kāi)關(guān)70選擇性地耦合到引腳48。第二差分源68通過(guò)開(kāi)關(guān)72選擇性地耦合到引腳54。

繼續(xù)參照?qǐng)D2，控制系統(tǒng)74控制開(kāi)關(guān)52、58、70和72。要從基于電流的發(fā)射機(jī)40發(fā)射的數(shù)據(jù)由相關(guān)聯(lián)集成電路內(nèi)的其他組件生成并傳遞給控制系統(tǒng)74。控制系統(tǒng)74對(duì)比特編碼和排序以用于傳輸，并且隨后激活開(kāi)關(guān)52、58、70和72以將電流源44、46和64耦合到引腳48、54。以此方式，第一電流源44充當(dāng)?shù)谝粏味?SE₁)比特源，第二電流源46充當(dāng)?shù)诙味?SE₂)比特源，且差分電流源64使用引腳48、54兩者作為差分路徑。差分電流源64根據(jù)預(yù)定義表將其比特導(dǎo)向到傳導(dǎo)介質(zhì)50、56上。

就此而言，圖3A將經(jīng)編碼輸入比特解說(shuō)為預(yù)定義表80。第一電流源44對(duì)應(yīng)于比特A。第二電流源46對(duì)應(yīng)于比特B，且差分電流源64對(duì)應(yīng)于比特C。取決于第三比特為0還是1，差分電流源64將電流導(dǎo)向到“左”(即，引腳48)或到“右”(即，引腳54)。在示例性實(shí)施例中，左對(duì)應(yīng)于0。圖3B解說(shuō)了在R_termx 60和R_termy 62處所接收的信號(hào)的輸出表82。注意，如表80中所映射的，八個(gè)輸入組合中的兩個(gè)組合010和101將映射到等同的輸出。相應(yīng)地，這些輸入組合中的一個(gè)組合(例如，010)被映射到引腳48、54兩者上的0以避免重復(fù)輸出條目。此映射在84處示出且與輸出表82中的輸出86形成對(duì)比。

通過(guò)將第三比特映射到引腳48或54上，來(lái)自相應(yīng)電流源的電流相加以創(chuàng)建疊加信號(hào)。數(shù)據(jù)總線(xiàn)(例如，系統(tǒng)總線(xiàn)18)的遠(yuǎn)端處的接收機(jī)從兩個(gè)單端信號(hào)中提取差分信號(hào)并重構(gòu)原始比特序列。通過(guò)在通常分配給兩比特的時(shí)間里發(fā)送三比特，本公開(kāi)的實(shí)施例將數(shù)據(jù)速率相對(duì)增大了百分之五十，而無(wú)需添加額外的引腳或增大傳送比特的頻率。此增大的效率允許設(shè)計(jì)者基于設(shè)計(jì)需求來(lái)優(yōu)化設(shè)計(jì)屬性。即，如所提及的，數(shù)據(jù)速率可被增大。替換地，可維持?jǐn)?shù)據(jù)速率，但時(shí)鐘頻率可被減小或總引腳計(jì)數(shù)可被減少。雖然圖2示出了通過(guò)電流的疊加來(lái)創(chuàng)建第三比特，但本公開(kāi)不如此限定。也可使用電壓。

就此而言，圖4解說(shuō)了基于電壓的示例性發(fā)射機(jī)90。電壓源V_DD 92通過(guò)相應(yīng)的開(kāi)關(guān)98、100提供給第一節(jié)點(diǎn)94和第二節(jié)點(diǎn)96。節(jié)點(diǎn)94、96進(jìn)而通過(guò)相應(yīng)的開(kāi)關(guān)102、104耦合到地。開(kāi)關(guān)98、100有時(shí)被稱(chēng)為上拉(PU)開(kāi)關(guān)。開(kāi)關(guān)102、104有時(shí)被稱(chēng)為下拉(PD)開(kāi)關(guān)。節(jié)點(diǎn)94可耦合到引腳48，引腳48耦合到第一傳導(dǎo)介質(zhì)50。第二節(jié)點(diǎn)96耦合到引腳54，引腳54耦合到第二傳導(dǎo)介質(zhì)56。傳導(dǎo)介質(zhì)50、56耦合到相應(yīng)的負(fù)載R_termx 60和R_termy 62。R_termx 60和R_termy62被電壓節(jié)點(diǎn)108提升至Vswing/2。

繼續(xù)參照?qǐng)D4，控制系統(tǒng)110可控制開(kāi)關(guān)98、100、102和104。如同基于電流的發(fā)射機(jī)40那樣，開(kāi)關(guān)被控制以跨傳導(dǎo)介質(zhì)50、56發(fā)送經(jīng)編碼比特。以此方式，可跨R_termx 60和R_termy62來(lái)創(chuàng)建電壓電平-1/2Vswing、0和1/2Vswing。以此方式，基于電壓的發(fā)射機(jī)90可包括第一單端比特源、第二單端比特源和差分路徑。差分源根據(jù)預(yù)定義表將其比特導(dǎo)向到傳導(dǎo)介質(zhì)50、56上。

就此而言，類(lèi)似于輸入表80和輸出表82，圖5A解說(shuō)了輸入表112且圖5B解說(shuō)了輸出表114。如同基于電流的發(fā)射機(jī)40那樣，存在導(dǎo)致R_termx 60和R_termy 62處的相同輸出(例如，010和101，其兩者將產(chǎn)生-1/2和-1/2)的情形。相應(yīng)地，這些輸入組合中的一個(gè)組合(例如，010)被映射到引腳48、54兩者上的0以避免重復(fù)輸出條目。此映射在116處示出且與輸出表114中的輸出118形成對(duì)比。

注意，具有三個(gè)電壓電平具有附加優(yōu)點(diǎn)。具體地，具有三個(gè)電壓電平提供了比4-PAM(脈沖振幅調(diào)制)更多的電壓余裕，盡管少于2-PAM。然而，相對(duì)于2-PAM增大的數(shù)據(jù)速率使本公開(kāi)的實(shí)施例比2-PAM更具吸引力。保留電壓余裕提高了接收機(jī)在不同信號(hào)之間進(jìn)行區(qū)分和并由此減小錯(cuò)誤率的能力。

盡管圖2和圖4的實(shí)施例提供了比常規(guī)信令算法更好的數(shù)據(jù)速率同時(shí)保留了電壓余裕，但這些實(shí)施例可通過(guò)預(yù)編碼信號(hào)以用于功率節(jié)省來(lái)得到進(jìn)一步改善。在最簡(jiǎn)單的實(shí)施例中，其中信號(hào)電平為1或0(即，地終接)，信號(hào)流被檢查以查看是否存在多個(gè)1或0。因?yàn)?反映較少的功率花費(fèi)(即，不必使用電流或電壓來(lái)創(chuàng)建或發(fā)送0)，所以跨傳導(dǎo)介質(zhì)50、56發(fā)送更多0相對(duì)于具有更多1的信號(hào)導(dǎo)致功率節(jié)省。相應(yīng)地，本公開(kāi)的附加方面可選擇性地將此類(lèi)簡(jiǎn)單信號(hào)流反相以使得將通常具有比0多的1的信號(hào)流現(xiàn)在具有比1多的0。當(dāng)此經(jīng)反相的信號(hào)跨傳導(dǎo)介質(zhì)50、56發(fā)送時(shí)，與原本不反相的情況下發(fā)送相比，功率得到了節(jié)省。因?yàn)楣β使芾順?biāo)志也可被發(fā)送，所以接收機(jī)知曉功率管理算法正被使用并對(duì)所接收到的信號(hào)進(jìn)行解反相。對(duì)于未被地終接(即，Vtt終接)的實(shí)施例，功耗可通過(guò)使兩個(gè)電壓極端中的任一者處的傳輸最小化而被最小化。

就此而言，圖6解說(shuō)了具有功率預(yù)編碼元件的三比特信令系統(tǒng)120。具體地，三比特信令系統(tǒng)120包括三比特發(fā)射機(jī)122，其可以是基于電流的發(fā)射機(jī)40或基于電壓的發(fā)射機(jī)90。三比特發(fā)射機(jī)122耦合到傳導(dǎo)介質(zhì)50、56。三比特發(fā)射機(jī)122從功率預(yù)編碼模塊124接收經(jīng)功率預(yù)編碼信號(hào)。在傳導(dǎo)介質(zhì)50、56的遠(yuǎn)端處，接收機(jī)126從傳導(dǎo)介質(zhì)接收比特并向解映射模塊128提供這些比特，解映射模塊128查看收到值并將收到值和映射表作比較以提取發(fā)送的比特(例如，使用表112、114)。解映射出的比特被傳遞給功率預(yù)編碼反轉(zhuǎn)模塊130并在接收機(jī)接收到功率管理標(biāo)志的情況下，比特按需被反相。

繼續(xù)參照?qǐng)D6，三比特發(fā)射機(jī)122可包括映射模塊132和驅(qū)動(dòng)器134。驅(qū)動(dòng)器134可以是電流源44、46或基于電壓的發(fā)射機(jī)90的上拉和下拉開(kāi)關(guān)。

就此而言，以下偽代碼可對(duì)電流模式預(yù)編碼有效：

通過(guò)前一段的偽代碼實(shí)現(xiàn)的函數(shù)通過(guò)圖7中的過(guò)程140解說(shuō)。過(guò)程140開(kāi)始于功率預(yù)編碼模塊124對(duì)Ain、Bin和Cin的求和(框142)。功率預(yù)編碼模塊124確定Ain總和>總線(xiàn)寬度/2且Bin總和>總線(xiàn)寬度/2且Bin總和>Ain總和是否成立(框144)。如果答案為是，則Aout變成經(jīng)反相的Bin并且Bout變成經(jīng)反相的Ain。Cout變成Cin。Flag_A(標(biāo)記_A)被設(shè)為1(框146)。然而，如果框144的答案為否，則功率預(yù)編碼模塊124確定Ain總和是否大于總線(xiàn)寬度/2(框148)。如果框148的答案為是，則Aout變成經(jīng)反相的Ain；Bout變成Bin；并且Cout變成Cin。Flag_B(標(biāo)記_B)被設(shè)為1(框150)。

繼續(xù)參照?qǐng)D7，如果框148的答案為否，則功率預(yù)編碼模塊124確定Bin總和是否大于總線(xiàn)寬度/2(框152)。如果框152的答案為是，則Aout變成Ain且Cout變成Cin而B(niǎo)out變成經(jīng)反相的Bin。Flag_C(標(biāo)記_C)被設(shè)為1(框154)。然而，如果框152的答案為否，則沒(méi)有反相發(fā)生且標(biāo)志被設(shè)為0(框156)。過(guò)程在框158處結(jié)束。

類(lèi)似地，以下偽代碼可對(duì)電壓模式預(yù)編碼有效：

通過(guò)前一段的偽代碼實(shí)現(xiàn)的函數(shù)被圖8中的過(guò)程160解說(shuō)。過(guò)程160開(kāi)始于功率預(yù)編碼模塊124確定Ain、Bin和Cin的總和(框162)。功率預(yù)編碼模塊124確定Ain總和是否大于總線(xiàn)寬度/2(框164)。如果框164的答案為否，則Aout變成Ain且Flag_A被設(shè)為0(框166)。然而，如果框164的答案為是，則Aout變成經(jīng)反相的Ain且Flag_A被設(shè)為1(框168)。

繼續(xù)參照?qǐng)D8，在設(shè)置Flag_A之后，功率預(yù)編碼模塊124確定Bin總和是否大于總線(xiàn)寬度/2(框170)。如果框170的答案為否，則Bout變成Bin且Flag_B被設(shè)為0(框172)。然而，如果框170的答案為是，則Bout變成經(jīng)反相的Bin且Flag_B被設(shè)為1(框174)。

繼續(xù)參照?qǐng)D8，在設(shè)置Flag_B之后，功率預(yù)編碼模塊124確定Cin總和是否大于總線(xiàn)寬度/2(框176)。如果框176的答案為否，則Cout變成Cin且Flag_C被設(shè)為0(框178)。然而，如果框176的答案為是，則Cout變成經(jīng)反相的Cin且Flag_C被設(shè)為1(框180)。過(guò)程在框182處結(jié)束。

此類(lèi)預(yù)編碼算法的使用可導(dǎo)致用于電流模式的信令功率被減小11.32％且全擺幅轉(zhuǎn)變被減小6.13％。同樣，電壓模式中的信令功率被減小6.73％且全擺幅轉(zhuǎn)變被減小16.69％。

根據(jù)本文所公開(kāi)的實(shí)施例的用于頻率控制的系統(tǒng)和方法可被提供在或被集成到任何基于處理器的設(shè)備中。示例包括但不限于智能電話(huà)、平板、計(jì)算設(shè)備等等。

本領(lǐng)域技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文中所公開(kāi)的實(shí)施例描述的各種解說(shuō)性邏輯塊、模塊、電路和算法可被實(shí)現(xiàn)為電子硬件、存儲(chǔ)在存儲(chǔ)器中或另一計(jì)算機(jī)可讀介質(zhì)中并由處理器或其它處理設(shè)備執(zhí)行的指令、或這兩者的組合。作為示例，本文中描述的設(shè)備可被采用在任何電路、硬件組件、集成電路(IC)、或IC芯片中。本文中所公開(kāi)的存儲(chǔ)器可以是任何類(lèi)型和大小的存儲(chǔ)器，且可被配置成存儲(chǔ)所需的任何類(lèi)型的信息。為清楚地解說(shuō)這種可互換性，以上已經(jīng)以其功能性的形式一般地描述了各種解說(shuō)性組件、框、模塊、電路和步驟。此類(lèi)功能性如何被實(shí)現(xiàn)取決于具體應(yīng)用、設(shè)計(jì)選擇、和/或加諸于整體系統(tǒng)上的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來(lái)實(shí)現(xiàn)所描述的功能性，但此類(lèi)實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本發(fā)明的范圍。

結(jié)合本文中所公開(kāi)的實(shí)施例描述的各種解說(shuō)性邏輯塊、模塊、和電路可用設(shè)計(jì)成執(zhí)行本文中所描述的功能的處理器、數(shù)字信號(hào)處理器(DSP)、專(zhuān)用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)或其他可編程邏輯器件、分立門(mén)或晶體管邏輯、分立硬件組件，或其任何組合來(lái)實(shí)現(xiàn)或執(zhí)行。處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如DSP與微處理器的組合、多個(gè)微處理器、與DSP核心協(xié)同的一個(gè)或多個(gè)微處理器、或任何其它此類(lèi)配置。

本文中所公開(kāi)的各實(shí)施例可被實(shí)施在硬件和存儲(chǔ)在硬件中的指令中，并且可駐留在例如隨機(jī)存取存儲(chǔ)器(RAM)、閃存、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、寄存器、硬盤(pán)、可移動(dòng)盤(pán)、CD-ROM，或本領(lǐng)域中所知的任何其它形式的計(jì)算機(jī)可讀介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器，以使得處理器能從/向該存儲(chǔ)介質(zhì)讀取/寫(xiě)入信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在ASIC中。ASIC可駐留在遠(yuǎn)程站中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在遠(yuǎn)程站、基站或服務(wù)器中。

還注意到，本文中任何示例性實(shí)施例中描述的操作步驟被描述是為了提供示例和討論。所描述的操作可按除了所解說(shuō)的順序之外的眾多不同順序來(lái)執(zhí)行。此外，在單個(gè)操作步驟中描述的操作實(shí)際上可在多個(gè)不同步驟中執(zhí)行。另外，在示例性實(shí)施例中討論的一個(gè)或多個(gè)操作步驟可被組合。將理解，如對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)地，在流程圖中解說(shuō)的操作步驟可進(jìn)行眾多不同的修改。本領(lǐng)域技術(shù)人員還將理解，可使用各種不同技術(shù)中的任何一種來(lái)表示信息和信號(hào)。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、比特、碼元、以及碼片可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子、或其任何組合來(lái)表示。

提供對(duì)本公開(kāi)的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開(kāi)。對(duì)本公開(kāi)的各種修改對(duì)本領(lǐng)域技術(shù)人員而言將容易是顯而易見(jiàn)的，并且本文中所定義的普適原理可被應(yīng)用到其他變型而不會(huì)脫離本公開(kāi)的精神或范圍。由此，本公開(kāi)并非旨在被限定于本文中所描述的示例和設(shè)計(jì)，而是應(yīng)被授予與本文中所公開(kāi)的原理和新穎特征一致的最廣義的范圍。