本申請要求2015年7月14日向韓國知識(shí)產(chǎn)權(quán)局提交的申請?zhí)枮?0-2015-0099862的韓國申請的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

各種實(shí)施例總體涉及一種半導(dǎo)體電路，更具體地，涉及一種隨機(jī)數(shù)發(fā)生電路及包括該隨機(jī)數(shù)發(fā)生電路的半導(dǎo)體系統(tǒng)。

背景技術(shù)：

半導(dǎo)體電路(例如，諸如DRAM的半導(dǎo)體存儲(chǔ)器)可以以諸如系統(tǒng)級封裝、多芯片封裝或片上系統(tǒng)的半導(dǎo)體系統(tǒng)的類型來使用。在半導(dǎo)體系統(tǒng)中，半導(dǎo)體電路可以選擇性地與各種半導(dǎo)體器件(諸如圖形芯片、語音芯片或/和微處理器)耦接。

在這種半導(dǎo)體系統(tǒng)中，對數(shù)據(jù)通信加密的需求已經(jīng)增大，從而需要隨機(jī)且不可預(yù)知的任意數(shù)(即，隨機(jī)數(shù))以用于加密算法。

技術(shù)實(shí)現(xiàn)要素：

在一個(gè)實(shí)施例中，可以提供一種隨機(jī)數(shù)發(fā)生電路。該隨機(jī)數(shù)發(fā)生電路可以包括：存儲(chǔ)塊；以及熔絲塊，被配置為將來自存儲(chǔ)塊的存儲(chǔ)單元陣列的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址，以及通過將修復(fù)地址與從外部輸入的正常地址相比較來產(chǎn)生匹配信號(hào)。該隨機(jī)數(shù)發(fā)生電路可以包括：寄存器，被配置為通過鎖存正常地址之中的與匹配信號(hào)的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)。

在一個(gè)實(shí)施例中，可以提供一種半導(dǎo)體系統(tǒng)。該半導(dǎo)體系統(tǒng)可以包括：襯底；以及半導(dǎo)體存儲(chǔ)器，設(shè)置在襯底之上的第一區(qū)域中，并且被配置為通過使用故障存儲(chǔ)單元的地址值來產(chǎn)生真隨機(jī)數(shù)。該半導(dǎo)體系統(tǒng)可以包括：處理器，設(shè)置在襯底之上的第二區(qū)域中，并且被配置為通過使用真隨機(jī)數(shù)來執(zhí)行封裝體內(nèi)部的數(shù)據(jù)加密通信或與位于封裝體外部的主機(jī)的數(shù)據(jù)加密通信。

該半導(dǎo)體存儲(chǔ)器可以包括邏輯芯片以及順序地層疊在邏輯芯片之上的多個(gè)存儲(chǔ)芯片。邏輯芯片與多個(gè)存儲(chǔ)芯片可以通過穿通通孔電耦接，并且多個(gè)存儲(chǔ)芯片中的任意一個(gè)存儲(chǔ)芯片可以產(chǎn)生真隨機(jī)值，并且通過穿通通孔將產(chǎn)生的真隨機(jī)值傳輸至邏輯芯片。

在一個(gè)實(shí)施例中，可以提供一種半導(dǎo)體系統(tǒng)。該半導(dǎo)體系統(tǒng)可以包括襯底。該半導(dǎo)體系統(tǒng)可以包括：半導(dǎo)體存儲(chǔ)器，設(shè)置在襯底之上的第一區(qū)域中，并且包括邏輯芯片以及層疊在邏輯芯片之上的多個(gè)存儲(chǔ)芯片。該半導(dǎo)體系統(tǒng)可以包括：處理器，設(shè)置在襯底之上的第二區(qū)域中，并且被配置為通過使用真隨機(jī)數(shù)來執(zhí)行封裝體內(nèi)部的數(shù)據(jù)加密通信或與封裝體外部的主機(jī)的數(shù)據(jù)加密通信。多個(gè)存儲(chǔ)芯片中的任意一個(gè)存儲(chǔ)芯片可以將匹配信號(hào)提供給邏輯芯片，所述匹配信號(hào)通過將修復(fù)地址與從半導(dǎo)體存儲(chǔ)器的外部輸入的正常地址相比較而產(chǎn)生。邏輯芯片可以被配置為通過鎖存正常地址之中的與匹配信號(hào)相對應(yīng)的地址來輸出真隨機(jī)數(shù)。

在一個(gè)實(shí)施例中，可以提供一種隨機(jī)數(shù)發(fā)生電路。該隨機(jī)數(shù)發(fā)生電路可以包括：存儲(chǔ)塊，包括存儲(chǔ)單元陣列；以及熔絲塊，被配置為將來自存儲(chǔ)單元陣列的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址。該隨機(jī)數(shù)發(fā)生電路可以包括：寄存器，被配置為將修復(fù)地址的值輸出作為真隨機(jī)數(shù)。

附圖說明

圖1是圖示根據(jù)一個(gè)實(shí)施例的包括隨機(jī)數(shù)發(fā)生電路的半導(dǎo)體存儲(chǔ)器100的配置的示例代表的示圖。

圖2是根據(jù)一個(gè)實(shí)施例的用來輔助解釋隨機(jī)數(shù)發(fā)生電路的操作的時(shí)序圖的示例代表。

圖3是圖示根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)400的配置的示例代表的示圖。

圖4是圖示根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)402的配置的示例代表的示圖。

具體實(shí)施方式

在下文中，將在下面通過實(shí)施例的各種示例而參照附圖來描述隨機(jī)數(shù)發(fā)生電路及包括其的半導(dǎo)體系統(tǒng)。

各種實(shí)施例可以針對一種能夠在不使用單獨(dú)的隨機(jī)數(shù)發(fā)生器的情況下自身產(chǎn)生隨機(jī)數(shù)的隨機(jī)數(shù)發(fā)生電路及包括其和/或使用其的半導(dǎo)體系統(tǒng)。

根據(jù)各種實(shí)施例，可以實(shí)現(xiàn)使用半導(dǎo)體存儲(chǔ)器而無單獨(dú)的隨機(jī)數(shù)發(fā)生器的具有隨機(jī)數(shù)發(fā)生功能的半導(dǎo)體系統(tǒng)，且與內(nèi)部系統(tǒng)或/和外部系統(tǒng)的加密數(shù)據(jù)通信是可能的。

參見圖1，半導(dǎo)體存儲(chǔ)器100可以包括根據(jù)一個(gè)實(shí)施例的隨機(jī)數(shù)發(fā)生電路。隨機(jī)數(shù)發(fā)生電路可以包括存儲(chǔ)塊101、熔絲塊102、寄存器104、修復(fù)快105和數(shù)據(jù)輸入/輸出單 元106。在一個(gè)實(shí)施例中，半導(dǎo)體存儲(chǔ)器100可以包括存儲(chǔ)塊101、熔絲塊102、寄存器104、修復(fù)快105和數(shù)據(jù)輸入/輸出單元106。

存儲(chǔ)塊101可以包括存儲(chǔ)單元陣列以及用于將數(shù)據(jù)寫入存儲(chǔ)單元陣列中以及從存儲(chǔ)單元陣列讀出數(shù)據(jù)的驅(qū)動(dòng)器和感測放大器。

熔絲塊102可以將存儲(chǔ)塊101的存儲(chǔ)單元陣列中的在其中已經(jīng)出現(xiàn)故障的存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址REP_ADD。

熔絲塊102可以根據(jù)使能信號(hào)EN來將修復(fù)地址REP_ADD與從半導(dǎo)體存儲(chǔ)器100的外部輸入的正常地址ADD相比較，并在修復(fù)地址REP_ADD與正常地址ADD匹配時(shí)產(chǎn)生匹配信號(hào)HIT。

修復(fù)塊105可以根據(jù)匹配信號(hào)HIT來執(zhí)行用于用冗余存儲(chǔ)單元代替存儲(chǔ)塊101的存儲(chǔ)單元陣列中的在其中已經(jīng)出現(xiàn)故障的存儲(chǔ)單元的操作。

寄存器104可以通過鎖存從外部輸入的正常地址ADD之中的與匹配信號(hào)HIT的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)(true random number)TRN。

就此而言，存儲(chǔ)塊101的存儲(chǔ)單元陣列中的存儲(chǔ)單元的故障不根據(jù)預(yù)定規(guī)則來出現(xiàn)，而是隨機(jī)出現(xiàn)。

因此，由于在其中出現(xiàn)故障的存儲(chǔ)單元的地址(即，修復(fù)地址REP_ADD)也具有隨機(jī)特性，因此在一個(gè)實(shí)施例中，修復(fù)地址REP_ADD的值可以用作真隨機(jī)數(shù)TRN。

數(shù)據(jù)輸入/輸出單元106可以執(zhí)行處理存儲(chǔ)塊101的輸入/輸出數(shù)據(jù)的操作。

數(shù)據(jù)輸入/輸出單元106可以通過數(shù)據(jù)輸入/輸出單元106的輸入/輸出端子(例如，DQ)來將從寄存器104輸出的真隨機(jī)數(shù)TRN輸出至半導(dǎo)體存儲(chǔ)器100的外部。

數(shù)據(jù)輸入/輸出單元106可以通過將存儲(chǔ)塊101的輸出數(shù)據(jù)和真隨機(jī)數(shù)TRN編碼來執(zhí)行輸出數(shù)據(jù)加密。

數(shù)據(jù)輸入/輸出單元106可以通過使用真隨機(jī)數(shù)TRN來解碼從外部通過加密而輸入的數(shù)據(jù)。

雖然未圖示，但是數(shù)據(jù)輸入/輸出單元106可以包括輸入/輸出端子、用于編碼輸出數(shù)據(jù)的編碼器或/和用于解碼輸入數(shù)據(jù)的解碼器。

下面將參照圖2來描述根據(jù)一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器100的真隨機(jī)數(shù)發(fā)生操作。

可以從外部輸入為不同值(諸如，A0、A1、A2和A3)的正常地址ADD。

將至少一個(gè)修復(fù)地址REP_ADD儲(chǔ)存在熔絲塊102中。例如，修復(fù)地址REP_ADD可以具有值A(chǔ)1。

當(dāng)使能信號(hào)EN被激活時(shí)，執(zhí)行熔絲塊102的操作，以及當(dāng)與修復(fù)地址REP_ADD具有相同的值A(chǔ)1的正常地址ADD被輸入時(shí)，可以產(chǎn)生匹配信號(hào)HIT。

寄存器104可以將與匹配信號(hào)HIT產(chǎn)生處的定時(shí)相對應(yīng)的具有值A(chǔ)1的正常地址ADD儲(chǔ)存作為真隨機(jī)數(shù)TRN，以及可以將真隨機(jī)數(shù)TRN提供給數(shù)據(jù)輸入/輸出單元106。

如圖3中所示，根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)400可以包括襯底700、層疊半導(dǎo)體存儲(chǔ)器600和處理器500。

半導(dǎo)體系統(tǒng)400可以以系統(tǒng)級封裝、多芯片封裝或片上系統(tǒng)的類型來實(shí)現(xiàn)，以及可以以包括多個(gè)封裝體的堆疊封裝(package-on-package)來實(shí)現(xiàn)。

襯底700可以在處理器500與層疊半導(dǎo)體存儲(chǔ)器600之間提供用于流暢數(shù)據(jù)通信的信號(hào)路徑，且可以包括額外的用于提供信號(hào)路徑的邏輯電路以及用于測試的邏輯電路。

襯底700可以以各種類型(諸如，插入器和PCB(印刷電路板))來實(shí)現(xiàn)。由襯底700提供的信號(hào)路徑可以包括電耦接路徑，諸如，金屬層或穿通硅通孔。

襯底700可以通過封裝球(package ball)800(諸如，例如但不限于：球柵陣列、凸球(bump ball)和C4凸塊(bump))來與外部設(shè)備電耦接。外部設(shè)備可以是被配置為通過與半導(dǎo)體系統(tǒng)400電耦接來操作的主機(jī)401。

襯底700可以通過微凸塊900來與處理器500和層疊半導(dǎo)體存儲(chǔ)器600電耦接。

處理器500可以通過系統(tǒng)總線(未圖示)和襯底700來與主機(jī)401通信，且可以執(zhí)行主機(jī)401所需的各種計(jì)算操作。

處理器500可以包括，例如但不限于，中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)和數(shù)字信號(hào)處理器(DSP)之中的至少一種。

處理器500可以以片上系統(tǒng)、系統(tǒng)級封裝以及在其中組合了具有各種功能的處理器芯片(諸如，應(yīng)用處理器(AP))的堆疊封裝的類型來實(shí)現(xiàn)。

處理器500可以通過存儲(chǔ)器控制器510來訪問層疊半導(dǎo)體存儲(chǔ)器600。

在存儲(chǔ)器控制器510的物理層PHY 520與層疊半導(dǎo)體存儲(chǔ)器600的物理層PHY 611之間交換的信號(hào)可以根據(jù)他們之間的接口來轉(zhuǎn)換。

雖然圖3圖示了在其中存儲(chǔ)器控制器510設(shè)置在處理器500中的示例，但是要注意的是，根據(jù)情況而定，存儲(chǔ)器控制器510可以單獨(dú)地設(shè)置在處理器500的外部。

存儲(chǔ)器控制器510可以被層疊為層疊半導(dǎo)體存儲(chǔ)器600的任意一個(gè)芯片(基底芯片或邏輯芯片)。

存儲(chǔ)器控制器510可以通過與層疊半導(dǎo)體存儲(chǔ)器600和處理器500分開來單獨(dú)地層疊在襯底700上。

存儲(chǔ)器控制器510可以將命令、地址、時(shí)鐘和數(shù)據(jù)提供至層疊半導(dǎo)體存儲(chǔ)器600以控制層疊半導(dǎo)體存儲(chǔ)器，以及可以接收從層疊半導(dǎo)體存儲(chǔ)器600輸出的數(shù)據(jù)。

物理層520和611可以是接口電路，該接口電路將從處理器500或存儲(chǔ)器控制器510傳輸來的信號(hào)轉(zhuǎn)換為適用于層疊半導(dǎo)體存儲(chǔ)器600的信號(hào)并且輸出轉(zhuǎn)換的信號(hào)，或者該接口電路將從層疊半導(dǎo)體存儲(chǔ)器600傳輸來的信號(hào)轉(zhuǎn)換為適用于處理器500或存儲(chǔ)器控制器510的信號(hào)。

層疊半導(dǎo)體存儲(chǔ)器600可以是包括多個(gè)層疊芯片的層疊存儲(chǔ)器件。

層疊半導(dǎo)體存儲(chǔ)器600可以包括邏輯芯片610以及順序地層疊在邏輯芯片610上的多個(gè)存儲(chǔ)芯片621至623。

邏輯芯片610和多個(gè)存儲(chǔ)芯片621至623可以通過穿通硅通孔TSV和微凸塊900電耦接。

邏輯芯片610可以在存儲(chǔ)器控制器510與多個(gè)存儲(chǔ)芯片621至623之間中繼(relay)信號(hào)和數(shù)據(jù)傳輸。

邏輯芯片610可以包括物理層611、測試電路612和相關(guān)修復(fù)電路(未圖示)。

物理層611可以接收通過處理器500或存儲(chǔ)器控制器510和物理層520而傳輸來的信號(hào)和數(shù)據(jù)，且可以將從多個(gè)儲(chǔ)存芯片621至623輸出的信號(hào)和數(shù)據(jù)放大，并將放大的信號(hào)和數(shù)據(jù)傳輸至物理層520。

測試電路612可以通過與處理器500或存儲(chǔ)器控制器510電耦接來執(zhí)行針對多個(gè)存儲(chǔ)芯片621至623的測試，或者可以通過與主機(jī)401(例如，測試設(shè)備)電耦接來執(zhí)行 針對多個(gè)存儲(chǔ)芯片621至623的測試。此外，測試電路612可以執(zhí)行針對層疊半導(dǎo)體存儲(chǔ)器600的獨(dú)立測試。

測試電路612可以包括可以執(zhí)行與處于芯片級和封裝級的多個(gè)存儲(chǔ)芯片621至623以及邏輯芯片610相關(guān)聯(lián)的測試的電路。

測試電路612可以包括各種存儲(chǔ)器相關(guān)測試電路，諸如例如但不限于，內(nèi)建自測試電路、自修復(fù)電路和自應(yīng)力電路。

測試電路612可以執(zhí)行，例如但不限于，穿通通孔或微凸塊的測試、邊界掃描測試、老化應(yīng)力測試、數(shù)據(jù)輸入/輸出測試和數(shù)據(jù)壓縮測試等。

測試電路612可以包括修復(fù)邏輯，修復(fù)邏輯用冗余存儲(chǔ)單元代替故障存儲(chǔ)單元。

多個(gè)存儲(chǔ)芯片621至623可以分別具有用于儲(chǔ)存通過邏輯芯片610從處理器500或存儲(chǔ)器控制器510傳輸來的數(shù)據(jù)的數(shù)據(jù)儲(chǔ)存空間。

多個(gè)存儲(chǔ)芯片621至623還可以包括用于執(zhí)行與邏輯芯片610的測試電路612關(guān)聯(lián)的測試的邏輯電路。

多個(gè)存儲(chǔ)芯片621至623中的任意一個(gè)或全部可以以與以上參照圖1而描述的半導(dǎo)體存儲(chǔ)器100相同的方式來配置。

由多個(gè)存儲(chǔ)芯片621至623之中的任意一個(gè)存儲(chǔ)芯片(例如，存儲(chǔ)芯片621)產(chǎn)生的真隨機(jī)數(shù)TRN可以通過穿通通孔TSV而被傳輸至邏輯芯片610。

邏輯芯片610可以通過物理層611而將從存儲(chǔ)芯片621傳輸來的真隨機(jī)數(shù)TRN傳輸至處理器500。

處理器500可以通過使用經(jīng)由其物理層520而接收到的真隨機(jī)數(shù)TRN來執(zhí)行內(nèi)部數(shù)據(jù)加密通信或與主機(jī)401的數(shù)據(jù)加密通信。

在一個(gè)實(shí)施例中，存儲(chǔ)芯片621可以經(jīng)由穿通通孔TSV來將自身通過使用真隨機(jī)數(shù)TRN而直接加密的加密數(shù)據(jù)傳輸至邏輯芯片610，而不是將自身產(chǎn)生的真隨機(jī)數(shù)TRN傳輸至邏輯芯片610。

邏輯芯片610可以通過物理層611來將從存儲(chǔ)芯片621傳輸來的加密數(shù)據(jù)傳輸至處理器500。

雖然以上的描述說明了用于通過存儲(chǔ)芯片621直接執(zhí)行數(shù)據(jù)加密的方法的示例，但 是可以設(shè)想存儲(chǔ)芯片621將真隨機(jī)數(shù)TRN傳輸至邏輯芯片610且邏輯芯片610通過使用該真隨機(jī)數(shù)TRN來產(chǎn)生加密數(shù)據(jù)。

如果故障超出修復(fù)極限，則可能不能使用對應(yīng)的存儲(chǔ)芯片。

然而，在一個(gè)實(shí)施例中，已經(jīng)超出修復(fù)極限的存儲(chǔ)芯片可以用作隨機(jī)數(shù)發(fā)生芯片。

包括多個(gè)存儲(chǔ)芯片和處理器的半導(dǎo)體系統(tǒng)(諸如，系統(tǒng)級封裝、多芯片封裝或片上系統(tǒng))可以包括單獨(dú)的隨機(jī)數(shù)發(fā)生芯片。

在一個(gè)實(shí)施例中，由于存儲(chǔ)芯片自身具有隨機(jī)數(shù)發(fā)生功能，則不需要單獨(dú)的隨機(jī)數(shù)發(fā)生芯片。

如圖4中所示，根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)402可以包括襯底700、層疊半導(dǎo)體存儲(chǔ)器601和處理器500。

在根據(jù)其他實(shí)施例的半導(dǎo)體系統(tǒng)402中，除層疊半導(dǎo)體存儲(chǔ)器601之外的剩余組件可以以與以上參照圖3而描述的半導(dǎo)體系統(tǒng)400的組件相同的方式來配置。

因此，本文中將省略針對除層疊半導(dǎo)體存儲(chǔ)器601之外的剩余組件的描述。

層疊半導(dǎo)體存儲(chǔ)器601可以是包括多個(gè)層疊芯片的層疊存儲(chǔ)器件。

層疊半導(dǎo)體存儲(chǔ)器601可以包括邏輯芯片630以及順序地層疊在邏輯芯片630上的多個(gè)存儲(chǔ)芯片641至643。

邏輯芯片630與多個(gè)存儲(chǔ)芯片641至643可以通過穿通通孔TSV和微凸塊900來電耦接。

邏輯芯片630可以在存儲(chǔ)器控制器510與多個(gè)存儲(chǔ)芯片641至643之間中繼信號(hào)和數(shù)據(jù)傳輸。

邏輯芯片630可以包括物理層631、測試電路612、寄存器632和相關(guān)修復(fù)電路(未圖示)。

物理層631可以接收通過處理器500或存儲(chǔ)器控制器510和物理層520而傳輸來的信號(hào)和數(shù)據(jù)，且可以將從多個(gè)存儲(chǔ)芯片641至643輸出的信號(hào)和數(shù)據(jù)放大，并將放大的信號(hào)和數(shù)據(jù)傳送至物理層520。

測試電路612可以以與以上參照圖3而描述的半導(dǎo)體系統(tǒng)400的測試電路612基本 上相同的方式來配置。因此，本文中將省略對應(yīng)的描述。

多個(gè)存儲(chǔ)芯片641至643可以分別具有用于儲(chǔ)存經(jīng)由邏輯芯片630從處理器500或存儲(chǔ)器控制器510傳輸來的數(shù)據(jù)的數(shù)據(jù)儲(chǔ)存空間。

多個(gè)存儲(chǔ)芯片641至643還可以包括用于執(zhí)行與邏輯芯片630的測試電路612相關(guān)的測試的邏輯電路。

多個(gè)存儲(chǔ)芯片641至643中的一個(gè)或更多個(gè)可以以與從以上參照圖1而描述的半導(dǎo)體存儲(chǔ)器100的配置中除去寄存器104而得到的配置基本上相同的方式來配置。

多個(gè)存儲(chǔ)芯片641至643之中的任意一個(gè)存儲(chǔ)芯片(例如，存儲(chǔ)芯片641)的熔絲塊可以通過穿通通孔TSV而將在修復(fù)地址REP_ADD與從外部輸入的正常地址ADD彼此匹配的示例中產(chǎn)生的匹配信號(hào)HIT傳輸至邏輯芯片630。

邏輯芯片630可以包括寄存器632。寄存器632可以與以上參照圖1而描述的半導(dǎo)體存儲(chǔ)器100的寄存器104扮演基本上相同的角色。

通過使用寄存器632，邏輯芯片630可以通過鎖存在從外部輸入的正常地址ADD之中的與匹配信號(hào)HIT的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)TRN。

由于邏輯芯片630扮演使層疊半導(dǎo)體存儲(chǔ)器601與外部接口的角色，因此數(shù)據(jù)、地址ADD等可以從主機(jī)401或處理器500而被提供給邏輯芯片630。

因此，邏輯芯片630可以通過物理層631而將真隨機(jī)數(shù)TRN傳輸至處理器500。

處理器500可以通過使用經(jīng)由其物理層520而接收到的真隨機(jī)數(shù)TRN來執(zhí)行內(nèi)部加密通信或與主機(jī)401的數(shù)據(jù)加密通信。

包括多個(gè)存儲(chǔ)芯片和處理器的半導(dǎo)體系統(tǒng)(諸如，系統(tǒng)級封裝、多芯片封裝或片上系統(tǒng))可以包括單獨(dú)的隨機(jī)數(shù)發(fā)生芯片。

在一個(gè)實(shí)施例中，由于層疊半導(dǎo)體存儲(chǔ)器601自身具有隨機(jī)數(shù)發(fā)生功能，因此不需要單獨(dú)的隨機(jī)數(shù)發(fā)生芯片。

雖然以上已經(jīng)描述了各種實(shí)施例，但是本領(lǐng)域技術(shù)人員將理解的是，所描述的實(shí)施例僅為示例。因此，本文中描述的隨機(jī)數(shù)發(fā)生電路以及使用其的半導(dǎo)體系統(tǒng)不應(yīng)當(dāng)基于描述的實(shí)施例而受到限制。

通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵录夹g(shù)方案。

技術(shù)方案1.一種隨機(jī)數(shù)發(fā)生電路，包括：

存儲(chǔ)塊；

熔絲塊，被配置為將來自存儲(chǔ)塊的存儲(chǔ)單元陣列的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址，以及通過將修復(fù)地址與從外部輸入的正常地址相比較來產(chǎn)生匹配信號(hào)；以及

寄存器，被配置為通過鎖存正常地址之中的與匹配信號(hào)的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)。

技術(shù)方案2.根據(jù)技術(shù)方案1所述的隨機(jī)數(shù)發(fā)生電路，還包括：

修復(fù)處理塊，被配置為根據(jù)匹配信號(hào)而用冗余存儲(chǔ)單元來代替存儲(chǔ)塊的存儲(chǔ)單元陣列中的故障存儲(chǔ)單元。

技術(shù)方案3.根據(jù)技術(shù)方案1所述的隨機(jī)數(shù)發(fā)生電路，還包括：

數(shù)據(jù)輸入/輸出單元，被配置為處理存儲(chǔ)塊的輸入/輸出數(shù)據(jù)，并且通過輸入/輸出端子來將真隨機(jī)數(shù)輸出至半導(dǎo)體存儲(chǔ)器的外部，

其中，隨機(jī)數(shù)發(fā)生電路被包括在半導(dǎo)體存儲(chǔ)器中。

技術(shù)方案4.根據(jù)技術(shù)方案1所述的隨機(jī)數(shù)發(fā)生電路，還包括：

數(shù)據(jù)輸入/輸出單元，被配置為通過將存儲(chǔ)塊的輸出數(shù)據(jù)和真隨機(jī)數(shù)編碼來執(zhí)行輸出數(shù)據(jù)加密。

技術(shù)方案5.根據(jù)技術(shù)方案1所述的隨機(jī)數(shù)發(fā)生電路，還包括：

數(shù)據(jù)輸入/輸出單元，被配置為通過使用真隨機(jī)數(shù)來將從外部通過加密而輸入的數(shù)據(jù)解碼。

技術(shù)方案6.根據(jù)技術(shù)方案1所述的隨機(jī)數(shù)發(fā)生電路，其中，在由熔絲塊接收到被激活的使能信號(hào)期間，熔絲塊響應(yīng)于與修復(fù)地址具有相同值的正常地址來產(chǎn)生匹配信號(hào)。

技術(shù)方案7.一種半導(dǎo)體系統(tǒng)，包括：

襯底；

半導(dǎo)體存儲(chǔ)器，設(shè)置在襯底之上的第一區(qū)域中，并且被配置為通過使用故障存儲(chǔ)單元的地址值來產(chǎn)生真隨機(jī)數(shù)；以及

處理器，設(shè)置在襯底之上的第二區(qū)域中，并且被配置為使用真隨機(jī)數(shù)來執(zhí)行封裝體內(nèi)部的數(shù)據(jù)加密通信或與位于封裝體外部的主機(jī)的數(shù)據(jù)加密通信。

技術(shù)方案8.根據(jù)技術(shù)方案7所述的半導(dǎo)體系統(tǒng)，其中，半導(dǎo)體存儲(chǔ)器包括層疊在其中的一個(gè)或更多個(gè)存儲(chǔ)芯片。

技術(shù)方案9.根據(jù)技術(shù)方案7所述的半導(dǎo)體系統(tǒng)，

其中，半導(dǎo)體存儲(chǔ)器包括層疊在其中的一個(gè)或更多個(gè)存儲(chǔ)芯片，以及

其中，每個(gè)存儲(chǔ)芯片包括：

存儲(chǔ)塊；

熔絲塊，被配置為將來自存儲(chǔ)塊的存儲(chǔ)單元陣列的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址，以及通過將修復(fù)地址與從外部輸入的正常地址相比較來產(chǎn)生匹配信號(hào)；以及

寄存器，被配置為通過鎖存正常地址之中的與匹配信號(hào)的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)。

技術(shù)方案10.根據(jù)技術(shù)方案9所述的半導(dǎo)體系統(tǒng)，每個(gè)存儲(chǔ)芯片還包括：

修復(fù)處理塊，被配置為根據(jù)匹配信號(hào)而用冗余存儲(chǔ)單元來代替存儲(chǔ)塊的存儲(chǔ)單元陣列中的故障存儲(chǔ)單元。

技術(shù)方案11.根據(jù)技術(shù)方案9所述的半導(dǎo)體系統(tǒng)，每個(gè)存儲(chǔ)芯片還包括：

數(shù)據(jù)輸入/輸出單元，被配置為處理存儲(chǔ)塊的輸入/輸出數(shù)據(jù)，并且通過輸入/輸出端子來將真隨機(jī)數(shù)輸出至半導(dǎo)體存儲(chǔ)器的外部。

技術(shù)方案12.根據(jù)技術(shù)方案9所述的半導(dǎo)體系統(tǒng)，每個(gè)存儲(chǔ)芯片還包括：

數(shù)據(jù)輸入/輸出單元，被配置為通過將存儲(chǔ)塊的輸出數(shù)據(jù)和真隨機(jī)數(shù)編碼來執(zhí)行輸出數(shù)據(jù)加密。

技術(shù)方案13.根據(jù)技術(shù)方案9所述的半導(dǎo)體系統(tǒng)，每個(gè)存儲(chǔ)芯片還包括：

數(shù)據(jù)輸入/輸出單元，被配置為通過使用真隨機(jī)數(shù)來將從半導(dǎo)體存儲(chǔ)器的外部通過加密而輸入的數(shù)據(jù)解碼。

技術(shù)方案14.根據(jù)技術(shù)方案9所述的半導(dǎo)體系統(tǒng)，其中，在由熔絲塊接收到的被激活的使能信號(hào)期間，熔絲塊響應(yīng)于與修復(fù)地址具有相同值的正常地址來產(chǎn)生匹配信號(hào)。

技術(shù)方案15.根據(jù)技術(shù)方案7所述的半導(dǎo)體系統(tǒng)，

其中，半導(dǎo)體存儲(chǔ)器包括邏輯芯片以及順序地層疊在邏輯芯片之上的多個(gè)存儲(chǔ)芯片，

其中，邏輯芯片與所述多個(gè)存儲(chǔ)芯片通過穿通通孔電耦接，以及

其中，所述多個(gè)存儲(chǔ)芯片中的任意一個(gè)存儲(chǔ)芯片產(chǎn)生真隨機(jī)數(shù)，并且通過穿通通孔而將產(chǎn)生的真隨機(jī)數(shù)傳輸至邏輯芯片。

技術(shù)方案16.一種半導(dǎo)體系統(tǒng)，包括：

襯底；

半導(dǎo)體存儲(chǔ)器，設(shè)置在襯底之上的第一區(qū)域中，并且包括邏輯芯片以及層疊在邏輯芯片之上的多個(gè)存儲(chǔ)芯片；以及

處理器，設(shè)置在襯底之上的第二區(qū)域中，并且被配置為通過使用真隨機(jī)數(shù)來執(zhí)行封裝體內(nèi)部的數(shù)據(jù)加密通信或與封裝體外部的主機(jī)的數(shù)據(jù)加密通信，

其中，所述多個(gè)存儲(chǔ)芯片中的任意一個(gè)存儲(chǔ)芯片將匹配信號(hào)提供給邏輯芯片，所述匹配信號(hào)通過將修復(fù)地址與從半導(dǎo)體存儲(chǔ)器的外部輸入的正常地址相比較而產(chǎn)生，以及

其中，邏輯芯片被配置為通過鎖存正常地址之中的與匹配信號(hào)相對應(yīng)的地址來輸出真隨機(jī)數(shù)。

技術(shù)方案17.根據(jù)技術(shù)方案16所述的半導(dǎo)體系統(tǒng)，其中，每個(gè)存儲(chǔ)芯片包括：

存儲(chǔ)塊；以及

熔絲塊，被配置為將存儲(chǔ)塊的存儲(chǔ)單元陣列中的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址，以及通過將修復(fù)地址與正常地址相比較來產(chǎn)生匹配信號(hào)。

技術(shù)方案18.根據(jù)技術(shù)方案17所述的半導(dǎo)體系統(tǒng)，其中，在由熔絲塊接收到被激活的使能信號(hào)期間，熔絲塊響應(yīng)于與修復(fù)地址具有相同值的正常地址來產(chǎn)生匹配信號(hào)。

技術(shù)方案19.根據(jù)技術(shù)方案17所述的半導(dǎo)體系統(tǒng)，其中，每個(gè)存儲(chǔ)芯片還包括：

修復(fù)處理塊，被配置為根據(jù)匹配信號(hào)而用冗余存儲(chǔ)單元來代替故障存儲(chǔ)單元。

技術(shù)方案20.根據(jù)技術(shù)方案16所述的半導(dǎo)體系統(tǒng)，

其中，邏輯芯片與所述多個(gè)存儲(chǔ)芯片通過穿通通孔電耦接，以及

其中，所述多個(gè)存儲(chǔ)芯片中的任意一個(gè)存儲(chǔ)芯片產(chǎn)生匹配信號(hào)，并且通過穿通通孔而將產(chǎn)生的匹配信號(hào)傳輸至邏輯芯片。

技術(shù)方案21.一種隨機(jī)數(shù)發(fā)生電路，包括：

存儲(chǔ)塊，包括存儲(chǔ)單元陣列；

熔絲塊，被配置為將來自存儲(chǔ)單元陣列的故障存儲(chǔ)單元的地址儲(chǔ)存作為修復(fù)地址；以及

寄存器，被配置為將修復(fù)地址的值輸出作為真隨機(jī)數(shù)。

技術(shù)方案22.根據(jù)技術(shù)方案21所述的隨機(jī)數(shù)發(fā)生電路，

其中，熔絲塊通過將修復(fù)地址與正常地址相比較來產(chǎn)生匹配信號(hào)，以及

其中，寄存器通過鎖存正常地址之中的與匹配信號(hào)的激活定時(shí)相對應(yīng)的地址來輸出真隨機(jī)數(shù)據(jù)。

技術(shù)方案23.根據(jù)技術(shù)方案22所述的隨機(jī)數(shù)發(fā)生電路，其中，熔絲塊通過將修復(fù)地址與從隨機(jī)數(shù)發(fā)生電路的外部輸入的正常地址相比較來產(chǎn)生匹配信號(hào)。

技術(shù)方案24.根據(jù)技術(shù)方案23所述的隨機(jī)數(shù)發(fā)生電路，其中，在由熔絲塊接收到被激活的使能信號(hào)期間，熔絲塊響應(yīng)于與修復(fù)地址具有相同值的正常地址來產(chǎn)生匹配信號(hào)。

技術(shù)方案25.根據(jù)技術(shù)方案22所述的隨機(jī)數(shù)發(fā)生電路，還包括：

修復(fù)處理塊，被配置為根據(jù)匹配信號(hào)而用冗余存儲(chǔ)單元來代替存儲(chǔ)塊的存儲(chǔ)單元陣列中的故障存儲(chǔ)單元。