本發(fā)明涉及一種B3G測試工具，具體涉及一種基于AURORA協(xié)議的B3G測試工具，屬于計算機智能控制技術(shù)領(lǐng)域。

背景技術(shù)：

B3G項目需要開發(fā)專用的調(diào)試工具將各模塊計算產(chǎn)生的大量數(shù)據(jù)傳輸?shù)接嬎銠C上，再通過仿真鏈路來驗證模塊的設(shè)計，B3G測試平臺還提供了誤碼率測試的功能，H3G測試平臺的硬件是基于內(nèi)嵌PowerPC^TM 405硬核的FFGA進行開發(fā)，在PowerPC^TM 405的外圍總線上開發(fā)了串口控制器、B3G測試工具、雙倍數(shù)據(jù)流(DDR)內(nèi)存控制器、中斷控制器等外設(shè)；整個系統(tǒng)還需要時鐘、輔助邏輯等模塊；為了方便H3G測試平臺的調(diào)試，將ChipScope^TM核也嵌入到了平臺中。因此，基于以上理論，提出一種基于AURORA協(xié)議的B3G測試工具。

技術(shù)實現(xiàn)要素：

（一）要解決的技術(shù)問題

為解決上述問題，本發(fā)明提出了一種基于AURORA協(xié)議的B3G測試工具，系統(tǒng)靈活性好，且可靠性高。

（二）技術(shù)方案

本發(fā)明的基于AURORA協(xié)議的B3G測試工具，包括計算機系統(tǒng)，及與計算機系統(tǒng)電連接的異步存儲器，及與異步存儲器電連接的發(fā)送控制模塊和接收控制模塊，及與發(fā)送控制模塊電連接的發(fā)送速率寄存器，及與發(fā)送速率寄存器電連接的或門，及與接收控制模塊電連接的誤碼率寄存器，及與或門電連接的OPB總線。

進一步地，所述計算機系統(tǒng)中設(shè)置有AURORA協(xié)議及AURORA協(xié)議的接口邏輯。

進一步地，所述發(fā)送速率寄存器與誤碼率寄存器、中斷模塊及Aurora接收控制器電連接。

進一步地，所述誤碼率寄存器與或門電連接。

進一步地，所述OPB總線與中斷模塊電連接。

（三）有益效果

與現(xiàn)有技術(shù)相比，本發(fā)明的基于AURORA協(xié)議的B3G測試工具，當大量的測試數(shù)據(jù)到達時B3G測試工具自動獲取OPB總線，將數(shù)據(jù)寫入DDR內(nèi)存中，數(shù)據(jù)傳送結(jié)束后，再通過串口將數(shù)據(jù)傳送到計算機上；同理，在進行誤碼率測試時B3G測試工具接收到的偽隨機序列與本地產(chǎn)生的偽隨機序列進行比較，并將統(tǒng)計完的誤碼率通過串口顯示出來。

附圖說明

圖1是本發(fā)明的整體系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式

如圖1所示的一種基于AURORA協(xié)議的B3G測試工具，包括計算機系統(tǒng)，及與計算機系統(tǒng)電連接的異步存儲器，及與異步存儲器電連接的發(fā)送控制模塊和接收控制模塊，及與發(fā)送控制模塊電連接的發(fā)送速率寄存器，及與發(fā)送速率寄存器電連接的或門，及與接收控制模塊電連接的誤碼率寄存器，及與或門電連接的OPB總線。

所述計算機系統(tǒng)中設(shè)置有AURORA協(xié)議及AURORA協(xié)議的接口邏輯。

所述發(fā)送速率寄存器與誤碼率寄存器、中斷模塊及Aurora接收控制器電連接。

所述誤碼率寄存器與或門電連接。

所述OPB總線與中斷模塊電連接。

本發(fā)明的基于AURORA協(xié)議的B3G測試工具的工作原理：當大量的測試數(shù)據(jù)到達時B3G測試工具自動獲取OPB總線，將數(shù)據(jù)寫入DDR內(nèi)存中，數(shù)據(jù)傳送結(jié)束后，再通過串口將數(shù)據(jù)傳送到計算機上；同理，在進行誤碼率測試時B3G測試工具接收到的偽隨機序列與本地產(chǎn)生的偽隨機序列進行比較，并將統(tǒng)計完的誤碼率通過串口顯示出來。

上面所述的實施例僅僅是對本發(fā)明的優(yōu)選實施方式進行描述，并非對本發(fā)明的構(gòu)思和范圍進行限定。在不脫離本發(fā)明設(shè)計構(gòu)思的前提下，本領(lǐng)域普通人員對本發(fā)明的技術(shù)方案做出的各種變型和改進，均應(yīng)落入到本發(fā)明的保護范圍，本發(fā)明請求保護的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。