1.一種基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：PC中的環(huán)形隊列用于存儲若干個BLOCK數(shù)據(jù)塊，每個BLOCK數(shù)據(jù)塊包括32對IQ兩路采樣數(shù)據(jù)，每一路數(shù)據(jù)的最后一個無效位組成信息位；第一個信息位是標志位，表示數(shù)據(jù)是否有效，第二個信息位是天線號，用于表明發(fā)送/接收數(shù)據(jù)的天線；最后一個信息位是時間戳，用于在接收數(shù)據(jù)時記錄采樣的時間點；
所述基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法包括以下步驟：
步驟S11、虛擬無線電系統(tǒng)中物理層狀態(tài)機根據(jù)收發(fā)指令，在PCI設(shè)備中的相關(guān)FPGA中的寄存器中寫入收發(fā)指令；
步驟S12、PCI設(shè)備中的FPGA檢測寄存器中的指令，判斷為發(fā)送指令還是接收指令；若是接收指令，轉(zhuǎn)入步驟S13；若是發(fā)送指令，轉(zhuǎn)入步驟S14；
步驟S13、FPGA接收數(shù)據(jù)并將接收的數(shù)據(jù)傳輸?shù)絇C中的環(huán)形隊列中，并在接收的數(shù)據(jù)大小首次超過一個BLOCK數(shù)據(jù)塊的大小時觸發(fā)中斷；PC響應(yīng)該中斷，開啟輪詢線程，不斷輪詢環(huán)形隊列，讀取環(huán)形隊列中的有效數(shù)據(jù)并傳遞到下一個通信模塊或者上層協(xié)議進行后續(xù)的處理；
步驟S14、每當環(huán)形隊列中存儲N個有效BLOCK數(shù)據(jù)塊時，PC就在FPGA中寫入一個標志；FPGA根據(jù)該標志，將PC中的環(huán)形隊列中的有效數(shù)據(jù)讀取到FPGA中的DMA數(shù)據(jù)區(qū)，并在規(guī)定時間發(fā)送反饋幀。
2.根據(jù)權(quán)利要求1所述的基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：每一個BLOCK數(shù)據(jù)塊的大小為128Bytes，采樣的位寬是16bits。
3.根據(jù)權(quán)利要求1所述的基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：所述步驟S13中，F(xiàn)PGA將接收的數(shù)據(jù)打包成BLOCK數(shù)據(jù)塊，并設(shè)置每一個BLOCK的第一個I路的最后一位為0，同時設(shè)置BLOCK數(shù)據(jù)塊的天線號和時間戳。
4.根據(jù)權(quán)利要求1所述的基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：所述環(huán)形隊列初始化時全部位都為1；所述步驟S13中，在讀取環(huán)形隊列中BLOCK數(shù)據(jù)塊的數(shù)據(jù)后，將BLOCK數(shù)據(jù)塊的所有位設(shè)置為1。
5.根據(jù)權(quán)利要求1所述的基于輪詢的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：PC和FPGA中分別設(shè)定有超時時間T；如果FPGA在超時時間T內(nèi)檢測不到數(shù)據(jù)，就停止接收 數(shù)據(jù)；如果PC在超時時間T內(nèi)檢測不到數(shù)據(jù)，則中斷輪詢線程。
6.一種基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：PC中的環(huán)形隊列用于存儲若干個BLOCK數(shù)據(jù)塊，每個BLOCK數(shù)據(jù)塊包括32對IQ兩路采樣數(shù)據(jù)，每一路數(shù)據(jù)的最后一個無效位組成信息位；第一個信息位是標志位，表示數(shù)據(jù)是否有效，第二個信息位是天線號，用于表明發(fā)送/接收數(shù)據(jù)的天線；最后一個信息位是時間戳，用于在接收數(shù)據(jù)時記錄采樣的時間點；
所述基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法包括以下步驟：
步驟S21、虛擬無線電系統(tǒng)中物理層狀態(tài)機根據(jù)收發(fā)指令，向PCI設(shè)備中的相關(guān)FPGA的寄存器中寫入收發(fā)指令，并設(shè)置中斷間隔；
步驟S22、PCI設(shè)備中的FPGA檢測寄存器中的指令，判斷為發(fā)送指令還是接收指令；若是接收指令，轉(zhuǎn)入步驟S23；若是發(fā)送指令，轉(zhuǎn)入步驟S24；
步驟S23、FPGA接收數(shù)據(jù)并將接收的數(shù)據(jù)傳輸?shù)絇C中的環(huán)形隊列中，并當接收的數(shù)據(jù)達到設(shè)定的中斷間隔時，觸發(fā)中斷；PC響應(yīng)該中斷，并讀取環(huán)形隊列中的有效數(shù)據(jù)，傳輸?shù)较乱粋€通信模塊或者上層協(xié)議進行后續(xù)處理；
步驟S24、每當環(huán)形隊列中存儲N個有效數(shù)據(jù)塊時，PC就在FPGA中寫入一個標志；FPGA根據(jù)該標志，將PC中的環(huán)形隊列中的有效數(shù)據(jù)讀取到FPGA中的DMA數(shù)據(jù)區(qū)，并在規(guī)定時間發(fā)送反饋幀。
7.根據(jù)權(quán)利要求6所述的基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：每一個BLOCK數(shù)據(jù)塊的大小為128Bytes，采樣的位寬是16bits。
8.根據(jù)權(quán)利要求6所述的基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：所述中斷間隔為100個BLOCK數(shù)據(jù)塊的大小。
9.根據(jù)權(quán)利要求6所述的基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：所述步驟S23中，F(xiàn)PGA將接收的數(shù)據(jù)打包成BLOCK數(shù)據(jù)塊，并設(shè)置每一個BLOCK的第一個I路的最后一位為0；同時設(shè)置該BLOCK數(shù)據(jù)塊的天線號和時間戳。
10.根據(jù)權(quán)利要求6所述的基于中斷的實時虛擬無線電數(shù)據(jù)的同步方法，其特征在于：環(huán)形隊列在初始化時全部位都為1；所述步驟S23中，從環(huán)形隊列中讀取BLOCK數(shù)據(jù)塊中的 有效數(shù)據(jù)后，將BLOCK數(shù)據(jù)塊的所有位設(shè)置為1。