1.一種功率預(yù)算方法，包括：
預(yù)測程序的頻率不敏感階段和頻率敏感階段；
當(dāng)被處理器執(zhí)行的所述程序進(jìn)入頻率不敏感階段時，減少施加至該處理器的功率；以及
當(dāng)被所述處理器執(zhí)行的所述程序進(jìn)入頻率敏感階段時，增加施加至該處理器的功率。
2.根據(jù)權(quán)利要求1所述的功率預(yù)算方法，其中所述頻率敏感階段緊接在所述頻率不敏感階段之后。
3.根據(jù)權(quán)利要求2所述的功率預(yù)算方法，其中基于當(dāng)前階段和下一個階段的頻率敏感水平之間的相對關(guān)系來降低施加至所述處理器的功率。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的功率預(yù)算方法，其中所述降低施加至所述處理器的功率包括降低所述處理器的運(yùn)行頻率，以及其中所述增加施加至所述處理器的功率包括增加所述處理器的運(yùn)行頻率。
5.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的功率預(yù)算方法，其中所述頻率不敏感階段是與存儲器相關(guān)的操作被執(zhí)行的階段，以及其中所述頻率不敏感階段時與計(jì)算相關(guān)的操作被執(zhí)行的階段。
6.一種功率預(yù)算方法，包括：
確定多個程序的頻率不敏感線程和頻率敏感線程；
將該多個程序的所述頻率不敏感線程和所述頻率敏感線程交替地分配至同一個核心；
當(dāng)處理器執(zhí)行所述頻率不敏感線程時，減少施加至該處理器的功率；以及
當(dāng)處理器執(zhí)行所述頻率敏感線程時，增加施加至該處理器的功率。
7.根據(jù)權(quán)利要求6所述的功率預(yù)算方法，其中所述頻率敏感線程緊接在所述頻率不敏感線程之后。
8.根據(jù)權(quán)利要求7所述的功率預(yù)算方法，其中基于當(dāng)前線程和下一個線程的頻率敏感水平之間的相對關(guān)系來降低施加至所述處理器的功率。
9.根據(jù)權(quán)利要求6-8中任一項(xiàng)所述的功率預(yù)算方法，其中所述降低施加至所述處理器的功率包括降低所述處理器的運(yùn)行頻率，以及其中所述增加施加至所述處理器的功率包括增加所述處理器的運(yùn)行頻率。
10.根據(jù)權(quán)利要求6-8中任一項(xiàng)所述的功率預(yù)算方法，其中所述頻率不敏感線程是包括與存儲器先關(guān)的操作的線程，以及其中所述頻率敏感線程是包括與計(jì)算相關(guān)的操作的線程。
11.一種功率預(yù)算系統(tǒng)，包括：
裝置，用于預(yù)測程序的頻率不敏感階段和頻率敏感階段；
裝置，用于當(dāng)被處理器執(zhí)行的所述程序進(jìn)入頻率不敏感階段時，減少施加至該處理器的功率；以及
裝置，用于當(dāng)被所述處理器執(zhí)行的所述程序進(jìn)入頻率敏感階段時，增加施加至該處理器的功率。
12.根據(jù)權(quán)利要求11所述的功率預(yù)算系統(tǒng)，其中所述頻率敏感階段緊接在所述頻率不敏感階段之后。
13.根據(jù)權(quán)利要求12所述的功率預(yù)算系統(tǒng)，其中基于當(dāng)前階段和下一個階段的頻率敏感水平之間的相對關(guān)系來降低施加至所述處理器的功率。
14.根據(jù)權(quán)利要求11-13中任一項(xiàng)所述的功率預(yù)算系統(tǒng)，其中所述用于降低施加至所述處理器的功率的裝置包括用于降低所述處理器的運(yùn)行頻率的裝置，以及其中所述用于增加施加至所述處理器的功率的裝置包括用于增加所述處理器的運(yùn)行頻率的裝置。
15.根據(jù)權(quán)利要求11-13中任一項(xiàng)所述的功率預(yù)算系統(tǒng)，其中所述頻率不敏感階段是與存儲器相關(guān)的操作被執(zhí)行的階段，以及其中所述頻率不敏感階段時與計(jì)算相關(guān)的操作被執(zhí)行的階段。
16.一種功率預(yù)算系統(tǒng)，包括：
裝置，用于確定多個程序的頻率不敏感線程和頻率敏感線程；
裝置，用于將該多個程序的所述頻率不敏感線程和所述頻率敏感線程交替地分配至同一個核心；
裝置，用于當(dāng)處理器執(zhí)行所述頻率不敏感線程時，減少施加至該處理器的功率；以及
裝置，用于當(dāng)處理器執(zhí)行所述頻率敏感線程時，增加施加至該處理器的功率。
17.根據(jù)權(quán)利要求16所述的功率預(yù)算系統(tǒng)，其中所述頻率敏感線程緊接在所述頻率不敏感線程之后。
18.根據(jù)權(quán)利要求17所述的功率預(yù)算系統(tǒng)，其中基于當(dāng)前線程和下一個線程的頻率敏感水平之間的相對關(guān)系來降低施加至所述處理器的功率。
19.根據(jù)權(quán)利要求16-18中任一項(xiàng)所述的功率預(yù)算系統(tǒng)，其中所述用于降低施加至所述處理器的功率的裝置包括用于降低所述處理器的運(yùn)行頻率的裝置，以及其中所述用于增加施加至所述處理器的功率的裝置包括用于增加所述處理器的運(yùn)行頻率的裝置。
20.根據(jù)權(quán)利要求16-18中任一項(xiàng)所述的功率預(yù)算系統(tǒng)，其中所述頻率不敏感線程是包括與存儲器先關(guān)的操作的線程，以及其中所述頻率敏感線程是包括與計(jì)算相關(guān)的操作的線程。