彈性先進先出存儲器的制造方法
【專利摘要】本實用新型公開了一種彈性先進先出存儲器，應用于USB3.0中，該彈性先進先出存儲器采用主控制器開啟或者關閉讀控制器和寫控制器，采用寫控制器控制寫計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲體，采用讀控制器控制讀計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的讀地址，并輸出存儲體中的數(shù)據(jù)，采用同步電路獲取寫計數(shù)器和讀計數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進行比較，同時，采用基于地址的握手邏輯來同步寫控制器和讀控制器的狀態(tài)信號，從而克服了現(xiàn)有技術中跨時鐘域數(shù)據(jù)傳輸不穩(wěn)定的問題，進而使得跨時鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定。
【專利說明】彈性先進先出存儲器

【技術領域】
[0001]本實用新型涉及存儲器【技術領域】，尤其涉及一種彈性先進先出存儲器。

【背景技術】
[0002]在9(:1-24383.0等高速通信協(xié)議中，高速鏈接兩端的器件時鐘通常是獨立的。當一端的數(shù)據(jù)傳送到另一端時，數(shù)據(jù)和時鐘被恢復出來，由于恢復出來的時鐘和本地時鐘之間存在差異，所以業(yè)界通常會采取措施來彌補這種差異以保證數(shù)據(jù)的正確交換。在…83.0中，協(xié)議規(guī)定使用彈性緩沖器⑷打一!")，并通過增加和刪除I？命令集(^即01-(161-6(1 861:)的方法來實現(xiàn)數(shù)據(jù)在兩個時鐘域間的交換。
[0003]在…83.0規(guī)范中，鏈接兩端的時鐘精度要求為—廣300卯111，因此兩端的時鐘偏差之和可能為600卯III，加上330(31)1*651(1 8^001:1-11111擴頻時鐘)產生的5000卯111的偏差，最大的偏差總共為5600卯0。發(fā)送端口每354個符號發(fā)送一個命令集，并且最多允許一次發(fā)送4個I？命令集。接收機必須具備緩沖8個符號的能力，在…83.0規(guī)范中，每一個I？命令集包含兩個連續(xù)的I？特殊編碼符號。
[0004]在進行電路設計時，通常要考慮到跨時鐘域的電路設計問題，比如亞穩(wěn)態(tài)等，現(xiàn)有技術中雖然采用命令集的增加和刪除來消除兩端時鐘的頻率偏差，但是跨時鐘域數(shù)據(jù)傳輸仍然較不穩(wěn)定，從而使得跨時鐘域數(shù)據(jù)傳輸實現(xiàn)可靠和穩(wěn)定并不是一件容易的事情。
實用新型內容
[0005]針對上述存在的問題，本實用新型提供一種彈性先進先出存儲器，應用于口 383.0中，以克服現(xiàn)有技術中跨時鐘域數(shù)據(jù)傳輸不穩(wěn)定的問題，從而使得跨時鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定。
[0006]為了實現(xiàn)上述目的，本實用新型采取的技術方案為:
[0007]—種彈性先進先出存儲器，應用于…83.0中，其中，包括:主控制器、寫控制器、讀控制器、寫計數(shù)器、讀計數(shù)器、存儲體、同步電路和握手邏輯；
[0008]所述主控制器電性連接所述寫控制器和所述讀控制器，所述主控制器開啟或者關閉所述寫控制器和所述讀控制器；
[0009]所述寫控制器電性連接所述寫計數(shù)器和所述存儲體，所述寫控制器控制所述寫計數(shù)器進行計數(shù)，且所述寫控制器將外部輸入的數(shù)據(jù)寫入所述存儲體；
[0010]所述讀控制器電性連接所述讀計數(shù)器和所述存儲體，所述讀控制器控制所述讀計數(shù)器進行計數(shù)，且所述讀控制器輸出所述存儲體中的數(shù)據(jù)；
[0011]所述寫計數(shù)器電性連接所述存儲體，所述寫計數(shù)器為所述存儲體提供數(shù)據(jù)的寫地址；
[0012]所述讀計數(shù)器電性連接所述存儲體，所述讀計數(shù)器為所述存儲體提供數(shù)據(jù)的讀地址；
[0013]所述同步電路電性連接所述寫計數(shù)器、所述讀計數(shù)器、所述寫控制器和所述讀控制器，所述同步電路獲取所述寫計數(shù)器和所述讀計數(shù)器的地址值，并將所述地址值傳送給所述寫控制器和所述讀控制器；
[0014]所述握手邏輯電性連接所述寫控制器和所述讀控制器，所述握手邏輯將所述寫控制器的狀態(tài)信號同步到所述讀控制器。
[0015]上述的彈性先進先出存儲器，其中，所述讀控制器和所述寫控制器均具有寄存功倉泛。
[0016]上述的彈性先進先出存儲器，其中，所述讀控制器和所述寫控制器均具有比較功倉泛。
[0017]上述的彈性先進先出存儲器，其中，所述寫控制器具有刪除和插入I？命令集功能，所述讀控制器具有插入命令集功能。
[0018]上述的彈性先進先出存儲器，其中，所述寫計數(shù)器和所述讀計數(shù)器均為格雷碼計數(shù)器。
[0019]上述的彈性先進先出存儲器，其中，所述寫計數(shù)器和所述讀計數(shù)器的頻率為
125撕。
[0020]上述的彈性先進先出存儲器，其中，所述存儲體為異步存儲體。
[0021]上述的彈性先進先出存儲器，其中，所述存儲體的數(shù)據(jù)位寬為40比特。
[0022]上述技術方案具有如下優(yōu)點或者有益效果:
[0023]本實用新型提供的彈性先進先出存儲器，應用于舊83.0中，該彈性先進先出存儲器采用主控制器開啟或者關閉讀控制器和寫控制器，采用寫控制器控制寫計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲體，采用讀控制器控制讀計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的讀地址，并輸出存儲體中的數(shù)據(jù)，采用同步電路獲取寫計數(shù)器和讀計數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進行比較，同時，采用握手邏輯同步寫控制器和讀控制器的狀態(tài)信號，由于握手邏輯是基于地址的同步握手方式，從而能夠實現(xiàn)讀、寫時鐘域的精確同步，從而克服了現(xiàn)有技術中跨時鐘域數(shù)據(jù)傳輸不穩(wěn)定的問題，進而使得跨時鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定；本實用新型提供的彈性先進先出存儲器，能夠有效的在寫時鐘域和讀時鐘域間實現(xiàn)5(?%的數(shù)據(jù)傳輸，并且通過了仿真驗證、驗證和 01036511111、4511111 流片驗證，成功應用于 011511(31111) 11883.0188881:01-86061110系統(tǒng)上。

【專利附圖】

【附圖說明】
[0024]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本實用新型及其特征、外形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本實用新型的主旨。
[0025]圖1是本實用新型實施例1提供的彈性先進先出存儲器的結構示意圖。

【具體實施方式】
[0026]實施例1:
[0027]圖1是本實用新型實施例1提供的彈性先進先出存儲器的結構示意圖；如圖所示，本實用新型實施例1提供的彈性先進先出存儲器，應用于口383.0中，該彈性先進先出存儲器包括:主控制器、寫控制器、讀控制器、寫計數(shù)器、讀計數(shù)器、存儲體、同步電路和握手邏輯；主控制器電性連接寫控制器和讀控制器，用以開啟或者關閉寫控制器和讀控制器；寫控制器電性連接寫計數(shù)器和存儲體，用以控制寫計數(shù)器進行計數(shù)，并且將外部輸入的數(shù)據(jù)寫入存儲體中；讀控制器電性連接讀計數(shù)器和存儲體，用以控制讀計數(shù)器進行計數(shù)，并且輸出存儲體中的數(shù)據(jù)；寫計數(shù)器電性連接存儲體，為存儲體提供數(shù)據(jù)的寫地址；讀計數(shù)器電性連接存儲體，為存儲體提供數(shù)據(jù)的讀地址；同步電路電性連接寫計數(shù)器、讀計數(shù)器、寫控制器和讀控制器，同步電路獲取寫計數(shù)器和讀計數(shù)器的地址值(寫計數(shù)器中的寫地址值和讀計數(shù)器中的讀地址值)，并將地址值傳送給寫控制器和讀控制器；握手邏輯電性連接寫控制器和讀控制器，用以將寫控制器的狀態(tài)信號同步到讀控制器。
[0028]在本實用新型實施例1提供的彈性先進先出存儲器中，寫控制器具有刪除和插入I？命令集功能，讀控制器具有插入I？命令集功能。
[0029]在本實用新型實施例1提供的彈性先進先出存儲器中，寫計數(shù)器和讀計數(shù)器均為格雷碼計數(shù)器，且計數(shù)頻率均為125(^2，采用格雷碼計數(shù)器能夠實現(xiàn)地址同步時消除亞穩(wěn)態(tài)的負面影響。
[0030]在本實用新型實施例1提供的彈性先進先出存儲器中，存儲體為異步存儲體，且存儲體的數(shù)據(jù)位寬為40比特，從而符合…83.0規(guī)范規(guī)定的傳輸速率5(^2。
[0031]在使用本實用新型實施例1提供的彈性先進先出存儲器進行存儲時，主控制器開啟寫控制器，寫控制器控制寫計數(shù)器進行計數(shù)，并且寫計數(shù)器的計數(shù)值作為存儲體的寫地址，寫控制器將外部輸入的數(shù)據(jù)通過該寫地址存儲到存儲體中；當存儲體中存儲的數(shù)據(jù)占用整個存儲空間一半時(亦或略低于存儲空間的一半，也可高于存儲空間的一半)，主控制器開啟讀控制器，讀控制器控制讀計數(shù)器進行計數(shù)，以讀計數(shù)器的計數(shù)值為讀地址，從存儲體中讀出相應的數(shù)據(jù)。在讀寫控制器開始工作后，握手邏輯持續(xù)將寫控制器的狀態(tài)信號同步到讀控制器。
[0032]在此過程中，寫計數(shù)器和讀計數(shù)器還實時將其地址值傳送給同步電路，通過該同步電路進行地址值穩(wěn)定后，將寫地址值和讀地址值傳送給寫控制器和讀控制器，寫控制器和讀控制器均進行比較操作，當寫地址值與讀地址值之差接近存儲體的深度時，業(yè)界認為該存儲體將滿，從而使得寫控制器產生滿信號，寫控制器便在數(shù)據(jù)流中刪除命令集；當寫地址值和讀地址值相近或者相等時(即:寫地址值與讀地址值之差接近為0時)，業(yè)界認為該存儲體將空，從而使得讀控制器產生空信號，讀控制器便在數(shù)據(jù)流中插入部？命令集；需要說明的是，每次只刪除或者插入一個I？命令集，I？命令集為兩個字節(jié)，而輸入輸出的數(shù)據(jù)均為四個字節(jié)，因此，兩次增加或者刪除行為才能引起寫計數(shù)器、讀計數(shù)器的一次計數(shù)變化。
[0033]寫控制器控制I？刪除，讀控制器控制I？增加。不過，作為本設計的另一種方案，部？的增加也可以在寫控制器中實現(xiàn)。
[0034]在使用本實用新型實施例1提供的彈性先進先出存儲器進行存儲時，其中，握手邏輯的主要作用是:通過握手協(xié)議，解決寫時鐘域產生的信號到讀時鐘域的同步問題，本實用新型的握手邏輯采用判斷地址的方法，以滿信號0%忖1冊的產生為例，其流程如下:
(1)寫控制器檢測到存儲體滿，將當前的寫計數(shù)器產生的寫地址鎖存到0%忖1冊地址寄存器中，并在下一周期通過寫是時鐘域的滿請求寄存器產生滿請求信號
； (2)讀時鐘域收到信號，把0卩61^1?^1^6〖數(shù)據(jù)讀入到讀時鐘域的地址寄存器￠^61^10界中；(3)讀時鐘域比較￠^61^10界中的地址數(shù)據(jù)和讀控制器提供的當前讀時鐘域的讀地址信號，當兩地址(寫地址和讀地址)的值相等時，在當前的讀時鐘周期內產生一個時鐘周期的抓6忖1冊信號，通過此方式，寫時鐘域的滿信號同步到讀時鐘域；⑷讀時鐘域的響應寄存器產生響應信號； (5)寫時鐘域收到(^61^10界-狀1^，則撤銷信號:(6)讀時鐘域檢測到已被撤銷，貝1]撤銷； (7)寫時鐘域收到的撤銷，本次握手結束，等待下一次握手請求，通過這種的握手方式，狀態(tài)信號與數(shù)據(jù)流的對應關系通過地址精確的對應起來，實現(xiàn)輸出數(shù)據(jù)流中數(shù)據(jù)和狀態(tài)的精確同步，便于其它連接本存儲體的模塊根據(jù)二者作出正確的判斷和響應。
[0035]綜上所述，本實用新型實施例1提供的彈性先進先出存儲器，應用于…83.0中，該彈性先進先出存儲器采用主控制器開啟或者關閉讀控制器和寫控制器，采用寫控制器控制寫計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的寫地址，并將外部輸入的數(shù)據(jù)寫入存儲體，采用讀控制器控制讀計數(shù)器進行計數(shù)，為存儲體提供數(shù)據(jù)的讀地址，并輸出存儲體中的數(shù)據(jù)，采用同步電路獲取寫計數(shù)器和讀計數(shù)器的地址值，并將地址值傳送給寫控制器和讀控制器，以進行比較，同時，采用握手邏輯同步寫控制器和讀控制器的狀態(tài)信號，由于握手邏輯是基于地址的同步握手方式，從而能夠實現(xiàn)讀、寫時鐘域的精確同步，從而克服了現(xiàn)有技術中跨時鐘域數(shù)據(jù)傳輸不穩(wěn)定的問題，進而使得跨時鐘域數(shù)據(jù)傳輸更加可靠和穩(wěn)定；本實用新型實施例1提供的彈性先進先出存儲器，能夠有效的在寫時鐘域和讀時鐘域間實現(xiàn)5(?%的數(shù)據(jù)傳輸，并且通過了仿真驗證、八驗證和
11883.01^8881:01-^6 001110 系統(tǒng)上。
[0036]本領域技術人員應該理解，本領域技術人員結合現(xiàn)有技術以及上述實施例可以實現(xiàn)所述變化例，在此不予贅述。這樣的變化例并不影響本實用新型的實質內容，在此不予贅述。
[0037]以上對本實用新型的較佳實施例進行了描述。需要理解的是，本實用新型并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本實用新型技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本實用新型的實質內容。因此，凡是未脫離本實用新型技術方案的內容，依據(jù)本實用新型的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本實用新型技術方案保護的范圍內。
【權利要求】
1.一種彈性先進先出存儲器，應用于USB3.0中，其特征在于，包括:主控制器、寫控制器、讀控制器、寫計數(shù)器、讀計數(shù)器、存儲體、同步電路和握手邏輯； 所述主控制器電性連接所述寫控制器和所述讀控制器，所述主控制器開啟或者關閉所述寫控制器和所述讀控制器； 所述寫控制器電性連接所述寫計數(shù)器和所述存儲體，所述寫控制器控制所述寫計數(shù)器進行計數(shù)，且所述寫控制器將外部輸入的數(shù)據(jù)寫入所述存儲體； 所述讀控制器電性連接所述讀計數(shù)器和所述存儲體，所述讀控制器控制所述讀計數(shù)器進行計數(shù)，且所述讀控制器輸出所述存儲體中的數(shù)據(jù)； 所述寫計數(shù)器電性連接所述存儲體，所述寫計數(shù)器為所述存儲體提供數(shù)據(jù)的寫地址； 所述讀計數(shù)器電性連接所述存儲體，所述讀計數(shù)器為所述存儲體提供數(shù)據(jù)的讀地址； 所述同步電路電性連接所述寫計數(shù)器、所述讀計數(shù)器、所述寫控制器和所述讀控制器，所述同步電路獲取所述寫計數(shù)器和所述讀計數(shù)器的地址值，并將所述地址值傳送給所述寫控制器和所述讀控制器； 所述握手邏輯電性連接所述寫控制器和所述讀控制器，所述握手邏輯將所述寫控制器的狀態(tài)信號同步到所述讀控制器。
2.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述讀控制器和所述寫控制器均具有寄存功能。
3.如權利要求2所述的彈性先進先出存儲器，其特征在于，所述讀控制器和所述寫控制器均具有比較功能。
4.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述寫控制器具有刪除和插入SKP命令集功能，所述讀控制器具有插入SKP命令集功能。
5.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述寫計數(shù)器和所述讀計數(shù)器均為格雷碼計數(shù)器。
6.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述寫計數(shù)器和所述讀計數(shù)器的頻率為125GHz。
7.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述存儲體為異步存儲體。
8.如權利要求1所述的彈性先進先出存儲器，其特征在于，所述存儲體的數(shù)據(jù)位寬為40比特。
【文檔編號】G06F5/06GK204143430SQ201420548589
【公開日】2015年2月4日 申請日期:2014年9月23日 優(yōu)先權日:2014年9月23日
【發(fā)明者】曹富強 申請人:無錫華大國奇科技有限公司