一種iic拓撲結(jié)構(gòu)的制作方法
【專利摘要】本實用新型提供一種IIC拓撲結(jié)構(gòu)，拓撲結(jié)構(gòu)包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通過IIC總線分別連接第一板卡和第二板卡，并通過SGMII總線連接所述FPGA芯片，所述FPGA芯片通過IIC總線分別連接位于基板上的IIC器件。本實用新型通過外接電路解決BMC芯片上IIC總線數(shù)量偏少和BMC處理能力不足的問題，利用FPGA芯片強大的數(shù)據(jù)處理能力，先期搜集處理IIC數(shù)據(jù)，承擔(dān)BMC芯片一部分工作，增強了BMC芯片處理能力；通過基板設(shè)置不同IIC地址的方式，可以讓基板在同一條IIC總線上插入更多的相同板卡；第一板卡和第二板卡上IIC器件的最低幾位IIC地址管腳依靠基板的上下拉電路進行設(shè)置以區(qū)分不同的IIC地址。
【專利說明】一種I IC拓撲結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實用新型屬于計算機【技術(shù)領(lǐng)域】，具體涉及一種Iic拓撲結(jié)構(gòu)。

【背景技術(shù)】
[0002]在服務(wù)器標(biāo)準(zhǔn)的IPMI管理系統(tǒng)中，最常用的管理芯片是Aspeed公司的AST2400，這幾乎成為服務(wù)器的標(biāo)準(zhǔn)配置。但此芯片只有9個IIC總線，而且有些IIC總線管腳是功能復(fù)用的，如果用作其他功能，可用的IIC總線就更少了。對于一些復(fù)雜的系統(tǒng)，例如擁有多達十幾片的刀片服務(wù)器來說，這些IIC總線數(shù)量是不夠的。為了解決這個問題，目前常用的方法是在IIC總線上加一個IIC多路轉(zhuǎn)換器，即由一條IIC總線轉(zhuǎn)換成多條IIC總線從而連接更多的Iic器件，但這樣的缺點是并沒有增加IIC總線的帶寬能力，IIC總線通訊速度仍舊是瓶頸。另一個缺點就是BMC芯片在處理多個IIC總線的數(shù)據(jù)時，速度比較慢，這受限于BMC芯片自身的處理能力。
實用新型內(nèi)容
[0003]為了克服上述現(xiàn)有技術(shù)的不足，本實用新型提供了一種IIC拓撲結(jié)構(gòu)，通過外接電路解決BMC芯片上IIC總線數(shù)量偏少和BMC處理能力不足的問題，利用FPGA芯片強大的數(shù)據(jù)處理能力，先期搜集處理IIC數(shù)據(jù)，承擔(dān)BMC芯片一部分工作，增強了 BMC芯片處理能力。
[0004]為了實現(xiàn)上述目的，本實用新型采取如下方案:
[0005]本實用新型提供一種IIC拓撲結(jié)構(gòu)，所述拓撲結(jié)構(gòu)包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通過IIC總線分別連接第一板卡和第二板卡，并通過SGMII總線連接所述FPGA芯片，所述FPGA芯片通過IIC總線分別連接位于基板上的IIC器件；所述BMC芯片的型號為AST2400。
[0006]所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通過IIC總線與第一板卡和第二板卡上設(shè)置的IIC器件分別連接。
[0007]所述第一板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al分別通過在基板上的上拉電阻連接輔助電源；其對應(yīng)的Iic地址管腳A2在第一板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
[0008]所述輔助電源為3.3V輔助電源。
[0009]所述第二板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al在基板上同時接地，其對應(yīng)的IIC地址管腳A2在第二板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
[0010]與現(xiàn)有技術(shù)相比，本實用新型的有益效果在于:
[0011]I)在同一條IIC總線上掛接相同的第一板卡和第二板卡解決IIC地址的區(qū)分問題，會有效地減少Iic總線的需求量；
[0012]2)把FPGA芯片設(shè)計成IIC總線交換器，一端設(shè)計成多條IIC總線連接相應(yīng)的IIC設(shè)備，解決了 IIC總線數(shù)量不足的問題，另一端設(shè)計成千兆網(wǎng)絡(luò)接口與BMC實現(xiàn)高速互聯(lián)，把IIC數(shù)據(jù)通過千兆網(wǎng)絡(luò)傳輸給BMC芯片，解決了 IIC總線傳輸數(shù)據(jù)慢的瓶頸；
[0013]3)利用FPGA芯片強大的數(shù)據(jù)處理能力，先期搜集處理IIC數(shù)據(jù)，承擔(dān)BMC芯片一部分工作，增強了 BMC芯片的處理能力；
[0014]4)第一板卡和第二板卡IIC地址的最低兩位通過基板上的電路來區(qū)分不同的IIC地址，這樣可以使相同的板卡可以連接在同一條IIC總線上。

【專利附圖】

【附圖說明】
[0015]圖1是本實用新型實施例中IIC拓撲結(jié)構(gòu)示意圖。

【具體實施方式】
[0016]下面結(jié)合附圖對本實用新型作進一步詳細說明。
[0017]對于IIC器件較多的系統(tǒng)，BMC芯片自帶的IIC總線數(shù)量不足以滿足實際需求，并且要求BMC芯片處理IIC總線需要較高速率的情況下，本實用新型采用FPGA芯片來拓展IIC總線數(shù)量、處理IIC總線數(shù)據(jù)的方法來解決這個問題。
[0018]圖1為本實用新型提供的IIC拓撲結(jié)構(gòu)示意圖，第一板卡和第二板卡是完全相同的板卡，在上面設(shè)有相同的IIC器件，3個IIC地址管腳(A2，Al，A0)在板卡上的設(shè)置是完全相同的。IIC總線規(guī)范規(guī)定在一個IIC總線上所掛接的IIC設(shè)備地址不能相同，常規(guī)的方法是把IIC地址相同的設(shè)備掛接在不同的IIC總線上，但由此帶來的后果是多占用了一條IIC總線。為了增強IIC總線的利用率，本實用新型是把在相同板卡上IIC器件的幾位低位IIC地址管腳引入到基板上，在基板上對IIC地址管腳進行相應(yīng)的高電平或者低電平設(shè)置，以區(qū)分成不同的Iic器件。引入到基板的IIC地址位數(shù)取決于同一個IIC總線所掛接板卡的數(shù)量。如果只引出IIC地址的最低一位，那么同一個IIC總線只能最大掛接2個相同的板卡，如果引出IIC地址的最低二位那么同一個IIC總線只能最大掛接4個相同的板卡，依次類推。圖1中示意地把板卡上IIC器件的最低二位A0、A1引入到基板上，第一個板卡的IIC地址管腳A0、Al通過一個阻值為4.7K歐姆的上拉電阻連接到3.3V輔助電源，第二個板卡的IIC地址管腳A0、A1下拉到地，即下拉到零電平，由此兩個板卡的IIC地址不同。于是兩個板卡的IIC總線接口都可以連接到BMC同一條IIC總線上。
[0019]所述拓撲結(jié)構(gòu)包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通過IIC總線分別連接第一板卡和第二板卡，并通過SGMII總線連接所述FPGA芯片，所述FPGA芯片通過IIC總線分別連接位于基板上的IIC器件。
[0020]BMC芯片采用ASPEED公司的AST2400，F(xiàn)PGA芯片采用XILINX公司的XC3S50AN-4TQG144C，第一板卡和第二板卡均采用 On Semiconductor 公司的 LM75D。
[0021]所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通過IIC總線與第一板卡和第二板卡上設(shè)置的IIC器件分別連接。
[0022]所述第一板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al分別通過在基板上的上拉電阻連接輔助電源；其對應(yīng)的Iic地址管腳A2在第一板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
[0023]所述輔助電源為3.3V輔助電源。
[0024]所述第二板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al在基板上同時接地，其對應(yīng)的IIC地址管腳A2在第二板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
[0025]最后應(yīng)當(dāng)說明的是:以上實施例僅用以說明本實用新型的技術(shù)方案而非對其限制，所屬領(lǐng)域的普通技術(shù)人員參照上述實施例依然可以對本實用新型的【具體實施方式】進行修改或者等同替換，這些未脫離本實用新型精神和范圍的任何修改或者等同替換，均在申請待批的本實用新型的權(quán)利要求保護范圍之內(nèi)。
【權(quán)利要求】
1.一種IIC拓撲結(jié)構(gòu)，其特征在于:所述拓撲結(jié)構(gòu)包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通過IIC總線分別連接第一板卡和第二板卡，并通過SGMII總線連接所述FPGA芯片，所述FPGA芯片通過IIC總線分別連接位于基板上的IIC器件；所述BMC芯片的型號為AST2400。
2.根據(jù)權(quán)利要求1所述的IIC拓撲結(jié)構(gòu)，其特征在于:所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通過IIC總線與第一板卡和第二板卡上設(shè)置的IIC器件分別連接。
3.根據(jù)權(quán)利要求2所述的IIC拓撲結(jié)構(gòu)，其特征在于:所述第一板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al分別通過在基板上的上拉電阻連接輔助電源；其對應(yīng)的IIC地址管腳A2在第一板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
4.根據(jù)權(quán)利要求3所述的IIC拓撲結(jié)構(gòu)，其特征在于:所述輔助電源為3.3V輔助電源。
5.根據(jù)權(quán)利要求2所述的IIC拓撲結(jié)構(gòu)，其特征在于:所述第二板卡的IIC器件對應(yīng)的IIC地址管腳AO和Al在基板上同時接地，其對應(yīng)的IIC地址管腳A2在第二板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。
【文檔編號】G06F13/40GK203930817SQ201420343042
【公開日】2014年11月5日 申請日期:2014年6月25日 優(yōu)先權(quán)日:2014年6月25日
【發(fā)明者】鄭臣明, 劉文君, 王暉 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司