一種內(nèi)存系統(tǒng)架構(gòu)及管理方法
【專利摘要】本發(fā)明公開一種內(nèi)存系統(tǒng)架構(gòu)及管理方法，基于緩存一致性協(xié)議對內(nèi)存系統(tǒng)進(jìn)行擴(kuò)展，包括CPU內(nèi)部集成的內(nèi)存控制器和一致性協(xié)議控制器，與CPU內(nèi)部集成的內(nèi)存控制器相連的直接內(nèi)存，以及網(wǎng)絡(luò)內(nèi)存系統(tǒng)；其中網(wǎng)絡(luò)內(nèi)存系統(tǒng)包括一致性協(xié)議控制器、內(nèi)存控制器以及與其相連的間接內(nèi)存；CPU內(nèi)部集成的一致性協(xié)議控制器通過緩存一致性協(xié)議網(wǎng)絡(luò)與網(wǎng)絡(luò)內(nèi)存系統(tǒng)的一致性協(xié)議控制器交互通信。本發(fā)明突破了CPU芯片的IO限制導(dǎo)致的內(nèi)存容量限制，顯著增大了系統(tǒng)內(nèi)存容量，進(jìn)而能夠提高系統(tǒng)數(shù)據(jù)信息處理效率。
【專利說明】 一種內(nèi)存系統(tǒng)架構(gòu)及管理方法
[0001]

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及內(nèi)存擴(kuò)展技術(shù)，具體地說是一種內(nèi)存系統(tǒng)架構(gòu)及管理方法。

【背景技術(shù)】
[0003]主機(jī)的內(nèi)存一直是計算機(jī)系統(tǒng)的重要的組成部分，是決定系統(tǒng)性能的一個重要的部件。隨著云計算、移動互聯(lián)網(wǎng)和物聯(lián)網(wǎng)等新一代信息技術(shù)的廣泛應(yīng)用，全球數(shù)據(jù)的增長速度之快前所未有，數(shù)據(jù)的類型也變得越來越多。信息技術(shù)的高速發(fā)展將人類社會帶入大數(shù)據(jù)時代，人們創(chuàng)造、捕獲和復(fù)制的信息無處不在，構(gòu)成規(guī)模巨大且不斷擴(kuò)張的“數(shù)字宇宙”，這使得用戶對于海量數(shù)據(jù)的處理和實施分析的及時高效性越來越重視。
[0004]由于大數(shù)據(jù)是一種以數(shù)據(jù)為中心的數(shù)據(jù)密集型技術(shù)，對內(nèi)存容量的需求非常巨大，然而內(nèi)存和外存之間的I/o性能不匹配一直是造成數(shù)據(jù)處理速度低下的重要原因。內(nèi)存計算消除了上述傳統(tǒng)計算模式中的I/o性能瓶頸，將大量的數(shù)據(jù)裝載在內(nèi)存中，大規(guī)模數(shù)據(jù)的處理性能得到顯著提升，然而數(shù)據(jù)的快速增長和數(shù)據(jù)類型的不斷擴(kuò)充令內(nèi)存計算平臺的內(nèi)存系統(tǒng)面臨容量擴(kuò)展問題。并且，由于在現(xiàn)有的計算機(jī)/服務(wù)器受限于芯片集成度和1的限制，導(dǎo)致單臺計算機(jī)/服務(wù)器的可支持的內(nèi)存容量小于CPU的最大尋址空間。


【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足之處，本發(fā)明提出了一種內(nèi)存系統(tǒng)架構(gòu)及管理方法。
[0006]本發(fā)明所述一種內(nèi)存系統(tǒng)架構(gòu)及管理方法，解決所述技術(shù)問題采用的技術(shù)方案如下:本發(fā)明基于緩存一致性協(xié)議對內(nèi)存系統(tǒng)進(jìn)行擴(kuò)展，得到一種新的內(nèi)存系統(tǒng)架構(gòu)，同時也提出了一種新的內(nèi)存系統(tǒng)的管理方法；
所述內(nèi)存系統(tǒng)架構(gòu)，包括CPU內(nèi)部集成的內(nèi)存控制器和一致性協(xié)議控制器，與CPU內(nèi)部集成的內(nèi)存控制器相連的內(nèi)存設(shè)備(以下簡稱”直接內(nèi)存”)，以及網(wǎng)絡(luò)內(nèi)存系統(tǒng)；其中，網(wǎng)絡(luò)內(nèi)存系統(tǒng)包括一致性協(xié)議控制器、內(nèi)存控制器以及與其相連的內(nèi)存設(shè)備(以下簡稱“間接內(nèi)存”)，網(wǎng)絡(luò)內(nèi)存系統(tǒng)中所述內(nèi)存設(shè)備通過內(nèi)存控制器與一致性協(xié)議控制器相連；所述CPU內(nèi)部集成的一致性協(xié)議控制器通過緩存一致性協(xié)議網(wǎng)絡(luò)與網(wǎng)絡(luò)內(nèi)存系統(tǒng)的一致性協(xié)議控制器交互通信。
[0007]本實施例所述內(nèi)存系統(tǒng)架構(gòu)的管理方法，包括以下步驟:
步驟一、所有內(nèi)存按照統(tǒng)一編址方式進(jìn)行編址，根據(jù)被訪問數(shù)據(jù)的地址范圍確定訪問“直接內(nèi)存”還是“間接內(nèi)存”；
步驟二、對于“直接內(nèi)存”的訪問，直接通過CPU內(nèi)部集成的內(nèi)存控制器向其內(nèi)存設(shè)備發(fā)出讀寫請求；
步驟三、對于“間接內(nèi)存”的訪問，CPU通過緩存一致性協(xié)議網(wǎng)絡(luò)，向與一致性協(xié)議控制器連接的內(nèi)存控制器發(fā)送讀寫請求，然后該內(nèi)存控制器對內(nèi)存設(shè)備進(jìn)行讀寫。
[0008]本發(fā)明的一種內(nèi)存系統(tǒng)架構(gòu)及管理方法與現(xiàn)有技術(shù)相比具有的有益效果是:利用緩存一致性協(xié)議擴(kuò)展內(nèi)存，提出了一種新內(nèi)存系統(tǒng)的擴(kuò)展方式和管理方法，突破了 CPU芯片的1限制導(dǎo)致的內(nèi)存容量限制；顯著增大了系統(tǒng)內(nèi)存容量，進(jìn)而能夠提高系統(tǒng)數(shù)據(jù)信息處理效率，提高了產(chǎn)品性能和市場競爭力。

【專利附圖】

【附圖說明】
[0009]附圖1為所述內(nèi)存系統(tǒng)架構(gòu)的示意圖；
附圖2為所述內(nèi)存系統(tǒng)架構(gòu)的管理方法的示意圖；
附圖3為所述內(nèi)存系統(tǒng)架構(gòu)的擴(kuò)展結(jié)構(gòu)的示意圖。

【具體實施方式】
[0010]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參考附圖，對本發(fā)明所述一種內(nèi)存系統(tǒng)架構(gòu)及管理方法進(jìn)一步詳細(xì)說明。
[0011]本發(fā)明所述一種內(nèi)存系統(tǒng)架構(gòu)及管理方法，基于緩存一致性協(xié)議對內(nèi)存系統(tǒng)進(jìn)行擴(kuò)展得到一種新的內(nèi)存系統(tǒng)架構(gòu)，同時也提出了一種新的內(nèi)存系統(tǒng)的管理方法。
[0012]實施例1:
本實施例所述內(nèi)存系統(tǒng)架構(gòu)，如附圖1所示，包括CPU內(nèi)部集成的內(nèi)存控制器和一致性協(xié)議控制器，與CPU內(nèi)部集成的內(nèi)存控制器相連的“直接內(nèi)存”，以及網(wǎng)絡(luò)內(nèi)存系統(tǒng)；其中，網(wǎng)絡(luò)內(nèi)存系統(tǒng)包括一致性協(xié)議控制器、內(nèi)存控制器以及與其相連的“間接內(nèi)存”，網(wǎng)絡(luò)內(nèi)存系統(tǒng)中所述內(nèi)存設(shè)備通過內(nèi)存控制器與一致性協(xié)議控制器相連；所述CPU內(nèi)部集成的一致性協(xié)議控制器通過緩存一致性協(xié)議網(wǎng)絡(luò)與網(wǎng)絡(luò)內(nèi)存系統(tǒng)的一致性協(xié)議控制器交互通信。
[0013]本實施例所述內(nèi)存系統(tǒng)架構(gòu)的管理方法，包括以下步驟:
步驟一、所有內(nèi)存按照統(tǒng)一編址方式進(jìn)行編址，根據(jù)被訪問數(shù)據(jù)的地址范圍確定訪問“直接內(nèi)存”還是“間接內(nèi)存”；
步驟二、對于“直接內(nèi)存”的訪問，直接通過CPU內(nèi)部集成的內(nèi)存控制器向其內(nèi)存設(shè)備發(fā)出讀寫請求；
步驟三、對于“間接內(nèi)存”的訪問，CPU通過緩存一致性協(xié)議網(wǎng)絡(luò)，向與一致性協(xié)議控制器連接的內(nèi)存控制器發(fā)送讀寫請求，然后該內(nèi)存控制器對內(nèi)存設(shè)備進(jìn)行讀寫。
[0014]本實施例所述內(nèi)存系統(tǒng)架構(gòu)的管理方法中，如附圖2所示，對于“間接內(nèi)存”的寫訪問步驟如下:
步驟一、CPU向與之直接相連的一致性協(xié)議控制器I發(fā)出寫請求；
步驟二、一致性協(xié)議控制器I通過緩存一致性協(xié)議網(wǎng)絡(luò)訪問，向一致性協(xié)議控制器2發(fā)出寫請求事務(wù)；
步驟三、一致性協(xié)議控制器2在緩存一致性協(xié)議網(wǎng)絡(luò)內(nèi)完成一致性協(xié)議所要求的相關(guān)處理；然后向與之相連接的內(nèi)存控制器3發(fā)出寫請求；
步驟四、內(nèi)存控制器3向內(nèi)存設(shè)備4發(fā)出寫操作，并向一致性協(xié)議控制器2發(fā)送寫完成；
步驟五、一致性協(xié)議控制器2向一致性協(xié)議控制器I發(fā)送寫完成響應(yīng)事務(wù)。
[0015]同樣，根據(jù)圖2所示，本實施例所述內(nèi)存系統(tǒng)架構(gòu)的管理方法中，對于“間接內(nèi)存”的讀訪問步驟如下:
步驟一、CPU向與之直接相連的一致性協(xié)議控制器I發(fā)出讀請求；
步驟二、一致性協(xié)議控制器I通過緩存一致性協(xié)議網(wǎng)絡(luò)訪問，向一致性協(xié)議控制器2發(fā)出讀請求事務(wù)；
步驟三、一致性協(xié)議控制器2在緩存一致協(xié)議網(wǎng)絡(luò)內(nèi)完成一致性協(xié)議所要求的相關(guān)處理；然后向與之相連接的內(nèi)存控制器3發(fā)出讀請求；
步驟四、內(nèi)存控制器3向內(nèi)存設(shè)備4發(fā)出讀操作，等返回數(shù)據(jù)時并向一致性協(xié)議控制器2發(fā)送讀數(shù)據(jù)；
步驟五、一致性協(xié)議控制器2向一致性協(xié)議控制器I發(fā)送讀數(shù)據(jù)和讀完成響應(yīng)事務(wù)(兩者的形式可以分離，也可以合并在一起);
步驟六、一致性協(xié)議控制器I向CPU返回讀數(shù)據(jù)。
[0016]本實施例所述內(nèi)心系統(tǒng)架構(gòu)的擴(kuò)展結(jié)構(gòu)，如附圖3所示:本實施例中的緩存一致性協(xié)議網(wǎng)絡(luò)和一致性協(xié)議控制器不局限于任何特定的緩存一致性協(xié)議；內(nèi)存系統(tǒng)架構(gòu)中，所述CPU不限定某種特定的CPU ;與緩存一致性協(xié)議網(wǎng)絡(luò)相連接的CPU數(shù)量不限于一個，可以是兩個，也可以是兩個以上；同樣地，與緩存一致性協(xié)議網(wǎng)絡(luò)相連接的網(wǎng)絡(luò)內(nèi)存系統(tǒng)也不限于一個，這樣，與緩存一致性協(xié)議網(wǎng)絡(luò)相連接的一致性協(xié)議控制器及其相連的內(nèi)存控制器的數(shù)量也不限于一個，可以是兩個，也可以是兩個以上。
[0017]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護(hù)范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的權(quán)利要求書的且所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員對其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專利保護(hù)范圍。
【權(quán)利要求】
1.一種內(nèi)存系統(tǒng)架構(gòu)，其特征在于，基于緩存一致性協(xié)議對內(nèi)存系統(tǒng)進(jìn)行擴(kuò)展，得到一種新的內(nèi)存系統(tǒng)架構(gòu)；所述內(nèi)存系統(tǒng)架構(gòu)，包括CPU內(nèi)部集成的內(nèi)存控制器和一致性協(xié)議控制器，與CPU內(nèi)部集成的內(nèi)存控制器相連的內(nèi)存設(shè)備，以及網(wǎng)絡(luò)內(nèi)存系統(tǒng)；其中，網(wǎng)絡(luò)內(nèi)存系統(tǒng)包括一致性協(xié)議控制器、內(nèi)存控制器以及與其相連的內(nèi)存設(shè)備，網(wǎng)絡(luò)內(nèi)存系統(tǒng)中所述內(nèi)存設(shè)備通過內(nèi)存控制器與一致性協(xié)議控制器相連；所述CPU內(nèi)部集成的一致性協(xié)議控制器通過緩存一致性協(xié)議網(wǎng)絡(luò)與網(wǎng)絡(luò)內(nèi)存系統(tǒng)的一致性協(xié)議控制器交互通信；與CPU內(nèi)部集成的內(nèi)存控制器相連的內(nèi)存設(shè)備簡稱”直接內(nèi)存”，網(wǎng)絡(luò)內(nèi)存系統(tǒng)中與內(nèi)存控制器相連的內(nèi)存設(shè)備簡稱“間接內(nèi)存”。
2.根據(jù)權(quán)利要求1所述一種內(nèi)存系統(tǒng)架構(gòu)，其特征在于，與緩存一致性協(xié)議網(wǎng)絡(luò)相連接的CPU數(shù)量不限于一個。
3.根據(jù)權(quán)利要求1或2所述一種內(nèi)存系統(tǒng)架構(gòu)，其特征在于，與緩存一致性協(xié)議網(wǎng)絡(luò)相連接的網(wǎng)絡(luò)內(nèi)存系統(tǒng)不限于一個。
4.一種內(nèi)存系統(tǒng)架構(gòu)的管理方法,其特征在于,基于緩存一致性協(xié)議對內(nèi)存系統(tǒng)進(jìn)行擴(kuò)展，所述內(nèi)存系統(tǒng)的管理方法包括如下步驟: 步驟一、所有內(nèi)存按照統(tǒng)一編址方式進(jìn)行編址，根據(jù)被訪問數(shù)據(jù)的地址范圍確定訪問“直接內(nèi)存”還是“間接內(nèi)存”； 步驟二、對于“直接內(nèi)存”的訪問，直接通過CPU內(nèi)部集成的內(nèi)存控制器向其內(nèi)存設(shè)備發(fā)出讀寫請求； 步驟三、對于“間接內(nèi)存”的訪問，CPU通過緩存一致性協(xié)議網(wǎng)絡(luò)，向與一致性協(xié)議控制器連接的內(nèi)存控制器發(fā)送讀寫請求，然后該內(nèi)存控制器對內(nèi)存設(shè)備進(jìn)行讀寫。
5.根據(jù)權(quán)利要求4所述一種內(nèi)存系統(tǒng)架構(gòu)的管理方法，其特征在于，對于“間接內(nèi)存”的寫訪問步驟如下: 步驟一、CPU向與之直接相連的一致性協(xié)議控制器I發(fā)出寫請求； 步驟二、一致性協(xié)議控制器I通過緩存一致性協(xié)議網(wǎng)絡(luò)訪問，向一致性協(xié)議控制器2發(fā)出寫請求事務(wù)； 步驟三、一致性協(xié)議控制器2在緩存一致性協(xié)議網(wǎng)絡(luò)內(nèi)完成一致性協(xié)議所要求的相關(guān)處理；然后向與之相連接的內(nèi)存控制器3發(fā)出寫請求； 步驟四、內(nèi)存控制器3向內(nèi)存設(shè)備4發(fā)出寫操作，并向一致性協(xié)議控制器2發(fā)送寫完成； 步驟五、一致性協(xié)議控制器2向一致性協(xié)議控制器I發(fā)送寫完成響應(yīng)事務(wù)。
6.根據(jù)權(quán)利要求4所述一種內(nèi)存系統(tǒng)架構(gòu)的管理方法，其特征在于，對于“間接內(nèi)存”的讀訪問步驟如下: 步驟一、CPU向與之直接相連的一致性協(xié)議控制器I發(fā)出讀請求； 步驟二、一致性協(xié)議控制器I通過緩存一致性協(xié)議網(wǎng)絡(luò)訪問，向一致性協(xié)議控制器2發(fā)出讀請求事務(wù)； 步驟三、一致性協(xié)議控制器2在緩存一致協(xié)議網(wǎng)絡(luò)內(nèi)完成一致性協(xié)議所要求的相關(guān)處理；然后向與之相連接的內(nèi)存控制器3發(fā)出讀請求； 步驟四、內(nèi)存控制器3向內(nèi)存設(shè)備4發(fā)出讀操作，等返回數(shù)據(jù)時并向一致性協(xié)議控制器2發(fā)送讀數(shù)據(jù)；步驟五、一致性協(xié)議控制器2向一致性協(xié)議控制器I發(fā)送讀數(shù)據(jù)和讀完成響應(yīng)事務(wù)；步驟六、一致性協(xié)議控制器I向CPU返回讀數(shù)據(jù)。
【文檔編號】G06F12/08GK104461941SQ201410823089
【公開日】2015年3月25日 申請日期:2014年12月26日 優(yōu)先權(quán)日:2014年12月26日
【發(fā)明者】江山剛, 李燈偉, 童元滿, 李仁剛 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司