高精度多路數(shù)據(jù)同步采集裝置制造方法
【專利摘要】高精度多路數(shù)據(jù)同步采集裝置，涉及高精度多路數(shù)據(jù)同步采集技術(shù)。本發(fā)明中GNSS設(shè)備的GPS秒脈沖信號(hào)輸出端連接高精度多路授時(shí)模塊的GPS秒脈沖信號(hào)輸入端，高精度多路授時(shí)模塊共包括多個(gè)電平秒脈沖信號(hào)輸出端，其中一個(gè)輸出端連接基準(zhǔn)設(shè)備，其他輸出端連接被試設(shè)備；高精度多路授時(shí)模塊還同時(shí)將TTL電平秒脈沖信號(hào)通過(guò)高速光纖串行總線發(fā)送給工業(yè)控制主機(jī)；基準(zhǔn)設(shè)備和每臺(tái)被試設(shè)備的測(cè)試信號(hào)輸出端分別連接接口模塊的一個(gè)測(cè)試信號(hào)輸入端。本發(fā)明能夠大幅度提升數(shù)據(jù)同步采集裝置的同步性能，使硬件的集成化得到進(jìn)一步提升，體積大大減?。恍畔鬏斔俾逝c可靠性均得到提高，存儲(chǔ)設(shè)備具備防震功能。本發(fā)明適用于對(duì)船舶系統(tǒng)的測(cè)試。
【專利說(shuō)明】高精度多路數(shù)據(jù)同步采集裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及高精度多路數(shù)據(jù)同步采集技術(shù)。

【背景技術(shù)】
[0002]隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，船舶測(cè)試系統(tǒng)的數(shù)字化、集成化程度越來(lái)越高，測(cè)試系統(tǒng)也越發(fā)復(fù)雜，高精度的船舶系統(tǒng)測(cè)試，對(duì)系統(tǒng)中多路被測(cè)設(shè)備數(shù)據(jù)的同步采集性提出了更高的要求。傳統(tǒng)船舶使用的數(shù)據(jù)同步采集裝置多采用⑶3秒脈沖信號(hào)直接轉(zhuǎn)發(fā)方式同步錄取信息，同步性能為微秒量級(jí)，同步性較差；對(duì)外部數(shù)據(jù)進(jìn)行錄取的接口部分多采用若干塊串口卡實(shí)現(xiàn)，接口部分幾乎占據(jù)一個(gè)機(jī)箱的體積，硬件集成度不高；采用普通的串行總線技術(shù)，數(shù)據(jù)傳輸速率和穩(wěn)定性較差；采用單個(gè)機(jī)械硬盤存儲(chǔ)，防震能力差，沒(méi)有冗余的備份配置。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是為了解決船舶測(cè)試系統(tǒng)中的數(shù)據(jù)同步采集裝置同步性能差、硬件集成度低、數(shù)據(jù)傳輸速率低并且穩(wěn)定性差的問(wèn)題，提供一種高精度多路數(shù)據(jù)同步采集裝置。
[0004]本發(fā)明所述的高精度多路數(shù)據(jù)同步采集裝置包括⑶33設(shè)備、高精度多路授時(shí)模塊、接口模塊、高速光纖串行總線、工業(yè)控制主機(jī)和大容量固態(tài)硬盤；
[0005]接口模塊包括一號(hào)(仏電路和二號(hào)(仏電路，所述一號(hào)(仏電路的配置文件輸入/輸出端連接二號(hào)電路的配置文件輸出/輸入端；
[0006]所述的⑶33設(shè)備的即3秒脈沖信號(hào)輸出端連接高精度多路授時(shí)模塊的⑶3秒脈沖信號(hào)輸入端，高精度多路授時(shí)模塊共包括11+1個(gè)電平秒脈沖信號(hào)輸出端，其中一個(gè)輸出端用于連接基準(zhǔn)設(shè)備的III電平秒脈沖信號(hào)輸入端，另外II個(gè)輸出端分別連接II臺(tái)被試設(shè)備的電平秒脈沖信號(hào)輸入端；
[0007]該高精度多路授時(shí)模塊還同時(shí)將III電平秒脈沖信號(hào)通過(guò)高速光纖串行總線發(fā)送給工業(yè)控制主機(jī)；
[0008]基準(zhǔn)設(shè)備的測(cè)試信號(hào)輸出端和每臺(tái)被試設(shè)備的測(cè)試信號(hào)輸出端分別連接一號(hào)？？以電路的一個(gè)測(cè)試信號(hào)輸入端，該一號(hào)？?以電路將測(cè)試數(shù)據(jù)處理后通過(guò)高速光纖串行總線發(fā)送至工業(yè)控制主機(jī)；
[0009]大容量固態(tài)硬盤與工業(yè)控制主機(jī)連接。
[0010]本發(fā)明使用高精度多路授時(shí)模塊能夠大幅度提升數(shù)據(jù)同步采集裝置的同步性能(同步性能達(dá)到118量級(jí))，與傳統(tǒng)的直接轉(zhuǎn)發(fā)⑶3秒脈沖信號(hào)的方式相比，同步性能提高了兩個(gè)數(shù)量級(jí)；使用設(shè)計(jì)制作的接口模塊只有一塊電路板，使硬件的集成化得到進(jìn)一步提升，體積大大減??；使用高速光纖串行總線提高了信息傳輸速率和可靠性，使用三塊大容量的固態(tài)硬盤使存儲(chǔ)存儲(chǔ)設(shè)備具備了防震能力，并且使存儲(chǔ)具有了冗余功能。
【專利附圖】

【附圖說(shuō)明】
[0011]圖1為本發(fā)明所述的高精度多路數(shù)據(jù)同步采集裝置的原理框圖；
[0012]圖2為實(shí)施方式中的高精度多路授時(shí)模塊的原理框圖。

【具體實(shí)施方式】
[0013]【具體實(shí)施方式】一:結(jié)合圖1說(shuō)明本實(shí)施方式，本實(shí)施方式所述的高精度多路數(shù)據(jù)同步采集裝置包括GNSS設(shè)備1、高精度多路授時(shí)模塊2、接口模塊3、高速光纖串行總線4、工業(yè)控制主機(jī)5和大容量固態(tài)硬盤6 ；
[0014]接口模塊3包括一號(hào)FPGA電路3_1和二號(hào)FPGA電路3_2，所述一號(hào)FPGA電路3_1的配置文件輸入/輸出端連接二號(hào)FPGA電路3-2的配置文件輸出/輸入端；
[0015]所述的GNSS設(shè)備1的GPS秒脈沖信號(hào)輸出端連接高精度多路授時(shí)模塊2的GPS秒脈沖信號(hào)輸入端，高精度多路授時(shí)模塊2共包括n+1個(gè)TTL電平秒脈沖信號(hào)輸出端，其中一個(gè)輸出端用于連接基準(zhǔn)設(shè)備7的TTL電平秒脈沖信號(hào)輸入端，另外η個(gè)輸出端分別連接η臺(tái)被試設(shè)備8的TTL電平秒脈沖信號(hào)輸入端；
[0016]該高精度多路授時(shí)模塊2還同時(shí)將TTL電平秒脈沖信號(hào)通過(guò)高速光纖串行總線4發(fā)送給工業(yè)控制主機(jī)5 ；
[0017]基準(zhǔn)設(shè)備7的測(cè)試信號(hào)輸出端和每臺(tái)被試設(shè)備8的測(cè)試信號(hào)輸出端分別連接一號(hào)FPGA電路3-1的一個(gè)測(cè)試信號(hào)輸入端，該一號(hào)FPGA電路3_1將測(cè)試數(shù)據(jù)處理后通過(guò)高速光纖串行總線4發(fā)送至工業(yè)控制主機(jī)5 ；
[0018]大容量固態(tài)硬盤6與工業(yè)控制主機(jī)5連接。
[0019]本實(shí)施方式中，大容量固態(tài)硬盤6容量為1Τ，用于對(duì)測(cè)試數(shù)據(jù)進(jìn)行存儲(chǔ)備份。GNSS設(shè)備1用于發(fā)送GPS秒脈沖信號(hào)，高精度多路授時(shí)模塊2能夠在接收到GPS秒脈沖信號(hào)后對(duì)秒脈沖進(jìn)行捕獲和跟蹤，并同步轉(zhuǎn)發(fā)為n+1路TTL電平秒脈沖信號(hào)，所述n+1路TTL電平秒脈沖信號(hào)作為η臺(tái)被試設(shè)備8和基準(zhǔn)設(shè)備7的同步信號(hào)，高精度多路授時(shí)模塊2將所述同步信號(hào)通過(guò)高速光纖串行總線4發(fā)送給接口模塊3和工業(yè)控制主機(jī)5。經(jīng)測(cè)試，各路同步信號(hào)之間的時(shí)差不超過(guò)12us，時(shí)差最小值僅為納秒量級(jí)。高精度多路授時(shí)模塊2在沒(méi)有接收到GPS秒脈沖信號(hào)的情況下也可以同步輸出η路TTL電平秒脈沖信號(hào)，720小時(shí)累計(jì)誤差不超過(guò)1ms，且各路同步信號(hào)之間時(shí)差不超過(guò)12us，經(jīng)GPS秒脈沖信號(hào)校準(zhǔn)后可提高同步性倉(cāng)泛。
[0020]本實(shí)施方式中接口模塊3和工業(yè)控制主機(jī)5通過(guò)高速光纖串行總線4接收高精度多路授時(shí)模塊2輸出的同步信號(hào)，以秒脈沖為間隔分時(shí)段對(duì)接收數(shù)據(jù)進(jìn)行處理和顯示。
[0021]上述高精度多路數(shù)據(jù)同步采集裝置在使用時(shí)，需要連接一臺(tái)基準(zhǔn)設(shè)備7，該基準(zhǔn)設(shè)備7的各項(xiàng)指標(biāo)都正常，其測(cè)試數(shù)據(jù)作為判斷被試設(shè)備8的測(cè)試數(shù)據(jù)是否正常的基準(zhǔn)。
[0022]上述高精度多路數(shù)據(jù)同步采集裝置采集數(shù)據(jù)的具體過(guò)程如下:
[0023]步驟一:高精度多路授時(shí)模塊2接收到第一個(gè)GPS秒脈沖信號(hào)后同步轉(zhuǎn)發(fā)為n+1路TTL電平秒脈沖信號(hào)，作為被試設(shè)備8和基準(zhǔn)設(shè)備7的同步信號(hào)，并將同步信號(hào)通過(guò)高速光纖串行總線傳輸給接口模塊3和工業(yè)控制主機(jī)5 ；
[0024]步驟二:接口模塊3在接收到同步信號(hào)后做好對(duì)數(shù)據(jù)接收處理的準(zhǔn)備，工業(yè)控制主機(jī)5在接收到同步信號(hào)后做好對(duì)數(shù)據(jù)進(jìn)行顯示的準(zhǔn)備，基準(zhǔn)設(shè)備7和η臺(tái)被試設(shè)備8在接收到同步信號(hào)后向接口模塊3發(fā)送數(shù)據(jù)；
[0025]步驟三:接口模塊3中的一號(hào)？？(仏電路3-1對(duì)基準(zhǔn)設(shè)備7和被試設(shè)備8發(fā)來(lái)的被測(cè)數(shù)據(jù)進(jìn)行加戳處理，并將加戳處理后的數(shù)據(jù)通過(guò)高速光纖串行總線4傳輸給工業(yè)控制主機(jī)5，工業(yè)控制主機(jī)5對(duì)接收到的數(shù)據(jù)進(jìn)行顯示，并將被試設(shè)備8的被測(cè)數(shù)據(jù)與基準(zhǔn)設(shè)備7的被測(cè)數(shù)據(jù)進(jìn)行對(duì)比，判斷被試設(shè)備8的被測(cè)數(shù)據(jù)是否在正常范圍之內(nèi)；
[0026]步驟四:高精度多路授時(shí)模塊2接收到第二個(gè)即3秒脈沖信號(hào)，然后重復(fù)步驟一到步驟三，工業(yè)控制主機(jī)5將接收到的數(shù)據(jù)不斷刷新顯示。
[0027]【具體實(shí)施方式】二:結(jié)合圖2說(shuō)明本實(shí)施方式，本實(shí)施方式是對(duì)實(shí)施方式一所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的高精度多路授時(shí)模塊2包括濾波電路2-1、？？以控制電路2-2、0八轉(zhuǎn)換器2-3、恒溫晶振2-4、501晶振2-5、？？以配置模塊2-6、輸出擴(kuò)展模塊2-7、11+1個(gè)單路反相器閘2-8、11+1個(gè)光電|禹合器2-9、11+1個(gè)三態(tài)輸出單路總線緩沖器2-10 ；其中II為大于2的整數(shù)；
[0028]濾波電路2-1的信號(hào)輸入端為高精度多路授時(shí)模塊2的即3秒脈沖信號(hào)輸入端，濾波電路2-1的濾波后信號(hào)輸出端連接？？以控制電路2-2的捕捉信號(hào)輸入端，？？以控制電路2-2的壓控信號(hào)輸出端連接0八轉(zhuǎn)換器2-3的壓控信號(hào)輸入端，0八轉(zhuǎn)換器2-3的壓控信號(hào)輸出端連接恒溫晶振2-4的壓控信號(hào)輸入端，恒溫晶振2-4的信號(hào)輸出端連接？？以控制電路2-2的頻率信號(hào)輸入端，輸出擴(kuò)展模塊2-7的分頻信號(hào)輸入端連接？？以控制電路2-2的分頻信號(hào)輸出端，輸出擴(kuò)展模塊2-7包括=+1路擴(kuò)展時(shí)鐘信號(hào)輸出端，輸出擴(kuò)展模塊2-7的每路時(shí)鐘信號(hào)輸出端均連接一個(gè)單路反相器閘2-8的信號(hào)輸入端，11+1個(gè)單路反相器閘2-8的信號(hào)輸出端分別連接11+1個(gè)光電I禹合器2-9的信號(hào)輸入端,=+1個(gè)光電I禹合器2-9的信號(hào)輸出端分別連接=+1個(gè)三態(tài)輸出單路總線緩沖器2-10的信號(hào)輸入端，11+1個(gè)三態(tài)輸出單路總線緩沖器2-10的輸出端為高精度多路授時(shí)模塊2的III電平秒脈沖信號(hào)輸出端，用于輸出=+1路III電平時(shí)鐘信號(hào)，該III電平時(shí)鐘信號(hào)即為III電平秒脈沖信號(hào)，501晶振2-5的時(shí)鐘信號(hào)輸出端連接？？以控制電路2-2的起振信號(hào)輸入端，？？以配置模塊2-6的配置文件信號(hào)輸入輸出端連接控制電路2-2的配置文件信號(hào)輸入輸出端。
[0029]本實(shí)施方式采用雙反相器和光電耦合器能實(shí)現(xiàn)板卡過(guò)流保護(hù)功能，使授時(shí)板卡輸出穩(wěn)定可靠的高精度授時(shí)信號(hào)，即III電平秒脈沖信號(hào)，完成對(duì)船舶測(cè)試設(shè)備的精確授時(shí)任務(wù)。本實(shí)施方式中沖以配置模塊采用？如1型？？以芯片，采用？如1型？？以芯片的并行配置模式，配置時(shí)間〈=20018，不會(huì)對(duì)系統(tǒng)初始化造成影響。系統(tǒng)具備硬件可重構(gòu)能力，具有很大的升級(jí)潛力。
[0030]傳統(tǒng)的授時(shí)模塊通常采用開(kāi)環(huán)即3秒脈沖信號(hào)處理授時(shí)方式，難以滿足設(shè)備長(zhǎng)時(shí)間、高精度穩(wěn)定輸出要求。本實(shí)施方式中的基于和恒溫晶振的高精度多路授時(shí)模塊2塊使用了數(shù)字鎖相技術(shù)，可以采用外部秒脈沖為參考校準(zhǔn)時(shí)鐘，同時(shí)使用恒溫晶振作為分頻器的時(shí)鐘源，配合基于反饋校準(zhǔn)的壓控算法，不僅能夠?qū)崿F(xiàn)高精度無(wú)累積誤差的時(shí)統(tǒng)信號(hào)輸出，而且能夠在不提供秒脈沖信號(hào)的條件下長(zhǎng)時(shí)間穩(wěn)定輸出時(shí)統(tǒng)信號(hào)，實(shí)現(xiàn)了授時(shí)系統(tǒng)誤差信號(hào)的誤差無(wú)積累輸出。
[0031]【具體實(shí)施方式】三:本實(shí)施方式是對(duì)實(shí)施方式二所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的控制電路2-2包括信號(hào)捕獲電路2-2-1、相位差計(jì)算電路2-2-2、？10控制電路2-2-3、107分頻電路2-2-4和數(shù)字鎖相環(huán)電路2-2-5 ；
[0032]信號(hào)捕獲電路2-2-1的信號(hào)輸入端為？？以控制電路2-2的捕捉信號(hào)輸入端，信號(hào)捕獲電路2-2-1的信號(hào)輸出端連接相位差計(jì)算電路2-2-2的信號(hào)輸入端，相位差計(jì)算電路2-2-2的相位差信號(hào)輸出端連接PID控制電路2-2-3的相位差信號(hào)輸入端，PID控制電路2-2-3的壓控信號(hào)輸出端為FPGA控制電路2-2的壓控信號(hào)輸出端，107分頻電路2_2_4的信號(hào)輸入端為FPGA控制電路2-2的頻率信號(hào)輸入端，107分頻電路2-2-4的分頻信號(hào)輸出端同時(shí)連接相位差計(jì)算電路2-2-2的分頻信號(hào)輸入端、信號(hào)捕獲電路2-2-1的分頻信號(hào)輸入端和輸出擴(kuò)展模塊2-7的分頻信號(hào)輸入端，數(shù)字鎖相環(huán)電路2-2-5的信號(hào)輸入端連接50M晶振2-5的時(shí)鐘信號(hào)輸出端，數(shù)字鎖相環(huán)電路2-2-5的時(shí)鐘信號(hào)輸出端同時(shí)連接信號(hào)捕獲電路2-2-1的時(shí)鐘信號(hào)輸入端、相位差計(jì)算電路2-2-2的時(shí)鐘信號(hào)輸入端、PID控制電路2-2-3的時(shí)鐘信號(hào)輸入端和107分頻電路2-2-4的時(shí)鐘信號(hào)輸入端，信號(hào)捕獲電路2_2_1的配置文件信號(hào)輸入輸出端、相位差計(jì)算電路2-2-2的配置文件信號(hào)輸入輸出端、PID控制電路2-2-3的配置文件信號(hào)輸入輸出端、107分頻電路2-2-4的配置文件信號(hào)輸入輸出端和數(shù)字鎖相環(huán)電路2-2-5的配置文件信號(hào)輸入輸出端均連接FPGA配置模塊2-6的配置文件信號(hào)輸入輸出端。
[0033]本實(shí)施方式中恒溫晶振2-4采用型號(hào)為0CX0，10M恒溫晶振。相位差計(jì)算電路
2-2-2、PID控制電路2-2-3、DA轉(zhuǎn)換器2-3、10M恒溫晶振2-4和107分頻電路2-2-4構(gòu)成了基于反饋校準(zhǔn)壓控算法的數(shù)字鎖相環(huán)。10M恒溫晶振2-4經(jīng)過(guò)此技術(shù)處理后輸出信號(hào)經(jīng)分頻可得到高精度的無(wú)積累誤差的授時(shí)信號(hào)。
[0034]【具體實(shí)施方式】四:結(jié)合圖1說(shuō)明本實(shí)施方式，本實(shí)施方式是對(duì)實(shí)施方式一所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的一號(hào)FPGA電路3-1包括多路串口信號(hào)處理電路3-1-1和多個(gè)同步數(shù)據(jù)接收電路3-1-2，每個(gè)同步數(shù)據(jù)接收電路
3-1-2包括一個(gè)接口電路，該接口電路的輸入端為一號(hào)FPGA電路3-1的測(cè)試信號(hào)輸入端，接口電路的輸出端連接多路串口信號(hào)處理電路3-1-1的測(cè)試信號(hào)輸入端。
[0035]【具體實(shí)施方式】五:本實(shí)施方式是對(duì)實(shí)施方式一所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的大容量固態(tài)硬盤6包括三塊獨(dú)立的固態(tài)硬盤，三塊固態(tài)硬盤均分別與工業(yè)控制主機(jī)5連接。
[0036]本實(shí)施方式中，工業(yè)控制主機(jī)5將接收到的數(shù)據(jù)同時(shí)存儲(chǔ)在三塊固態(tài)硬盤中。
[0037]工業(yè)控制主機(jī)5中嵌入由軟件實(shí)現(xiàn)的數(shù)據(jù)庫(kù)，該數(shù)據(jù)庫(kù)通過(guò)C++編寫，用于組織、存儲(chǔ)和管理數(shù)據(jù)。數(shù)據(jù)庫(kù)提供用戶提取數(shù)據(jù)的接口，并具有提取數(shù)據(jù)的一種容錯(cuò)機(jī)制:少數(shù)服從多數(shù)的仲裁方法。
[0038]仲裁方法為:數(shù)據(jù)庫(kù)分別提取存儲(chǔ)在三塊固態(tài)硬盤中的同一時(shí)段的數(shù)據(jù)進(jìn)行對(duì)t匕，設(shè)三部分?jǐn)?shù)據(jù)的有效輸出分別為Dl、D2和D3，如果Dl、D2和D3均相同，則表示三塊硬盤的數(shù)據(jù)輸出都正常，數(shù)據(jù)庫(kù)將該數(shù)據(jù)作為大容量固態(tài)硬盤6的總輸出D，如果Dl、D2和D3中只有兩個(gè)相同，則認(rèn)為相同的兩個(gè)數(shù)據(jù)是正確的，則數(shù)據(jù)庫(kù)將正確的數(shù)據(jù)作為大容量固態(tài)硬盤6的總輸出D，與D不同的數(shù)據(jù)被判斷為錯(cuò)誤數(shù)據(jù)進(jìn)而被回寫。例如:若D1、D2和D3均相同，則說(shuō)明存儲(chǔ)數(shù)據(jù)無(wú)誤，可正常用于分析，若D1和D2相同，但與D3不同，則認(rèn)為D1和D2是正確的，D3是錯(cuò)誤的，采用D1和D2用于數(shù)據(jù)分析使用，并將D3做為錯(cuò)誤數(shù)據(jù)進(jìn)行回寫。
[0039]【具體實(shí)施方式】六:本實(shí)施方式是對(duì)實(shí)施方式一所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的一號(hào)FPGA電路3-1采用XC4VFX12SFG363型FPGA實(shí)現(xiàn)。
[0040]【具體實(shí)施方式】七:本實(shí)施方式是對(duì)實(shí)施方式一所述的高精度多路數(shù)據(jù)同步采集裝置的進(jìn)一步限定，本實(shí)施方式中，所述的二號(hào)FPGA電路3-2采用PR0M型FPGA配置芯片實(shí)現(xiàn)。
【權(quán)利要求】
1.高精度多路數(shù)據(jù)同步采集裝置，其特征在于:它包括GNSS設(shè)備(I)、高精度多路授時(shí)模塊(2)、接口模塊(3)、高速光纖串行總線(4)、工業(yè)控制主機(jī)(5)和大容量固態(tài)硬盤(6)； 接口模塊⑶包括一號(hào)FPGA電路(3-1)和二號(hào)FPGA電路(3_2)，所述一號(hào)FPGA電路(3-1)的配置文件輸入/輸出端連接二號(hào)FPGA電路(3-2)的配置文件輸出/輸入端； 所述的GNSS設(shè)備(I)的GPS秒脈沖信號(hào)輸出端連接高精度多路授時(shí)模塊(2)的GPS秒脈沖信號(hào)輸入端，高精度多路授時(shí)模塊(2)共包括n+1個(gè)TTL電平秒脈沖信號(hào)輸出端，其中一個(gè)輸出端用于連接基準(zhǔn)設(shè)備(7)的TTL電平秒脈沖信號(hào)輸入端，另外η個(gè)輸出端分別連接η臺(tái)被試設(shè)備(8)的TTL電平秒脈沖信號(hào)輸入端； 該高精度多路授時(shí)模塊(2)還同時(shí)將TTL電平秒脈沖信號(hào)通過(guò)高速光纖串行總線(4)發(fā)送給工業(yè)控制主機(jī)(5)； 基準(zhǔn)設(shè)備(7)的測(cè)試信號(hào)輸出端和每臺(tái)被試設(shè)備(8)的測(cè)試信號(hào)輸出端分別連接一號(hào)FPGA電路(3-1)的一個(gè)測(cè)試信號(hào)輸入端，該一號(hào)FPGA電路(3_1)將測(cè)試數(shù)據(jù)處理后通過(guò)高速光纖串行總線(4)發(fā)送至工業(yè)控制主機(jī)(5)； 大容量固態(tài)硬盤(6)與工業(yè)控制主機(jī)(5)連接。
2.根據(jù)權(quán)利要求1所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的高精度多路授時(shí)模塊(2)包括濾波電路(2-1)、FPGA控制電路(2-2)、DA轉(zhuǎn)換器(2_3)、恒溫晶振(2-4)、50Μ晶振(2-5)、FPGA配置模塊(2-6)、輸出擴(kuò)展模塊(2-7)、n+1個(gè)單路反相器閘(2-8)、n+1個(gè)光電耦合器(2-9)、n+1個(gè)三態(tài)輸出單路總線緩沖器(2_10);其中η為大于2的整數(shù)； 濾波電路(2-1)的信號(hào)輸入端為高精度多路授時(shí)模塊(2)的GPS秒脈沖信號(hào)輸入端，濾波電路(2-1)的濾波后信號(hào)輸出端連接FPGA控制電路(2-2)的捕捉信號(hào)輸入端，F(xiàn)PGA控制電路(2-2)的壓控信號(hào)輸出端連接DA轉(zhuǎn)換器(2-3)的壓控信號(hào)輸入端，DA轉(zhuǎn)換器(2_3)的壓控信號(hào)輸出端連接恒溫晶振(2-4)的壓控信號(hào)輸入端，恒溫晶振(2-4)的信號(hào)輸出端連接FPGA控制電路(2-2)的頻率信號(hào)輸入端，輸出擴(kuò)展模塊(2-7)的分頻信號(hào)輸入端連接FPGA控制電路(2-2)的分頻信號(hào)輸出端，輸出擴(kuò)展模塊(2-7)包括n+1路擴(kuò)展時(shí)鐘信號(hào)輸出端，輸出擴(kuò)展模塊(2-7)的每路時(shí)鐘信號(hào)輸出端均連接一個(gè)單路反相器閘(2-8)的信號(hào)輸入端，n+1個(gè)單路反相器閘(2-8)的信號(hào)輸出端分別連接n+1個(gè)光電耦合器(2_9)的信號(hào)輸入端，n+1個(gè)光電耦合器(2-9)的信號(hào)輸出端分別連接n+1個(gè)三態(tài)輸出單路總線緩沖器(2-10)的信號(hào)輸入端，n+1個(gè)三態(tài)輸出單路總線緩沖器(2-10)的輸出端為高精度多路授時(shí)模塊(2)的TTL電平秒脈沖信號(hào)輸出端，用于輸出n+1路TTL電平時(shí)鐘信號(hào)，該TTL電平時(shí)鐘信號(hào)即為TTL電平秒脈沖信號(hào)，50M晶振(2-5)的時(shí)鐘信號(hào)輸出端連接FPGA控制電路(2-2)的起振信號(hào)輸入端，F(xiàn)PGA配置模塊(2-6)的配置文件信號(hào)輸入輸出端連接FPGA控制電路(2-2)的配置文件信號(hào)輸入輸出端。
3.根據(jù)權(quán)利要求2所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的FPGA控制電路(2_2)包括信號(hào)捕獲電路(2-2-1)、相位差計(jì)算電路(2_2_2)、PID控制電路(2-2-3)、17分頻電路(2-2-4)和數(shù)字鎖相環(huán)電路(2_2_5)； 信號(hào)捕獲電路(2-2-1)的信號(hào)輸入端為FPGA控制電路(2-2)的捕捉信號(hào)輸入端，信號(hào)捕獲電路(2-2-1)的信號(hào)輸出端連接相位差計(jì)算電路(2-2-2)的信號(hào)輸入端，相位差計(jì)算電路(2-2-2)的相位差信號(hào)輸出端連接PID控制電路(2-2-3)的相位差信號(hào)輸入端，PID控制電路(2-2-3)的壓控信號(hào)輸出端為FPGA控制電路(2_2)的壓控信號(hào)輸出端，17分頻電路(2-2-4)的信號(hào)輸入端為FPGA控制電路(2-2)的頻率信號(hào)輸入端，17分頻電路(2-2-4)的分頻信號(hào)輸出端同時(shí)連接相位差計(jì)算電路(2-2-2)的分頻信號(hào)輸入端、信號(hào)捕獲電路(2-2-1)的分頻信號(hào)輸入端和輸出擴(kuò)展模塊(2-7)的分頻信號(hào)輸入端，數(shù)字鎖相環(huán)電路(2-2-5)的信號(hào)輸入端連接50M晶振(2-5)的時(shí)鐘信號(hào)輸出端，數(shù)字鎖相環(huán)電路(2-2-5)的時(shí)鐘信號(hào)輸出端同時(shí)連接信號(hào)捕獲電路(2-2-1)的時(shí)鐘信號(hào)輸入端、相位差計(jì)算電路(2-2-2)的時(shí)鐘信號(hào)輸入端、PID控制電路(2-2-3)的時(shí)鐘信號(hào)輸入端和17分頻電路(2-2-4)的時(shí)鐘信號(hào)輸入端，信號(hào)捕獲電路(2-2-1)的配置文件信號(hào)輸入輸出端、相位差計(jì)算電路(2-2-2)的配置文件信號(hào)輸入輸出端、PID控制電路(2-2-3)的配置文件信號(hào)輸入輸出端、17分頻電路(2-2-4)的配置文件信號(hào)輸入輸出端和數(shù)字鎖相環(huán)電路(2-2-5)的配置文件信號(hào)輸入輸出端均連接FPGA配置模塊(2-6)的配置文件信號(hào)輸入輸出端。
4.根據(jù)權(quán)利要求1所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的一號(hào)FPGA電路(3-1)包括多路串口信號(hào)處理電路(3-1-1)和多個(gè)同步數(shù)據(jù)接收電路(3_1_2)，每個(gè)同步數(shù)據(jù)接收電路(3-1-2)包括一個(gè)接口電路，該接口電路的輸入端為一號(hào)FPGA電路(3-1)的測(cè)試信號(hào)輸入端，接口電路的輸出端連接多路串口信號(hào)處理電路(3-1-1)的測(cè)試信號(hào)輸入端。
5.根據(jù)權(quán)利要求1所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的大容量固態(tài)硬盤(6)包括三塊獨(dú)立的固態(tài)硬盤，三塊固態(tài)硬盤均分別與工業(yè)控制主機(jī)(5)連接。
6.根據(jù)權(quán)利要求1所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的一號(hào)FPGA 電路(3-1)采用 XC4VFX12SFG363 型 FPGA 實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求1所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于:所述的二號(hào)FPGA電路(3-2)采用PROM型FPGA配置芯片實(shí)現(xiàn)。
8.根據(jù)權(quán)利要求2所述的高精度多路數(shù)據(jù)同步采集裝置，其特征在于恒溫晶振(2-4)采用型號(hào)為OCXO，1M恒溫晶振。
【文檔編號(hào)】G06F13/20GK104408001SQ201410765117
【公開(kāi)日】2015年3月11日 申請(qǐng)日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】趙琳, 陳曉博, 黃衛(wèi)權(quán), 劉源, 王藝鵬 申請(qǐng)人:哈爾濱工程大學(xué)