觸控裝置中動(dòng)態(tài)閾值調(diào)整電路的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，調(diào)整電路的輸入端包括每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、低閾值輸入端以及高閾值輸入端，調(diào)整電路的輸出端為動(dòng)態(tài)閾值輸出端；其中包括列閾值計(jì)算模塊，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值更新每列的列閾值；全屏加權(quán)平均值計(jì)算模塊，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值更新全屏加權(quán)平均值；以及閾值比較與更新模塊，用以根據(jù)更新后的列閾值、更新后的全屏加權(quán)平均值、低閾值以及高閾值更新全屏閾值。采用本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路可以根據(jù)不同的應(yīng)用場(chǎng)合實(shí)時(shí)、動(dòng)態(tài)地更新觸控檢測(cè)節(jié)點(diǎn)采樣閾值，提高了觸摸檢測(cè)結(jié)果的可靠性。
【專(zhuān)利說(shuō)明】觸控裝置中動(dòng)態(tài)閾值調(diào)整電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子【技術(shù)領(lǐng)域】，尤其涉及電子電路，具體是指一種觸控裝置中動(dòng)態(tài)閾值調(diào)整電路。

【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中對(duì)縱橫分布在觸摸屏表面形成的矩陣式的投射式電容節(jié)點(diǎn)，在每個(gè)采樣周期中，觸控電路得到所需的采樣數(shù)據(jù)矩陣。將無(wú)觸摸狀態(tài)下采樣得到的數(shù)據(jù)矩陣作為基準(zhǔn)值，然后把每次采樣值與基準(zhǔn)值對(duì)比，計(jì)算兩者的差值，當(dāng)差值大于預(yù)先設(shè)定的基準(zhǔn)值(閾值)時(shí)，就認(rèn)為有觸摸事件發(fā)生，反之，則認(rèn)為沒(méi)有觸摸事件發(fā)生。
[0003]現(xiàn)有觸控電路中，通過(guò)預(yù)先設(shè)定的某一投射電容節(jié)點(diǎn)采樣閾值，來(lái)判斷觸控事件的發(fā)生與否。針對(duì)不同應(yīng)用場(chǎng)合所帶來(lái)的不同干擾信號(hào)或噪聲，閾值無(wú)法實(shí)時(shí)更新，易造成誤觸摸，影響觸摸檢測(cè)結(jié)果的可靠性。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點(diǎn)，提供了一種能夠根據(jù)不同的應(yīng)用場(chǎng)合實(shí)時(shí)動(dòng)態(tài)地更新觸控節(jié)點(diǎn)采樣閾值、提高觸摸檢測(cè)結(jié)果的可靠性、結(jié)構(gòu)簡(jiǎn)單、應(yīng)用范圍廣泛的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路具有如下構(gòu)成:
[0006]該觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其主要特點(diǎn)是，所述的調(diào)整電路的輸入端包括每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、低閾值輸入端以及高閾值輸入端，所述的調(diào)整電路的輸出端為所述的動(dòng)態(tài)閾值輸出端；所述的電路包括:
[0007]列閾值計(jì)算模塊，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值更新每列的列閾值；
[0008]全屏加權(quán)平均值計(jì)算模塊，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值更新全屏加權(quán)平均值；以及
[0009]閾值比較與更新模塊，用以根據(jù)更新后的列閾值、更新后的全屏加權(quán)平均值、低閾值以及高閾值更新全屏閾值。
[0010]進(jìn)一步地，所述的列閾值計(jì)算模塊包括:
[0011]列平均值計(jì)算單元，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到列平均值；
[0012]列加權(quán)平均值計(jì)算單元，用以根據(jù)所述的列平均值計(jì)算得到列加權(quán)平均值；以及
[0013]列閾值更新單元，用以當(dāng)所述的列加權(quán)平均值大于所述的低閾值時(shí)，將所述的列加權(quán)平均值設(shè)置為更新后的列閾值；以及當(dāng)所述的列加權(quán)平均值不大于所述的低閾值時(shí)，將所述的低閾值設(shè)置為更新后的列閾值。
[0014]更進(jìn)一步地，所述的列平均值計(jì)算單元包括第一比較器、第一二路復(fù)用器、第一累加器、第一計(jì)數(shù)器、第一減法器以及第一除法器；所述的第一比較器的第一輸入端、第一減法器的第一輸入端分別與所述的低閾值輸入端相連接；所述的第一比較器的第二輸入端、第一減法器的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第一二路復(fù)用器的第一輸入端與所述的第一減法器的輸出端相連接，所述的第一二路復(fù)用器的第二輸入端接地，所述的第一二路復(fù)用器的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端相連接，所述的第一二路復(fù)用器的使能端與所述的第一比較器的輸出端相連接；所述的第一累加器的第一輸入與所述的第一二路復(fù)用器的輸出端相連接；所述的第一累加器的輸出端分別與所述的第一累加器的第二輸入端以及所述的第一除法器的第一輸入端相連接；所述的第一計(jì)數(shù)器的復(fù)位端與電路的系統(tǒng)復(fù)位端相連接，所述的第一計(jì)數(shù)器的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端相連接，所述的第一計(jì)數(shù)器的使能端與第一比較器的輸出端相連接，所述的第一計(jì)數(shù)器的輸出端與所述的第一除法器的第二輸入端相連接；所述的第一除法器的輸出端與所述的列加權(quán)平均值計(jì)算單元的輸入端相連接。
[0015]更進(jìn)一步地，所述的列加權(quán)平均值計(jì)算單元包括第一乘法器以及第一移位寄存器，所述的第一乘法器的第一輸入端與列閾值比例相連接，所述的第一乘法器的第二輸入端與所述的列平均值計(jì)算單元的輸出端相連接，所述的第一乘法器的輸出端與所述的第一移位寄存器的輸入端相連接，所述的第一移位寄存器的輸出端與所述的列閾值更新單元的輸入端相連接。
[0016]更進(jìn)一步地，所述的列閾值更新單元包括第二比較器以及第二二路復(fù)用器；所述的第二比較器的第一輸入端、第二二路復(fù)用器的第一輸入端分別與所述的列加權(quán)平均值計(jì)算單元的輸出端相連接，所述的第二比較器的第二輸入端、第二二路復(fù)用器的第二輸入端分別與所述的低閾值輸入端相連接，所述的第二比較器的輸出端與所述的第二二路復(fù)用器的使能端相連接；所述的第二二路復(fù)用器的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端相連接，所述的第二二路復(fù)用器的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
[0017]進(jìn)一步地，所述的全屏加權(quán)平均值計(jì)算模塊包括:
[0018]全屏平均值計(jì)算單元，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到全屏平均值；以及
[0019]全屏加權(quán)平均值計(jì)算單元，用以根據(jù)所述的全屏平均值計(jì)算得到全屏加權(quán)平均值。
[0020]更進(jìn)一步地，所述的全屏平均值計(jì)算單元包括第三比較器、第三二路復(fù)用器、第二累加器、第二計(jì)數(shù)器、第二減法器以及第二除法器；所述的第三比較器的第一輸入端、第二減法器的第一輸入端分別與所述的低閾值輸入端相連接；所述的第三比較器的第二輸入端、第二減法器的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第三二路復(fù)用器的第一輸入端與所述的第二減法器的輸出端相連接，所述的第三二路復(fù)用器的第二輸入端接地，所述的第三二路復(fù)用器的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端相連接，所述的第三二路復(fù)用器的使能端與所述的第三比較器的輸出端相連接；所述的第二累加器的第一輸入與所述的第三二路復(fù)用器的輸出端相連接；所述的第二累加器的輸出端分別與所述的第二累加器的第二輸入端以及所述的第二除法器的第一輸入端相連接；所述的第二計(jì)數(shù)器的復(fù)位端與電路的系統(tǒng)復(fù)位端相連接，所述的第二計(jì)數(shù)器的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端相連接，所述的第二計(jì)數(shù)器的使能端與第三比較器的輸出端相連接，所述的第二計(jì)數(shù)器的輸出端與所述的第二除法器的第二輸入端相連接；所述的第二除法器的輸出端與所述的全屏加權(quán)平均值計(jì)算單元的輸入端相連接。
[0021]更進(jìn)一步地，所述的全屏加權(quán)平均值計(jì)算單元包括第二乘法器以及第二移位寄存器，所述的第二乘法器的第一輸入端與全屏閾值比例相連接，所述的第二乘法器的第二輸入端與所述的全屏平均值計(jì)算單元的輸出端相連接，所述的第二乘法器的輸出端與所述的第二移位寄存器的輸入端相連接，所述的第二移位寄存器的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
[0022]進(jìn)一步地，所述的閾值比較與更新模塊包括第四比較器、第五比較器、第六比較器、第一三路復(fù)用器、第一加法器、三輸入或門(mén)以及第三移位寄存器；所述的第四比較器的第一輸入端與所述的低閾值輸入端相連接，所述的第四比較器的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接；所述的第五比較器的第一輸入端與所述的低閾值輸入端相連接，所述的第五比較器的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第五比較器的第三輸入端與所述的高閾值輸入端相連接；所述的第六比較器的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第六比較器的第二入端與所述的高閾值輸入端相連接；所述的三輸入或門(mén)第一輸入端與所述的第四比較器的輸出端相連接，所述的三輸入或門(mén)第二輸入端與所述的第五比較器的輸出端相連接，所述的三輸入或門(mén)第三輸入端與所述的第六比較器的輸出端相連接，所述的三輸入或門(mén)的輸出端與所述的第一三路復(fù)用器的使能端相連接；所述的第一三路復(fù)用器的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第一三路復(fù)用器的第二輸入端與所述的低閾值輸入端相連接，所述的第一三路復(fù)用器的第三輸入端與所述的高閾值輸入端相連接，所述的第一三路復(fù)用器的第一復(fù)位端和第二復(fù)位端分別與所述的電路的系統(tǒng)復(fù)位端相連接，所述的第一三路復(fù)用器的輸出端與所述的第一加法器的第一輸入端相連接；所述的第一加法器的第二輸入端與所述的列閾值計(jì)算模塊的輸出端相連接，所述的第一加法器的輸出端與所述的第三移位寄存器的輸入端相連接，所述的第三移位寄存器的輸出端與所述的動(dòng)態(tài)閾值輸出端相連接。
[0023]采用了該發(fā)明中的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，與現(xiàn)有技術(shù)相比，具有以下有益效果:
[0024]本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，能夠根據(jù)不同的應(yīng)用場(chǎng)合實(shí)時(shí)動(dòng)態(tài)地更新觸控節(jié)點(diǎn)采樣閾值，提高觸摸檢測(cè)結(jié)果的可靠性；本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，結(jié)構(gòu)簡(jiǎn)單，應(yīng)用范圍廣泛。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0025]圖1為本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路的結(jié)構(gòu)示意圖。
[0026]圖2為本發(fā)明的列閾值計(jì)算模塊的電路結(jié)構(gòu)示意圖。
[0027]圖3為本發(fā)明的全屏加權(quán)平均值計(jì)算模塊的電路結(jié)構(gòu)示意圖。
[0028]圖4為本發(fā)明的閾值比較與更新模塊的電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0029]為了能夠更清楚地描述本發(fā)明的技術(shù)內(nèi)容，下面結(jié)合具體實(shí)施例來(lái)進(jìn)行進(jìn)一步的描述。
[0030]請(qǐng)參閱圖1所示，為本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路的結(jié)構(gòu)示意圖，其中所述的調(diào)整電路的輸入端包括每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、低閾值輸入端以及高閾值輸入端，所述的調(diào)整電路的輸出端為所述的動(dòng)態(tài)閾值輸出端；所述的電路包括:
[0031]列閾值計(jì)算模塊，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值更新每列的列閾值；
[0032]全屏加權(quán)平均值計(jì)算模塊，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值更新全屏加權(quán)平均值；以及
[0033]閾值比較與更新模塊，用以根據(jù)更新后的列閾值、更新后的全屏加權(quán)平均值、低閾值以及高閾值更新全屏閾值。
[0034]本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路在采樣周期內(nèi)，對(duì)全屏上的所有觸控檢測(cè)節(jié)點(diǎn)進(jìn)行采樣和保存，采樣數(shù)據(jù)(采樣值)保存在SRAM中；接著，將采樣數(shù)據(jù)(采樣值)與各自的基準(zhǔn)數(shù)據(jù)(即低閾值)對(duì)比并計(jì)算差值，把該差值作為檢測(cè)數(shù)據(jù)替換原采樣數(shù)據(jù)；然后，先計(jì)算每列的列閾值，再計(jì)算全屏模式下的全屏加權(quán)平均值，最后根據(jù)列更新閾值以完成全屏閾值的更新。
[0035]請(qǐng)參閱圖2所示，為本發(fā)明的列閾值計(jì)算模塊的電路結(jié)構(gòu)示意圖。所述的列閾值計(jì)算模塊包括:
[0036]列平均值計(jì)算單元，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到列平均值；
[0037]列加權(quán)平均值計(jì)算單元，用以根據(jù)所述的列平均值計(jì)算得到列加權(quán)平均值；以及
[0038]列閾值更新單元，用以當(dāng)所述的列加權(quán)平均值大于所述的低閾值時(shí)，將所述的列加權(quán)平均值設(shè)置為更新后的列閾值；以及當(dāng)所述的列加權(quán)平均值不大于所述的低閾值時(shí)，將所述的低閾值設(shè)置為更新后的列閾值。
[0039]所述的列平均值計(jì)算單元包括第一比較器C0M1、第一二路復(fù)用器MUX1、第一累加器ACC1、第一計(jì)數(shù)器Cl、第一減法器SI以及第一除法器Dl ;所述的第一比較器COMl的第一輸入端、第一減法器SI的第一輸入端分別與所述的低閾值L0W_THRD輸入端相連接；所述的第一比較器COMl的第二輸入端、第一減法器SI的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第一二路復(fù)用器MUXl的第一輸入端與所述的第一減法器SI的輸出端相連接，所述的第一二路復(fù)用器MUXl的第二輸入端接地，所述的第一二路復(fù)用器MUXl的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端sys_rst相連接，所述的第一二路復(fù)用器MUXl的使能端與所述的第一比較器COMl的輸出端相連接；所述的第一累加器ACCl的第一輸入與所述的第一二路復(fù)用器MUXl的輸出端相連接；所述的第一累加器ACCl的輸出端分別與所述的第一累加器ACCl的第二輸入端以及所述的第一除法器Dl的第一輸入端相連接；所述的第一計(jì)數(shù)器Cl的復(fù)位端與電路的系統(tǒng)復(fù)位端sys_rst相連接,所述的第一計(jì)數(shù)器Cl的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端sys_Clk相連接，所述的第一計(jì)數(shù)器Cl的使能端與第一比較器COMl的輸出端相連接，所述的第一計(jì)數(shù)器Cl的輸出端與所述的第一除法器Dl的第二輸入端相連接；所述的第一除法器Dl的輸出端與所述的列加權(quán)平均值計(jì)算單元的輸入端相連接。
[0040]其中，對(duì)于每條1?掃描線(xiàn)(每列)上的觸控檢測(cè)節(jié)點(diǎn)(投射電容節(jié)點(diǎn))，其采樣值大于低閾值的所有觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值的差值相加，并求平均值。此處需要說(shuō)明的是，本發(fā)明中所表述的“每條狀掃描線(xiàn)”或“每條1?線(xiàn)”，均等價(jià)于“每列”；本發(fā)明中所表述的“投射電容節(jié)點(diǎn)”，均等價(jià)于“觸控檢測(cè)節(jié)點(diǎn)”。
[0041]所述的列加權(quán)平均值計(jì)算單元包括第一乘法器11以及第一移位寄存器卩1，所述的第一乘法器11的第一輸入端與列閾值比例⑶[-狀12相連接，所述的第一乘法器11的第二輸入端與所述的列平均值計(jì)算單元的輸出端相連接，所述的第一乘法器11的輸出端與所述的第一移位寄存器町的輸入端相連接，所述的第一移位寄存器町的輸出端與所述的列閾值更新單元的輸入端相連接。
[0042]其中，此處第一移位寄存器是右移8位寄存器，將列平均值計(jì)算單元計(jì)算得到的列平均值與列閾值比例相乘后再右移8位即可得到列加權(quán)平均值。此處需要注意的是，在本發(fā)明所設(shè)計(jì)的算法中，列閾值比例為一個(gè)1字節(jié)(8位)的變量，即它的理論范圍是0?255，與此同時(shí)，根據(jù)電路實(shí)際調(diào)試結(jié)果，其工程經(jīng)驗(yàn)值為160?208，通常取為168，而右移8位即除以256，所以此列加權(quán)平均值計(jì)算單元即是通過(guò)列平均值與一個(gè)小于1的比例系數(shù)(小數(shù))相乘即得到列加權(quán)平均值。
[0043]所述的列閾值更新單元包括第二比較器(1)12以及第二二路復(fù)用器歷2 ；所述的第二比較器(1)12的第一輸入端、第二二路復(fù)用器11X2的第一輸入端分別與所述的列加權(quán)平均值計(jì)算單元的輸出端相連接，所述的第二比較器(1)12的第二輸入端、第二二路復(fù)用器歷2的第二輸入端分別與所述的低閾值輸入端相連接，所述的第二比較器(1)12的輸出端與所述的第二二路復(fù)用器1^X2的使能端相連接；所述的第二二路復(fù)用器1^X2的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端878^0相連接，所述的第二二路復(fù)用器1^X2的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
[0044]此外，列閾值計(jì)算模塊的工作原理是:
[0045]第一輸入比較器⑶肌的輸入端分別為每條1?掃描線(xiàn)上投射電容節(jié)點(diǎn)的采樣值(即所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端)與低閾值輸入端，其輸出端分別連接到第一二路復(fù)用器1①(1的使能端和第一計(jì)數(shù)器的使能端；當(dāng)狀上投射電容節(jié)點(diǎn)采樣值大于低閾值時(shí)，第一二路復(fù)用器11X1和第一計(jì)數(shù)器均使能。第一減法器51計(jì)算1?上投射電容節(jié)點(diǎn)采樣值與低閾值的差值并輸出至第一二路復(fù)用器歷1的第一輸入端，所述的第一二路復(fù)用器11X1的第二輸入端接地，相當(dāng)于邏輯0，所述的第一二路復(fù)用器1^X1的輸出端連接到第一累加器八冗1的數(shù)據(jù)輸入端，所述的第一二路復(fù)用器1^X1的復(fù)位端連接電路的系統(tǒng)復(fù)位端878^0 ；與此同時(shí)，第一計(jì)數(shù)器在電路的系統(tǒng)時(shí)鐘端控制下記錄下1?上投射電容節(jié)點(diǎn)采樣值大于低閾值的差值個(gè)數(shù)，其復(fù)位端連接電路的系統(tǒng)復(fù)位端第一累加器八1X1把每個(gè)采樣周期內(nèi)，每條^上投射電容節(jié)點(diǎn)采樣值與低閾值1013--)的差值進(jìn)行累加并輸出，其輸出端連接到第一除法器01的其中一個(gè)輸入端\，第一計(jì)數(shù)器的輸出端連接到第一除法器01的另一個(gè)輸入端第一除法器01計(jì)算差值累加值與差值個(gè)數(shù)的商(即^/?)，求得的即為每列的平均值，并把該平均值輸出到第一乘法器11的其中一個(gè)輸入端4。第一乘法器11的另一輸入端乂工連接列閾值比例⑶狀12，列平均值與的乘積(即^工父^)作為第一乘法器11的輸出，該輸出連接到第一移位寄存器01的輸入端。第一移位寄存器[對(duì)輸入的乘積項(xiàng)進(jìn)行右移8位處理，得到每列差值的加權(quán)平均值并輸出，其輸出端連接到第二比較器COM2的其中一個(gè)輸入端。第二比較器COM2的另一輸入端連接低閾值LOW_THRD，其輸出端連接到第二二路復(fù)用器MUX2的使能端。第二二路復(fù)用器MUX2的兩個(gè)輸入端分別連接第一移位寄存器Rl的輸出端(即列加權(quán)平均值)和低閾值LOW_THRD，其復(fù)位端連接電路的系統(tǒng)復(fù)位端sys_rst，若列加權(quán)平均值大于低閾值LOW_THRD，則把列加權(quán)平均值作為該列的閾值FING_THD輸出；反之，若LOW_THRD大于列加權(quán)平均值，則把LOW_THRD作為該列的更新后的列閾值FING_THD輸出。
[0046]請(qǐng)參閱圖3所示，為本發(fā)明的全屏加權(quán)平均值計(jì)算模塊的電路結(jié)構(gòu)示意圖，其中，所述的全屏加權(quán)平均值計(jì)算模塊包括:
[0047]全屏平均值計(jì)算單元，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到全屏平均值；以及全屏加權(quán)平均值計(jì)算單元，用以根據(jù)所述的全屏平均值計(jì)算得到全屏加權(quán)平均值。
[0048]所述的全屏平均值計(jì)算單元包括第三比較器COM3、第三二路復(fù)用器MUX3、第二累加器ACC2、第二計(jì)數(shù)器C2、第二減法器S2以及第二除法器D2 ;所述的第三比較器COM3的第一輸入端、第二減法器S2的第一輸入端分別與所述的低閾值L0W_THRD輸入端相連接；所述的第三比較器COM3的第二輸入端、第二減法器S2的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第三二路復(fù)用器MUX3的第一輸入端與所述的第二減法器S2的輸出端相連接，所述的第三二路復(fù)用器MUX3的第二輸入端接地，所述的第三二路復(fù)用器MUX3的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端sys_rSt相連接，所述的第三二路復(fù)用器MUX3的使能端與所述的第三比較器COM3的輸出端相連接；所述的第二累加器ACC2的第一輸入與所述的第三二路復(fù)用器MUX3的輸出端相連接；所述的第二累加器ACC2的輸出端分別與所述的第二累加器ACC2的第二輸入端以及所述的第二除法器D2的第一輸入端相連接；所述的第二計(jì)數(shù)器C2的復(fù)位端與電路的系統(tǒng)復(fù)位端sys_rst相連接，所述的第二計(jì)數(shù)器C2的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端sys_Clk相連接，所述的第二計(jì)數(shù)器C2的使能端與第三比較器COM3的輸出端相連接，所述的第二計(jì)數(shù)器C2的輸出端與所述的第二除法器D2的第二輸入端相連接；所述的第二除法器D2的輸出端與所述的全屏加權(quán)平均值計(jì)算單元的輸入端相連接。
[0049]其中，此處對(duì)于全屏投射電容節(jié)點(diǎn)(全屏觸控檢測(cè)節(jié)點(diǎn))，其采樣值大于低閾值L0ff_THRD的所有點(diǎn)的差值相加，并求平均值。
[0050]所述的全屏加權(quán)平均值計(jì)算單元包括第二乘法器M2以及第二移位寄存器R2，所述的第二乘法器M2的第一輸入端與全屏閾值比例ALL_RATE相連接，所述的第二乘法器M2的第二輸入端與所述的全屏平均值計(jì)算單元的輸出端相連接，所述的第二乘法器M2的輸出端與所述的第二移位寄存器R2的輸入端相連接，所述的第二移位寄存器R2的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
[0051]其中，此處第二移位寄存器是右移8位寄存器，將全屏平均值計(jì)算單元計(jì)算得到的全屏平均值與全屏閾值比例相乘后再右移8位即可得到全屏加權(quán)平均值。此處需要注意的是，在本發(fā)明所設(shè)計(jì)的算法中，全屏閾值比例為一個(gè)I字節(jié)(8位)的變量，即它的理論范圍是O?255，與此同時(shí)，根據(jù)電路實(shí)際調(diào)試結(jié)果，其工程經(jīng)驗(yàn)值為160?208，通常取為192，而右移8位即除以256，所以此全屏加權(quán)平均值計(jì)算單元即是通過(guò)全屏平均值與一個(gè)小于1的比例系數(shù)(小數(shù))相乘即得到全屏加權(quán)平均值。
[0052]此外，全屏加權(quán)平均值計(jì)算模塊的工作原理是:
[0053]第三比較器⑶13的輸入端分別為全屏電容節(jié)點(diǎn)采樣值與低閾值，其輸出端分別連接到第三二路復(fù)用器1^X3的使能端和第二計(jì)數(shù)器02的使能端；當(dāng)全屏電容節(jié)點(diǎn)采樣值大于低閾值時(shí)，第三二路復(fù)用器1^X3和第二計(jì)數(shù)器02均使能。第二減法器32計(jì)算全屏電容節(jié)點(diǎn)采樣值與低閾值的差值并輸出至所述的第三二路復(fù)用器1①(3的第一輸入端，所述的第三二路復(fù)用器1①(3的第二輸入端接地，相當(dāng)于邏輯0，所述的第三二路復(fù)用器1^X3的輸出端連接到第二累加器八(^2的數(shù)據(jù)輸入端，所述的第三二路復(fù)用器1^X3的復(fù)位端連接電路的系統(tǒng)復(fù)位端878^0 ；與此同時(shí)，第二計(jì)數(shù)器02在電路的系統(tǒng)時(shí)鐘端878^1&控制下計(jì)下全屏電容節(jié)點(diǎn)采樣值大于低閾值的個(gè)數(shù)，其復(fù)位端連接電路的系統(tǒng)復(fù)位端878^0。第二累加器把每個(gè)采樣周期內(nèi)，全屏電容節(jié)點(diǎn)采樣值與低閾值的差值進(jìn)行累加并輸出，其輸出端連接到第二除法器02的其中一個(gè)輸入端“，第二計(jì)數(shù)器02的輸出端連接到第二除法器02的另一個(gè)輸入端第二除法器02計(jì)算差值累加值與差值個(gè)數(shù)的商(即^/?)，求得的即為全屏平均值，并把該平均值輸出到第二乘法器12的其中一個(gè)輸入端第二乘法器12的另一輸入端\連接全屏閾值比例從I狀呢，全屏平均值與從I狀呢的乘積(即^工父^)作為第二乘法器12的輸出，該輸出連接到第二移位寄存器以的輸入端。第二移位寄存器以對(duì)輸入的乘積項(xiàng)進(jìn)行右移8位處理，得到全屏差值的加權(quán)平均值并把該值作為本模塊輸出。
[0054]請(qǐng)參閱圖4所示，本發(fā)明的閾值比較與更新模塊的電路結(jié)構(gòu)示意圖。所述的閾值比較與更新模塊包括第四比較器⑶14、第五比較器⑶15、第六比較器⑶16、第一三路復(fù)用器順X、第一加法器八001、三輸入或門(mén)01？以及第三移位寄存器…；所述的第四比較器⑶14的第一輸入端與所述的低閾值輸入端相連接，所述的第四比較器(1)14的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接；所述的第五比較器(1)15的第一輸入端與所述的低閾值輸入端相連接，所述的第五比較器(1)15的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第五比較器⑶15的第三輸入端與所述的高閾輸入端相連接；所述的第六比較器⑶16的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第六比較器⑶船的第二入端與所述的高閾值輸入端相連接；所述的三輸入或門(mén)01？第一輸入端與所述的第四比較器0014的輸出端相連接，所述的三輸入或門(mén)01？第二輸入端與所述的第五比較器⑶15的輸出端相連接，所述的三輸入或門(mén)01？第三輸入端與所述的第六比較器⑶16的輸出端相連接，所述的三輸入或門(mén)01？的輸出端與所述的第一三路復(fù)用器順X的使能端相連接；所述的第一三路復(fù)用器順X的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第一三路復(fù)用器的第二輸入端與所述的低閾值輸入端相連接，所述的第一三路復(fù)用器的第三輸入端與所述的高閾值輸入端相連接，所述的第一三路復(fù)用器的第一復(fù)位端和第二復(fù)位端分別與所述的電路的系統(tǒng)復(fù)位端878^0相連接，所述的第一三路復(fù)用器順X的輸出端與所述的第一加法器八001的第一輸入端相連接；所述的第一加法器八001的第二輸入端與所述的列閾值計(jì)算模塊的輸出端相連接，所述的第一加法器八001的輸出端與所述的第三移位寄存器…的輸入端相連接，所述的第三移位寄存器尺3的輸出端與所述的動(dòng)態(tài)閾值輸出端相連接。
[0055]該閾值比較與更新模塊的工作原理是:
[0056]整個(gè)閾值比較與更新模塊共四個(gè)輸入信號(hào)，分別是低閾值L0W_THRD，高閾值HIGH_THRD，來(lái)自全屏加權(quán)平均值計(jì)算模塊的輸出AVRG_THRD以及來(lái)自列閾值計(jì)算模塊的輸出FING_THD。第四比較器COM4的輸入為低閾值L0W_THRD和AVRG_THRD，第五比較器C0M5的輸入為低閾值LOW_THRD、AVRG_THRD和高閾值HIGH_THRD，第六比較器C0M6的輸入為高閾值HIGH_THRD和AVRG_THRD ;第四比較器COM4、第五比較器C0M5、第六比較器C0M6的輸出均連接到三輸入或門(mén)0R，三輸入或門(mén)OR的輸出端與第一三路復(fù)用器MUX的使能端相連接。第一三路復(fù)用器MUX的輸入分別為L(zhǎng)OW_THRD、AVRG_THRD和HIGH_THRD，其復(fù)位端連接電路的系統(tǒng)復(fù)位端sys_rst ;若第四比較器COM4的比較結(jié)果為AVRG_THRD小于L0W_THRD，則第一三路復(fù)用器MUX使能，其輸出端選擇L0W_THRD作為其輸出值；若第五比較器C0M5的比較結(jié)果為AVRG_THRD大于L0W_THRD且AVRG_THRD小于HIGH_THRD，則第一三路復(fù)用器MUX使能，其輸出端選擇AVRG_THRD作為其輸出值；若第六比較器C0M6的比較結(jié)果為AVRG_THRD大于HIGH_THRD，則第一三路復(fù)用器MUX使能，其輸出端選擇HIGH_THRD作為其輸出值。第一加法器ADDl的輸入端連接第一三路復(fù)用器MUX的輸出端和來(lái)自列閾值計(jì)算模塊的輸出FING_THD，該兩者相加作為第一加法器ADDl的輸出。第三移位寄存器R3把第一加法器ADDl的輸出右移I位后輸出，相當(dāng)于求了第一三路復(fù)用器MUX輸出值和FING_THD之和的平均值，最后把該平均值作為整個(gè)電路的輸出，即完成比較和更新后的新閾值。
[0057]其中，此處的高閾值HIGH_THRD和低閾值L0W_THRD根據(jù)本發(fā)明所設(shè)計(jì)的算法，均為I字節(jié)(8位)的變量，即其理論范圍均為O?255 ;與此同時(shí)，根據(jù)電路實(shí)際調(diào)試結(jié)果，其工程經(jīng)驗(yàn)值如下:高閾值HIGH_THRD取手指按壓的最大采樣值，為150?240 ;低閾值L0W_THRD取手指按壓最大采樣值的1/3，即50?80。
[0058]采用了該發(fā)明中的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，與現(xiàn)有技術(shù)相比，具有以下有益效果:
[0059]本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，能夠根據(jù)不同的應(yīng)用場(chǎng)合實(shí)時(shí)動(dòng)態(tài)地更新觸控節(jié)點(diǎn)采樣閾值，提高觸摸檢測(cè)結(jié)果的可靠性；本發(fā)明的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，結(jié)構(gòu)簡(jiǎn)單，應(yīng)用范圍廣泛。
[0060]在此說(shuō)明書(shū)中，本發(fā)明已參照其特定的實(shí)施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發(fā)明的精神和范圍。因此，說(shuō)明書(shū)和附圖應(yīng)被認(rèn)為是說(shuō)明性的而非限制性的。
【權(quán)利要求】
1.一種觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的調(diào)整電路的輸入端包括每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端、低閾值輸入端以及高閾值輸入端，所述的調(diào)整電路的輸出端為所述的動(dòng)態(tài)閾值輸出端；所述的電路包括: 列閾值計(jì)算模塊，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值更新每列的列閾值； 全屏加權(quán)平均值計(jì)算模塊，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與低閾值更新全屏加權(quán)平均值；以及 閾值比較與更新模塊，用以根據(jù)更新后的列閾值、更新后的全屏加權(quán)平均值、低閾值以及高閾值更新全屏閾值。
2.根據(jù)權(quán)利要求1所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的列閾值計(jì)算模塊包括: 列平均值計(jì)算單元，用以根據(jù)每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到列平均值； 列加權(quán)平均值計(jì)算單元，用以根據(jù)所述的列平均值計(jì)算得到列加權(quán)平均值；以及 列閾值更新單元，用以當(dāng)所述的列加權(quán)平均值大于所述的低閾值(LOW_THRD)時(shí)，將所述的列加權(quán)平均值設(shè)置為更新后的列閾值；以及當(dāng)所述的列加權(quán)平均值不大于所述的低閾值時(shí)，將所述的低閾值設(shè)置為更新后的列閾值。
3.根據(jù)權(quán)利要求2所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的列平均值計(jì)算單元包括第一比較器(C0M1)、第一二路復(fù)用器(MUX1)、第一累加器(ACC1)、第一計(jì)數(shù)器(C1)、第一減法器(S1)以及第一除法器(D1);所述的第一比較器(C0M1)的第一輸入端、第一減法器(S1)的第一輸入端分別與所述的低閾值(LOW_THRD)輸入端相連接；所述的第一比較器(C0M1)的第二輸入端、第一減法器(S1)的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第一二路復(fù)用器(MUX1)的第一輸入端與所述的第一減法器(S1)的輸出端相連接，所述的第一二路復(fù)用器(MUX1)的第二輸入端接地，所述的第一二路復(fù)用器(MUX1)的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端(sys_rst)相連接，所述的第一二路復(fù)用器(MUX1)的使能端與所述的第一比較器(C0M1)的輸出端相連接；所述的第一累加器(ACC1)的第一輸入與所述的第一二路復(fù)用器(MUX1)的輸出端相連接；所述的第一累加器(ACC1)的輸出端分別與所述的第一累加器(ACC1)的第二輸入端以及所述的第一除法器(D1)的第一輸入端相連接；所述的第一計(jì)數(shù)器(C1)的復(fù)位端與電路的系統(tǒng)復(fù)位端(sys_rst)相連接，所述的第一計(jì)數(shù)器(C1)的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端(sys_clk)相連接，所述的第一計(jì)數(shù)器(C1)的使能端與第一比較器(C0M1)的輸出端相連接，所述的第一計(jì)數(shù)器(C1)的輸出端與所述的第一除法器(D1)的第二輸入端相連接；所述的第一除法器(D1)的輸出端與所述的列加權(quán)平均值計(jì)算單元的輸入端相連接。
4.根據(jù)權(quán)利要求2所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的列加權(quán)平均值計(jì)算單元包括第一乘法器(Ml)以及第一移位寄存器(R1)，所述的第一乘法器(Ml)的第一輸入端與列閾值比例(COL_RATE)相連接，所述的第一乘法器(Ml)的第二輸入端與所述的列平均值計(jì)算單元的輸出端相連接，所述的第一乘法器(Ml)的輸出端與所述的第一移位寄存器(R1)的輸入端相連接，所述的第一移位寄存器(R1)的輸出端與所述的列閾值更新單元的輸入端相連接。
5.根據(jù)權(quán)利要求2所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的列閾值更新單元包括第二比較器(COM2)以及第二二路復(fù)用器(MUX2);所述的第二比較器(COM2)的第一輸入端、第二二路復(fù)用器(MUX2)的第一輸入端分別與所述的列加權(quán)平均值計(jì)算單元的輸出端相連接，所述的第二比較器(COM2)的第二輸入端、第二二路復(fù)用器(MUX2)的第二輸入端分別與所述的低閾值(LOW_THRD)輸入端相連接，所述的第二比較器(COM2)的輸出端與所述的第二二路復(fù)用器(MUX2)的使能端相連接；所述的第二二路復(fù)用器(MUX2)的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端(sys_rst)相連接，所述的第二二路復(fù)用器(MUX2)的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
6.根據(jù)權(quán)利要求1所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的全屏加權(quán)平均值計(jì)算模塊包括: 全屏平均值計(jì)算單元，用以根據(jù)全屏的觸控檢測(cè)節(jié)點(diǎn)的采樣值與所述的低閾值的差值計(jì)算得到全屏平均值；以及 全屏加權(quán)平均值計(jì)算單元，用以根據(jù)所述的全屏平均值計(jì)算得到全屏加權(quán)平均值。
7.根據(jù)權(quán)利要求6所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的全屏平均值計(jì)算單元包括第三比較器(COM3)、第三二路復(fù)用器(MUX3)、第二累加器(ACC2)、第二計(jì)數(shù)器(C2)、第二減法器(S2)以及第二除法器(D2);所述的第三比較器(COM3)的第一輸入端、第二減法器(S2)的第一輸入端分別與所述的低閾值(LOW_THRD)輸入端相連接；所述的第三比較器(COM3)的第二輸入端、第二減法器(S2)的第二輸入端分別與所述的每列的觸控檢測(cè)節(jié)點(diǎn)的采樣值輸入端相連接；所述的第三二路復(fù)用器(MUX3)的第一輸入端與所述的第二減法器(S2)的輸出端相連接，所述的第三二路復(fù)用器(MUX3)的第二輸入端接地，所述的第三二路復(fù)用器(MUX3)的復(fù)位端與所述的電路的系統(tǒng)復(fù)位端(sys_rst)相連接，所述的第三二路復(fù)用器(MUX3)的使能端與所述的第三比較器(COM3)的輸出端相連接；所述的第二累加器(ACC2)的第一輸入與所述的第三二路復(fù)用器(MUX3)的輸出端相連接；所述的第二累加器(ACC2)的輸出端分別與所述的第二累加器(ACC2)的第二輸入端以及所述的第二除法器(D2)的第一輸入端相連接；所述的第二計(jì)數(shù)器(C2)的復(fù)位端與電路的系統(tǒng)復(fù)位端(sys_rst)相連接，所述的第二計(jì)數(shù)器(C2)的時(shí)鐘端與電路的系統(tǒng)時(shí)鐘端(sys_clk)相連接，所述的第二計(jì)數(shù)器(C2)的使能端與第三比較器(COM3)的輸出端相連接，所述的第二計(jì)數(shù)器(C2)的輸出端與所述的第二除法器(D2)的第二輸入端相連接；所述的第二除法器(D2)的輸出端與所述的全屏加權(quán)平均值計(jì)算單元的輸入端相連接。
8.根據(jù)權(quán)利要求6所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的全屏加權(quán)平均值計(jì)算單元包括第二乘法器(M2)以及第二移位寄存器(R2)，所述的第二乘法器(M2)的第一輸入端與全屏閾值比例(ALL_RATE)相連接，所述的第二乘法器(M2)的第二輸入端與所述的全屏平均值計(jì)算單元的輸出端相連接，所述的第二乘法器(M2)的輸出端與所述的第二移位寄存器(R2)的輸入端相連接，所述的第二移位寄存器(R2)的輸出端與所述的閾值比較與更新模塊的輸入端相連接。
9.根據(jù)權(quán)利要求1所述的觸控裝置中動(dòng)態(tài)閾值調(diào)整電路，其特征在于，所述的閾值比較與更新模塊包括第四比較器(COM4)、第五比較器(C0M5)、第六比較器(C0M6)、第一三路復(fù)用器(MUX)、第一加法器(ADD1)、三輸入或門(mén)(OR)以及第三移位寄存器(R3);所述的第四比較器(COM4)的第一輸入端與所述的低閾值(LOW_THRD)輸入端相連接，所述的第四比較器(COM4)的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接；所述的第五比較器(C0M5)的第一輸入端與所述的低閾值(LOW_THRD)輸入端相連接，所述的第五比較器(C0M5)的第二輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第五比較器(C0M5)的第三輸入端與所述的高閾值(HIGH_THRD)輸入端相連接；所述的第六比較器(C0M6)的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第六比較器(C0M6)的第二入端與所述的高閾值(HIGH_THRD)輸入端相連接；所述的三輸入或門(mén)(OR)第一輸入端與所述的第四比較器(COM4)的輸出端相連接，所述的三輸入或門(mén)(OR)第二輸入端與所述的第五比較器(C0M5)的輸出端相連接，所述的三輸入或門(mén)(OR)第三輸入端與所述的第六比較器(C0M6)的輸出端相連接，所述的三輸入或門(mén)(OR)的輸出端與所述的第一三路復(fù)用器(MUX)的使能端相連接；所述的第一三路復(fù)用器(MUX)的第一輸入端與所述的全屏加權(quán)平均值計(jì)算模塊的輸出端相連接，所述的第一三路復(fù)用器(MUX)的第二輸入端與所述的低閾值(L0W_THRD)輸入端相連接，所述的第一三路復(fù)用器(MUX)的第三輸入端與所述的高閾值(HIGH_THRD)輸入端相連接，所述的第一三路復(fù)用器(MUX)的第一復(fù)位端和第二復(fù)位端分別與所述的電路的系統(tǒng)復(fù)位端(sys_rSt)相連接，所述的第一三路復(fù)用器(MUX)的輸出端與所述的第一加法器(ADD1)的第一輸入端相連接；所述的第一加法器(ADD1)的第二輸入端與所述的列閾值計(jì)算模塊的輸出端相連接，所述的第一加法器(ADD1)的輸出端與所述的第三移位寄存器(R3)的輸入端相連接，所述的第三移位寄存器(R3)的輸出端與所述的動(dòng)態(tài)閾值輸出端相連接。
【文檔編號(hào)】G06F3/041GK104461136SQ201410725074
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年12月3日 優(yōu)先權(quán)日:2014年12月3日
【發(fā)明者】華晶, 劉新華, 陳長(zhǎng)華, 趙海 申請(qǐng)人:無(wú)錫華潤(rùn)矽科微電子有限公司