一種電子設(shè)備及信息傳送方法
【專利摘要】本申請(qǐng)公開了一種電子設(shè)備，用于解決現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器間的連接路徑單一的技術(shù)問題。所述電子設(shè)備包括：所述處理器；所述至少一個(gè)功能單元；所述行列總線，用于通過所述行列總線實(shí)現(xiàn)所述至少一個(gè)功能單元中的每個(gè)與所述處理器的連接；其中，所述行列總線包括M個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每個(gè)分別位于其中一個(gè)行總線或列總線上，M、N均為正整數(shù)；所述行總線和所述列總線的交點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述M個(gè)行總線及所述N個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。本發(fā)明還公開了相應(yīng)的一種信息傳送的方法。
【專利說明】一種電子設(shè)備及信息傳送方法

【技術(shù)領(lǐng)域】
[0001] 本申請(qǐng)涉及電子【技術(shù)領(lǐng)域】，特別涉及一種電子設(shè)備及信息傳送方法。

【背景技術(shù)】
[0002] 總線（Bus)是一組信號(hào)線的集合，是具有數(shù)據(jù)處理能力的電子設(shè)備中各種功能單 元之間傳送信息的公共通信干線。總線是電子設(shè)備內(nèi)部多個(gè)系統(tǒng)之間或電子設(shè)備內(nèi)部各種 功能單元之間進(jìn)行信息傳輸所必需的全部信號(hào)線的總和。按照傳輸?shù)男畔⒎N類，總線可以 劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號(hào)。
[0003] 在現(xiàn)有技術(shù)中的電子設(shè)備中，如圖1所示，通常會(huì)包括處理器60,與處理器60連接 的總線70,及連接于總線70上的多個(gè)功能單元，如：功能單元801，功能單元802,功能單元 803及功能單元804。多個(gè)功能單元中的每個(gè)功能單元都通過總線70和處理器60進(jìn)行數(shù) 據(jù)傳輸。
[0004] 在現(xiàn)有技術(shù)中的電子設(shè)備中，多個(gè)功能單元中每個(gè)功能單元都有對(duì)應(yīng)的優(yōu)先級(jí)， 比如功能單元801對(duì)應(yīng)第一優(yōu)先級(jí)，功能單元802對(duì)應(yīng)第二優(yōu)先級(jí)，其中，所述第一優(yōu)先級(jí) 高于所述第二優(yōu)先級(jí)。
[0005] 假如功能單元801和功能單元802都需要利用總線70時(shí)，由于所述第一優(yōu)先級(jí)高 于所述第二優(yōu)先級(jí)，所以，功能單元802只能等待功能單元801使用完總線70后，才能使用 總線70。即：在現(xiàn)有技術(shù)中，在優(yōu)先級(jí)高的功能單元優(yōu)先使用總線的時(shí)候，優(yōu)先級(jí)低的功能 單元就需要等待，只有在優(yōu)先級(jí)高的功能單元使用完總線后，優(yōu)先級(jí)低的功能單元才能使 用總線。
[0006] 在本申請(qǐng)發(fā)明人實(shí)現(xiàn)本申請(qǐng)實(shí)施例中的技術(shù)方案的過程中，發(fā)現(xiàn)上述現(xiàn)有技術(shù)， 至少存在如下技術(shù)問題：
[0007] 在現(xiàn)有技術(shù)中，由于功能單元801，功能單元802,功能單元803及功能單元804,都 只能通過總線70與處理器60進(jìn)行連接，所以，現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理 器間的連接路徑單一的技術(shù)問題。
[0008] 進(jìn)一步地，由于現(xiàn)有技術(shù)中，總線的使用和功能單元的優(yōu)先級(jí)緊密相關(guān)，在優(yōu)先級(jí) 高的功能單元使用總線時(shí)，優(yōu)先級(jí)低的功能單元不能使用總線，且由于現(xiàn)有技術(shù)中的電子 設(shè)備存在功能單元與處理器間的連接路徑單一的技術(shù)問題，所以進(jìn)一步地導(dǎo)致在現(xiàn)有技術(shù) 中，當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用總線的技術(shù)問題。
[0009] 進(jìn)一步地，在現(xiàn)有技術(shù)中，電子設(shè)備中的處理器具有強(qiáng)大的處理能力時(shí)，由于優(yōu)先 級(jí)高的功能單元在使用總線時(shí)，優(yōu)先級(jí)低的功能單元不能使用，所以，可能會(huì)出現(xiàn)優(yōu)先級(jí)高 的功能單元傳輸?shù)教幚砥鬟M(jìn)行處理的數(shù)據(jù)量較少，進(jìn)而導(dǎo)致現(xiàn)有技術(shù)存在處理器在某些時(shí) 候利用率不高的技術(shù)問題。
[0010] 進(jìn)一步地，由于存在上述三個(gè)技術(shù)問題，所以，用戶在使用現(xiàn)有技術(shù)中的電子設(shè)備 時(shí)，特別是在電子設(shè)備中的多個(gè)優(yōu)先級(jí)不同的功能單元頻繁處于運(yùn)行狀態(tài)時(shí)，電子設(shè)備的 處理時(shí)間就會(huì)比較長(zhǎng)，進(jìn)而給用戶帶來不好的用戶體驗(yàn)。


【發(fā)明內(nèi)容】
toon] 本申請(qǐng)實(shí)施例提供一種電子設(shè)備，用于解決現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元 與處理器間的連接路徑單一的技術(shù)問題。
[0012] 在本申請(qǐng)實(shí)施例中，一方面提供了 一種電子設(shè)備，包括：
[0013] 處理器；至少一個(gè)功能單元；
[0014] 行列總線，用于通過所述行列總線實(shí)現(xiàn)所述至少一個(gè)功能單元中的每個(gè)與所述處 理器的連接；其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中 的每個(gè)分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；所述行總線和所述列總線 的交點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總 線及所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
[0015] 可選的，所述至少一個(gè)功能單元中的每個(gè)還分別通過連接線與所述處理器相連， 所述連接線與所述行列總線不同；所述連接線用于相應(yīng)的功能單元通過所述連接線向所述 處理器發(fā)送請(qǐng)求消息，所述請(qǐng)求消息用于該功能單元請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸。
[0016] 可選的，所述電子設(shè)備還包括總線仲裁單元，與所述行列總線中設(shè)置的每個(gè)開關(guān) 均相連，用于控制每個(gè)開關(guān)的開啟與關(guān)閉。
[0017] 可選的，所述處理器用于：接收第一功能單元通過與所述處理器之間的連接線發(fā) 送的第一請(qǐng)求消息；其中，所述第一功能單元為所述至少一個(gè)功能單元中的任一個(gè)，所述第 一請(qǐng)求消息用于請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸；通過對(duì)所述第一請(qǐng)求消息的分析，確定 所述第一功能單元在所述行列總線上的第一路徑；其中，所述第一路徑為從所述第一功能 單元到所述處理器之間的路徑。
[0018] 可選的，所述處理器用于：在確定所述第一路徑之后，判斷當(dāng)前是否有第二功能單 元在所述行列總線上的第二路徑與所述第一路徑有沖突，其中，所述第二功能單元為所述 至少一個(gè)功能單元中除所述第一功能單元之外的任一個(gè)；若沒有，向所述總線仲裁單元發(fā) 送第一控制請(qǐng)求消息，所述第一控制請(qǐng)求消息用于指示所述總線仲裁單元判斷所述第一路 徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開，及接收所述總線仲裁單元反饋的響應(yīng)消息；
[0019] 所述總線仲裁單元用于接收所述第一控制請(qǐng)求消息，并根據(jù)所述第一控制請(qǐng)求消 息判斷所述第一路徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向所述處 理器回復(fù)響應(yīng)消息，若未打開，則打開所述第一路徑上的開關(guān)，并向所述處理器回復(fù)所述響 應(yīng)消息。
[0020] 可選的，所述處理器用于：在確定有第二功能單元在所述行列總線上的所述第二 路徑與所述第一路徑有沖突之后，確定所述第一功能單元在所述行列總線上的第三路徑； 其中，所述第三路徑為從所述第一功能單元到所述處理器之間的路徑，且所述第三路徑與 所述第一路徑及所述第二路徑均無沖突。
[0021] 可選的，所述處理器用于：在確定所述第三路徑之后，向所述總線仲裁單元發(fā)送第 二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息用于指示所述總線仲裁單元判斷所述第三路徑上 對(duì)應(yīng)的開關(guān)是否打開，及接收所述總線仲裁單元反饋的響應(yīng)消息；
[0022] 所述總線仲裁單元用于接收所述第二控制請(qǐng)求消息，并根據(jù)所述第二控制請(qǐng)求消 息判斷所述第三路徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向所述處 理器回復(fù)響應(yīng)消息，若未打開，則打開所述第三路徑上的開關(guān)。
[0023] 另一方面，本申請(qǐng)實(shí)施例還提供一種信息傳送的方法，應(yīng)用于電子設(shè)備，所述方法 包括：
[0024] 所述電子設(shè)備中的處理器接收位于所述電子設(shè)備的行列總線上的第一功能單元 發(fā)送的第一請(qǐng)求信息；其中，所述第一請(qǐng)求消息用于請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸；
[0025] 所述處理器對(duì)所述第一請(qǐng)求信息進(jìn)行分析，根據(jù)分析結(jié)果確定所述第一功能單元 在所述行列總線上的第一路徑；
[0026] 所述處理器向所述電子設(shè)備中的總線仲裁單元發(fā)送第一控制請(qǐng)求消息，所述第一 控制請(qǐng)求消息用于指示所述總線仲裁單元確定所述第一路徑上的開關(guān)是否打開；
[0027] 所述總線仲裁單元根據(jù)接收的所述第一控制請(qǐng)求消息確定所述第一路徑上的開 關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息；
[0028] 其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每 個(gè)分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；其中，所述行總線和所述列總線 的交點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總 線及所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
[0029] 可選的，在所述電子設(shè)備還包括所述處理器與所述第一功能單元之間的連接線 時(shí)，其中，所述連接線與所述行列總線不同，所述電子設(shè)備中的處理器接收位于所述電子設(shè) 備的行列總線上的第一功能單元發(fā)送的第一請(qǐng)求信息，包括：
[0030] 所述處理器通過所述連接線接收所述第一請(qǐng)求消息。
[0031] 可選的，所述總線仲裁單元根據(jù)接收的所述第一控制請(qǐng)求消息確定所述第一路徑 上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息，包括：
[0032] 所述總線仲裁單元根據(jù)所述第一控制請(qǐng)求消息，判斷所述第一路徑上的各開關(guān)是 否已打開；
[0033] 若已打開，則所述總線仲裁單元直接向所述處理器回復(fù)所述響應(yīng)消息；
[0034] 若有開關(guān)未打開，則所述總線仲裁單元打開所述第一路徑上未打開的開關(guān)，并向 所述處理器回復(fù)所述響應(yīng)消息。
[0035] 可選的，所述處理器向所述電子設(shè)備中的總線仲裁單元發(fā)送第一控制請(qǐng)求消息， 包括：
[0036] 所述處理器判斷當(dāng)前是否有第二功能單元在所述行列總線上的第二路徑與所述 第一路徑有沖突；其中，所述第二功能單元為所述至少一個(gè)功能單元中除所述第一功能單 元之外的任一個(gè)；
[0037] 若沒有，所述處理器向所述總線仲裁單元發(fā)送所述第一控制請(qǐng)求消息。
[0038] 可選的，在所述處理器判斷當(dāng)前是否有第二功能單元在所述行列總線上的第二路 徑與所述第一路徑有沖突之后，還包括：
[0039] 若有所述第二路徑與所述第一路徑有沖突，確定所述第一功能單元在所述行列總 線上的第三路徑，其中，所述第三路徑為從所述第一功能單元到所述處理器之間的路徑，且 所述第三路徑與所述第一路徑及第二路徑均無沖突。
[0040] 可選的，在所述確定所述第一功能單元在所述行列總線上的第三路徑之后，還包 括：
[0041] 所述處理器向所述總線仲裁單元發(fā)送第二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息 用于指示所述總線仲裁單元確定所述第三路徑上的開關(guān)是否打開；
[0042] 所述總線仲裁單元根據(jù)接收的所述第二控制請(qǐng)求消息確定所述第三路徑上的開 關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息。
[0043] 本申請(qǐng)實(shí)施例中提供的一種或多種技術(shù)方案，至少能實(shí)現(xiàn)如下技術(shù)效果：
[0044] 在本申請(qǐng)實(shí)施例中，由于在所述行總線和所述列總線的交點(diǎn)處設(shè)置有開關(guān)，所述 處理器可以通過控制所述總線仲裁單元，進(jìn)而通過所述總線仲裁單元控制所述開關(guān)的接通 或者斷開，所以，可以靈活地在所述處理器與需要和所述處理器連接的功能單元間建立有 效連接路徑。所以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器間的連接路 徑單一的技術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器間的建立有效連接路徑的技術(shù)效果。
[0045] 進(jìn)一步地，由于在本申請(qǐng)實(shí)施例中的技術(shù)方案，能夠?qū)崿F(xiàn)靈活在功能單元與處理 器間的建立有效連接路徑的技術(shù)效果，所以，可以確保一個(gè)功能單元當(dāng)前連接路徑被另一 個(gè)功能單元占用的情況下，可以在行列總線上建立新的有效連接路徑，進(jìn)而使得所述處理 器能夠通過行列總線同時(shí)處理該功能單元和所述另一個(gè)功能單元的工作任務(wù)所以，能夠有 效解決了現(xiàn)有技術(shù)中當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用總線 的技術(shù)問題。實(shí)現(xiàn)了并行同時(shí)使用總線的技術(shù)效果。
[0046] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案能夠并行使用總線，所以，能夠有向電 子設(shè)備中的處理器傳輸足夠的數(shù)據(jù)，這樣，即使電子設(shè)備具有強(qiáng)大的處理能力，也能有足夠 的數(shù)據(jù)提供給處理器進(jìn)行處理，所以，有效解決了現(xiàn)有技術(shù)存在處理器在某些時(shí)候利用率 不高的技術(shù)問題；實(shí)現(xiàn)了保證處理器具有高利用率的技術(shù)效果。
[0047] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案具有并行使用總線的技術(shù)效果，及具 有保證處理器具有高利用率的技術(shù)效果，所以，用戶在使用現(xiàn)有技術(shù)中的電子設(shè)備時(shí)，特別 是在電子設(shè)備中的多個(gè)優(yōu)先級(jí)不同的功能單元頻繁處于運(yùn)行狀態(tài)時(shí)，相較現(xiàn)有技術(shù)，本申 請(qǐng)技術(shù)方案中的電子設(shè)備就具有處理時(shí)間就會(huì)縮短的技術(shù)效果，進(jìn)而也給用戶帶來了更好 的用戶體驗(yàn)。

【專利附圖】

【附圖說明】
[0048]為了更清楚地說明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 申請(qǐng)的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù) 提供的附圖獲得其他的附圖。
[0049] 圖1為現(xiàn)有技術(shù)中電子設(shè)備的結(jié)構(gòu)示意圖；
[0050] 圖2為本申請(qǐng)實(shí)施例中電子設(shè)備中功能單元，行列總線，開關(guān)，處理器及總線仲裁 單元間的連接關(guān)系示意圖；
[0051] 圖3為本申請(qǐng)實(shí)施例中，功能單元，連接線，處理器和總線仲裁單元間的連接關(guān)系 示意圖；
[0052] 圖4為本申請(qǐng)實(shí)施例中，總線仲裁單元、開關(guān)和行列總線的連接線關(guān)系示意圖；
[0053] 圖5為本申請(qǐng)實(shí)施例中信息處理方法的流程圖。

【具體實(shí)施方式】
[0054] 本申請(qǐng)實(shí)施例提供了一種電子設(shè)備，所述電子設(shè)備包括：處理器；至少一個(gè)功能 單元；行列總線，用于通過所述行列總線實(shí)現(xiàn)所述至少一個(gè)功能單元中的每個(gè)與所述處理 器的連接；其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的 每個(gè)分別位于其中一行總線或列總線上，Μ、Ν均為正整數(shù)；所述行總線和所述列總線的交 點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總線及 所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
[0055] 由于在本申請(qǐng)實(shí)施例中，由于在所述行總線和所述列總線的交點(diǎn)處設(shè)置有開關(guān)， 所述處理器可以通過控制所述總線仲裁單元，進(jìn)而通過所述總線仲裁單元控制所述開關(guān)的 接通或者斷開，所以，可以靈活地在所述處理器與需要和所述處理器連接的功能單元間建 立有效連接路徑。所以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器間的連 接路徑單一的技術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器間的建立有效連接路徑的技術(shù)效 果。
[0056] 例如：當(dāng)所述電子設(shè)備的處理器正在同時(shí)運(yùn)行魔獸世界、植物大戰(zhàn)僵尸、QQ音樂 等工作任務(wù)時(shí)，用戶又增加了攝像工作任務(wù)，此時(shí)，如果所述攝像工作任務(wù)對(duì)應(yīng)的所述行列 總線上的第一條路徑被占用時(shí)，就可以通過所述行列總線為所述攝像工作任務(wù)建立與所述 第一條路徑不同的第二條路徑，進(jìn)而使所述處理器能夠通過所述第二條路徑處理所述攝像 工作任務(wù)。
[0057] 為使本申請(qǐng)的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面將結(jié)合本申請(qǐng)實(shí)施例中 的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅 是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例。基于本申請(qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人 員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。在 不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。并且，雖然在流 程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述 的步驟。
[0058] 另外，本文中術(shù)語"和/或"，僅僅是一種描述關(guān)聯(lián)對(duì)象的關(guān)聯(lián)關(guān)系，表示可以存在 三種關(guān)系，例如，Α和/或Β，可以表示：?jiǎn)为?dú)存在Α，同時(shí)存在Α和Β，單獨(dú)存在Β這三種情 況。另外，本文中字符"/"，一般表示前后關(guān)聯(lián)對(duì)象是一種"或"的關(guān)系。
[0059] 下面結(jié)合附圖，對(duì)本申請(qǐng)實(shí)施例中的電子設(shè)備的具體結(jié)構(gòu)及工作原理進(jìn)行詳細(xì)說 明。
[0060] 本申請(qǐng)實(shí)施例提供的一種電子設(shè)備，在具體實(shí)現(xiàn)過程中，所述電子設(shè)備可以是臺(tái) 式電腦，筆記本電腦，平板電腦及智能手機(jī)，也可以是其它電子設(shè)備，在此，本申請(qǐng)中就不 舉例了。
[0061] 請(qǐng)參考圖2,圖3,圖4,本申請(qǐng)實(shí)施例中的電子設(shè)備包括：
[0062] 處理器10、總線仲裁單元40、功能單元301、功能單元302……功能單元30N，開關(guān) κη、開關(guān)K12、......、開關(guān)'、行列總線20。
[0063] 通過行列總線20,能夠?qū)崿F(xiàn)每個(gè)功能單元與處理器10的連接；其中，行列總線20 包括Μ個(gè)行總線及Ν個(gè)列總線，功能單元分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正 整數(shù)；所述Μ個(gè)行總線和所述Ν個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)Κ η、開關(guān)Κ12、……、開關(guān)Km， 用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線。
[0064] 如，當(dāng)Μ為2, N為2時(shí)，S卩有2個(gè)行總線和2個(gè)列總線，2個(gè)行總線和2個(gè)列總 線就會(huì)有四個(gè)交點(diǎn)，那么在四個(gè)交點(diǎn)處分別設(shè)置的四個(gè)開關(guān)，分別為：開關(guān)K n、開關(guān)K12、開 關(guān)K21、開關(guān)Κ22。
[0065] 在本申請(qǐng)實(shí)施例的技術(shù)方案中，在所述Μ個(gè)行總線和所述Ν個(gè)列總線上的每個(gè)開 關(guān)還均通過行列總線20與所述總線仲裁單元40連接。
[0066] 在本申請(qǐng)實(shí)施例中，在行列總線20的中心位置，設(shè)置電子設(shè)備的處理器10,以確 保處理器10與每個(gè)功能單元之間的平均距離最短。這樣，當(dāng)有來自功能單元中的工作任務(wù) 時(shí)，處理器10就能及時(shí)有效的處理該任務(wù)。
[0067] 由于在Μ個(gè)行總線和Ν個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)，所以，處理器10可以通過 控制所述總線仲裁單元40,進(jìn)而通過總線仲裁單元40控制開關(guān)的接通或者斷開，進(jìn)而可以 靈活地在處理器10與需要和處理器10連接的功能單元間建立有效連接路徑，比如：在通過 總線仲裁單元40控制開關(guān)Κ η，開關(guān)Κ12，開關(guān)Κ1Ν都處于接通狀態(tài)時(shí)，功能單元301，就可以 通過Μ個(gè)行總線中的第一行總線與處理器10間建立起第一路徑。
[0068] 在本申請(qǐng)實(shí)施例中，所述電子設(shè)備還包括連接線50，通過連接線50使功能單元與 處理器10相連，以使得功能單元都可以通過連接線50向處理器10發(fā)送請(qǐng)求消息，比如：功 能單元301可以通過連接線50向處理器10發(fā)送第一請(qǐng)求消息，所述第一請(qǐng)求消息用于表 示功能單元301請(qǐng)求與處理器10進(jìn)行數(shù)據(jù)傳輸。
[0069] 在本申請(qǐng)實(shí)施例中，所述連接線50與行列總線20是不同的，具體來講，連接線50 的作用僅用于傳輸功能單元向處理器10發(fā)送的所述請(qǐng)求消息；而行列總線20的作用則為： 在處理器10接收到所述請(qǐng)求消息后，功能單元通過行列總線20向處理器10傳輸工作任 務(wù)。
[0070] 在具體應(yīng)用中，處理器10用于：接收功能單元301通過與處理器10之間的連接線 50發(fā)送的第一請(qǐng)求消息；其中，功能單元301為所述至少一個(gè)功能單元中的任一個(gè)，所述第 一請(qǐng)求消息用于請(qǐng)求與處理器10進(jìn)行數(shù)據(jù)傳輸；通過對(duì)所述第一請(qǐng)求消息的分析，確定功 能單元301在行列總線20上的第一路徑；其中，所述第一路徑為從功能單元301到處理器 10之間的路徑。
[0071 ] 在具體應(yīng)用中，所述處理器還用于：在確定所述第一路徑之后，判斷當(dāng)前是否有功 能單元302在行列總線20上的第二路徑與所述第一路徑有沖突，其中，功能單元302為所 述至少一個(gè)功能單元中除功能單元301之外的任一個(gè)；若沒有，向總線仲裁單元40發(fā)送第 一控制請(qǐng)求消息，所述第一控制請(qǐng)求消息用于指示總線仲裁單元40判斷所述第一路徑在 行列總線20上對(duì)應(yīng)的開關(guān)是否打開，及接收總線仲裁單元40反饋的響應(yīng)消息。
[0072] 在具體應(yīng)用中，總線仲裁單元40用于接收所述第一控制請(qǐng)求消息，并根據(jù)所述第 一控制請(qǐng)求消息判斷所述第一路徑在行列總線20上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打 開，則向處理器10回復(fù)響應(yīng)消息，若未打開，則打開所述第一路徑上的開關(guān)，并向處理器10 回復(fù)所述響應(yīng)消息。
[0073] 在具體應(yīng)用中，處理器10還用于：在確定有功能單元302在行列總線20上的所述 第二路徑與所述第一路徑有沖突之后，確定功能單元301在行列總線20上的第三路徑；其 中，所述第三路徑為從功能單元301到處理器10之間的路徑，且所述第三路徑與所述第一 路徑及所述第二路徑均無沖突。
[0074] 在處理器10確定所述第三路徑之后，向總線仲裁單元40發(fā)送第二控制請(qǐng)求消息， 所述第二控制請(qǐng)求消息用于指示總線仲裁單元40判斷所述第三路徑上對(duì)應(yīng)的開關(guān)是否打 開，及接收總線仲裁單元40反饋的響應(yīng)消息；
[0075] 而總線仲裁單元40用于接收所述第二控制請(qǐng)求消息，并根據(jù)所述第二控制請(qǐng)求 消息判斷所述第三路徑在行列總線20上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向處理 器10回復(fù)響應(yīng)消息，若未打開，則打開所述第三路徑上的開關(guān)。
[0076] 通過上述描述可知，由于在本申請(qǐng)實(shí)施例中，功能單元分別通過連接線50和行列 總線20與處理器10連接，所以，在功能單元301有第一工作任務(wù)需要處理器10處理時(shí)，功 能單元301首先通過連接線50將所述第一請(qǐng)求消息發(fā)送給處理器10,處理器10能夠基于 所述第一請(qǐng)求信息向總線仲裁單元40發(fā)送第一控制請(qǐng)求信息，通過對(duì)總線仲裁單元40進(jìn) 行控制，使總線仲裁單元40再去控制行列總線20上的開關(guān)，在功能單元301和處理器10 間建立第一路徑，這樣，通過第一路徑處理器10就能夠處理所述第一工作任務(wù)了。
[0077] 在具體實(shí)現(xiàn)過程中，處理器10通過連接線50接收到功能單元301發(fā)送的所述第 一請(qǐng)求消息后，處理器10會(huì)基于所述第一請(qǐng)求消息進(jìn)行分析，判斷出在行列總線20上，功 能單元301與處理器10所需建立的所述第一路徑。
[0078] 進(jìn)一步地，處理器10在基于所述第一請(qǐng)求消息進(jìn)行分析時(shí)，會(huì)首先獲得行列總線 20的當(dāng)前使用參數(shù)以及預(yù)先設(shè)定的行列總線20的設(shè)定使用參數(shù)，然后，基于所述當(dāng)前使用 參數(shù)及所述設(shè)定使用參數(shù)，在行列總線20上確定出所述第一路徑。所述設(shè)定使用參數(shù)可以 包括：功能單元301的額定使用頻率、額定傳輸量、額定工作頻率、及行列總線20的額定總 線帶寬、及行列總線20與處理器10間的實(shí)際距離。
[0079] 通過上述描述可知，在本申請(qǐng)實(shí)施例中的技術(shù)方案中，由于行列總線20上有很多 開關(guān)，所以，可以通過總線仲裁單元40去靈活控制開關(guān)，在行列總線20上為功能301和處 理器10間建立所述第一路徑。比如，在Μ和N都是2時(shí)：
[0080] 在通過總線仲裁單元40控制開關(guān)Κη，開關(guān)Κ12都處于接通狀態(tài)時(shí)，功能單元301， 就可以通過Μ個(gè)行總線中的第一行總線與處理器10間建立起所述第一路徑；或
[0081] 在通過總線仲裁單元40控制開關(guān)K21，開關(guān)Κ22都處于接通狀態(tài)時(shí)，功能單元301， 就可以通過Μ個(gè)行總線中的第二行總線與處理器10間建立起所述第一路徑；或
[0082] 在通過總線仲裁單元40控制開關(guān)Κη，開關(guān)K21，開關(guān)Κ 22都處于接通狀態(tài)時(shí)，功能 單元301，就可以通過Μ個(gè)行總線中的第一及第二行總線與處理器10間建立起所述第一路 徑。
[0083] 可見，在本申請(qǐng)實(shí)施例中，由于在Μ個(gè)行總線和Ν個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)， 處理器10可以通過控制總線仲裁單元40,進(jìn)而通過總線仲裁單元40控制開關(guān)的接通或者 斷開，所以，可以靈活地在處理器10與需要和處理器10連接的功能單元間建立有效連接路 徑。所以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器間的連接路徑單一的 技術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器間的建立有效連接路徑的技術(shù)效果。
[0084] 還是以Μ和Ν為2為例，在同一時(shí)刻，功能單元301有所述第一工作任務(wù)及功能單 元302有第二工作任務(wù)，需要處理器10進(jìn)行處理時(shí)，首先，功能單元301通過連接線50向 處理器10發(fā)送所述第一請(qǐng)求消息；功能單元302通過連接線50向處理器10發(fā)送第一控制 請(qǐng)求消息；然后，處理器10基于所述第一請(qǐng)求消息向總線仲裁單元40發(fā)送第一控制請(qǐng)求信 息，去控制總線仲裁單元40,并通過總線仲裁單元40控制開關(guān)Kn，開關(guān)K12都處于接通狀 態(tài)，進(jìn)而使功能單元301可以通過Μ個(gè)行總線中的第一行總線與處理器10間建立起所述第 一路徑；處理器10還基于所述第一控制請(qǐng)求消息向總線仲裁控制單元40發(fā)送第二控制請(qǐng) 求信息，去控制總線仲裁單元40,并通過總線仲裁單元40控制開關(guān)K 21，開關(guān)Κ22都處于接 通狀態(tài)，進(jìn)而使功能單元302可以通過Μ個(gè)行總線中的第二行總線與處理器10間建立起第 二路徑；然后，通過所述第一路徑，處理器10可以處理所述第一工作任務(wù)，通過所述第二路 徑，處理器可以處理所述第二工作任務(wù)。
[0085] 在本申請(qǐng)實(shí)施例中，建立所述第二路徑的具體過程如下：
[0086] 在建立所述第一路徑之后，處理器10判斷功能單元302在行列總線20上的第二 當(dāng)前路徑是否與所述第一路徑相沖突，獲得一判斷結(jié)果；如果判斷結(jié)果為否，則確定所述第 二當(dāng)前路徑為所述第二路徑，并控制總線仲裁單元40,通過總線仲裁單元40控制所述第二 當(dāng)前路徑上的開關(guān)都處于接通狀態(tài)，進(jìn)而建立所述第二路徑。如果判斷結(jié)果為是，則從行列 總線20上確定出與所述第二當(dāng)前路徑不同的第三當(dāng)前路徑，并確定出所述第三當(dāng)前路徑 上的開關(guān)，然后，處理器10通過控制總線仲裁單元20,通過總線仲裁單元20控制所述第三 當(dāng)前路徑上的開關(guān)都處于接通狀態(tài)，進(jìn)而使所述第三當(dāng)前路徑為所述第二路徑。
[0087] 可見，在本申請(qǐng)實(shí)施例中，可以同時(shí)建立多個(gè)功能單元與處理器10間的多個(gè)有效 連接路徑，即：本申請(qǐng)實(shí)施例中的技術(shù)方案能夠并行使用總線，所以，能夠有效解決現(xiàn)有技 術(shù)中，當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用總線的技術(shù)問題，實(shí) 現(xiàn)并行使用總線的技術(shù)效果。
[0088] 還是以Μ和Ν為2為例，建立所述第一路徑和所述第二路徑后，處理器10就可以 處理第一工作任務(wù)和所述第二工作任務(wù)，假設(shè)所述第一工作任務(wù)對(duì)應(yīng)的第一數(shù)據(jù)量；所述 第二工作任務(wù)對(duì)應(yīng)第二數(shù)據(jù)量，那么，處理器10處理的總數(shù)據(jù)量為所述第一數(shù)據(jù)量和所述 第二數(shù)據(jù)量之和。而同樣的情況如果在現(xiàn)有技術(shù)中，由于功能單元的優(yōu)先級(jí)有高低，在高優(yōu) 先級(jí)功能單元使用總線時(shí)，低優(yōu)先級(jí)功能單元不能使用，所以，現(xiàn)有技術(shù)中處理器60處理 的總數(shù)據(jù)量為所述第一數(shù)據(jù)量或所述第二數(shù)據(jù)量，顯然，要比本申請(qǐng)中的處理器10的總數(shù) 據(jù)量低。
[0089] 所以，本申請(qǐng)實(shí)施例中的技術(shù)方案，能夠有效解決了現(xiàn)有技術(shù)存在處理器在某些 時(shí)候利用率不高的技術(shù)問題；實(shí)現(xiàn)了保證處理器具有高利用率的技術(shù)效果。
[0090] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案具有并行使用總線的技術(shù)效果，及具 有保證處理器具有高利用率的技術(shù)效果，所以，用戶在使用現(xiàn)有技術(shù)中的電子設(shè)備時(shí)，特別 是在電子設(shè)備中的多個(gè)優(yōu)先級(jí)不同的功能單元頻繁處于運(yùn)行狀態(tài)時(shí)，相較現(xiàn)有技術(shù)，本申 請(qǐng)技術(shù)方案中的電子設(shè)備就具有處理時(shí)間就會(huì)縮短的技術(shù)效果，進(jìn)而也給用戶帶來了更好 的用戶體驗(yàn)。
[0091 ] 基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種信息傳送的方法，該方法應(yīng)用一電 子設(shè)備，所述電子設(shè)備包括：處理器10 ;至少一個(gè)功能單元；行列總線20,用于通過行列總 線20實(shí)現(xiàn)所述至少一個(gè)功能單元中的每個(gè)與處理器10的連接；其中，行列總線20包括Μ 個(gè)行總線及Ν個(gè)列總線，所述至少一個(gè)功能單元中的每個(gè)分別位于其中一行總線或列總線 上，Μ、Ν均為正整數(shù)；所述Μ個(gè)行總線和所述Ν個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)，用于接通或 斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總線及所述N個(gè)列總線中，至少有一個(gè) 行總線和/或至少有一個(gè)列總線與處理器10連接。
[0092] 所述電子設(shè)備還包括總線仲裁單元40,處理器10通過總線仲裁單元40控制開關(guān) 的接通或者斷開。
[0093] 在具體實(shí)現(xiàn)過程中，所述電子設(shè)備可以是臺(tái)式電腦，筆記本電腦，平板電腦及智能 手機(jī)，也可以是其它電子設(shè)備，在此，本申請(qǐng)中就不一一舉例了。
[0094] 請(qǐng)參考圖5,所述方法包括：
[0095] 步驟201 :所述電子設(shè)備中的處理器10接收位于所述電子設(shè)備的行列總線20上 的第一功能單元發(fā)送的第一請(qǐng)求信息；其中，所述第一請(qǐng)求消息用于請(qǐng)求與處理器10進(jìn)行 數(shù)據(jù)傳輸。
[0096] 在具體實(shí)現(xiàn)過程中，處理器10通過連接線50接收位于行列總線20上的第一功能 單元的所述第一請(qǐng)求消息。
[0097] 可選的，本發(fā)明實(shí)施例中，在所述電子設(shè)備還包括處理器10與所述第一功能單元 之間的連接線50時(shí)，其中，連接線50與行列總線20不同，所述電子設(shè)備中的處理器10接 收位于所述電子設(shè)備的行列總線20上的第一功能單元發(fā)送的第一請(qǐng)求信息，包括：
[0098] 處理器10通過連接線50接收所述第一請(qǐng)求消息。具體來講，不同在于：
[0099] 在本申請(qǐng)實(shí)施例中，所述連接線50與行列總線20是不同的，具體來講，連接線50 的作用僅用于傳輸功能單元向處理器10發(fā)送的所述請(qǐng)求消息；而行列總線20的作用則為： 在處理器10接收到所述請(qǐng)求消息后，功能單元通過行列總線20向處理器10傳輸工作任 務(wù)。
[0100] 進(jìn)一步的，通過連接線50接收到所述第一請(qǐng)求消息之后。在功能單元與處理器10 之間建立第一路徑。如何建立第一路徑的具體方法為步驟202。
[0101] 步驟202 :處理器10對(duì)所述第一請(qǐng)求信息進(jìn)行分析，根據(jù)分析結(jié)果確定所述第一 功能單元在行列總線20上的第一路徑；
[0102] 在具體實(shí)現(xiàn)過程中，基于所述第一請(qǐng)求消息，通過處理器10對(duì)總線仲裁單元40進(jìn) 行控制，使總線仲裁單元40再去控制行列總線20上的開關(guān)，在功能單元與處理器10之間 建立第一路徑。在通過處理器10確定出功能單元與處理器10之間建立第一路徑之后，如 何判斷第一路徑上的開關(guān)是否打開，具體方法為步驟203。
[0103] 步驟203 :處理器10向所述電子設(shè)備中的總線仲裁單元40發(fā)送第一控制請(qǐng)求消 息，所述第一控制請(qǐng)求消息用于指示總線仲裁單元40確定所述第一路徑上的開關(guān)是否打 開；
[0104] 在具體實(shí)現(xiàn)過程中，由于行列總線20上有很多開關(guān)，所以，可以通過處理器10向 總線仲裁單元40發(fā)送所述第一控制請(qǐng)求消息，通過總線仲裁單元40對(duì)所述第一控制請(qǐng)求 消息的分析，從而去靈活控制開關(guān)。進(jìn)一步地，
[0105] 可選的，在本申請(qǐng)實(shí)施例中，總線仲裁單元40根據(jù)接收的所述第一控制請(qǐng)求消息 確定所述第一路徑上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向處理器10回復(fù)響應(yīng)消息，包 括：總線仲裁單元40根據(jù)所述第一控制請(qǐng)求消息，判斷所述第一路徑上的各開關(guān)是否已打 開；若已打開，則總線仲裁單元40直接向處理器10回復(fù)所述響應(yīng)消息；若有開關(guān)未打開， 則總線仲裁單元40打開所述第一路徑上未打開的開關(guān)，并向處理器10回復(fù)所述響應(yīng)消息。
[0106] 在具體實(shí)現(xiàn)過程中，由于在Μ個(gè)行總線和N個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)，處理器 10可以通過控制總線仲裁單元40,進(jìn)而通過總線仲裁單元40控制開關(guān)的接通或者斷開，所 以，可以靈活地在處理器10與需要和處理器10連接的功能單元間建立有效連接路徑。所 以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器10間的連接路徑單一的技 術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器間的建立有效連接路徑的技術(shù)效果。進(jìn)一步地，
[0107] 可選的，本申請(qǐng)實(shí)施例中，處理器10向所述電子設(shè)備中的總線仲裁單元40發(fā)送第 一控制請(qǐng)求消息，包括：處理器10判斷當(dāng)前是否有第二功能單元在行列總線40上的第二路 徑與所述第一路徑有沖突；其中，所述第二功能單元為所述至少一個(gè)功能單元中除所述第 一功能單元之外的任一個(gè)；若沒有，處理器10向總線仲裁單元40發(fā)送所述第一控制請(qǐng)求消 肩、。
[0108] 具體實(shí)現(xiàn)過程中，在建立所述第一路徑之后，通過對(duì)所述第一控制請(qǐng)求消息的分 析，通過總線仲裁單元40判斷功能單元302在行列總線20上的第二當(dāng)前路徑是否與所述 第一路徑相沖突，獲得一判斷結(jié)果。如果判斷結(jié)果為否，則確定所述第二當(dāng)前路徑為所述第 二路徑，并通過控制總線仲裁單元40,再通過總線仲裁單元40控制所述第二當(dāng)前路徑上的 開關(guān)都處于接通狀態(tài)，進(jìn)而建立所述第二路徑。進(jìn)一步地，
[0109] 可選的，本申請(qǐng)實(shí)施例中，在處理器10判斷當(dāng)前是否有第二功能單元在行列總線 20上的路徑與所述第一路徑有沖突之后，還包括：
[0110] 若有行列總線20第二路徑與所述第一路徑有沖突，確定所述第一功能單元在行 列總線20上的第三路徑，其中，所述第三路徑為從所述第一功能單元到處理器10之間的路 徑，且所述第三路徑與所述第一路徑及第二路徑均無沖突。
[0111] 具體實(shí)現(xiàn)過程中，如果判斷結(jié)果為是，則確定所述第二當(dāng)前路徑與所述第二路徑 有沖突，通過處理器10從行列總線20上確定出與所述第二當(dāng)前路徑不同的第三當(dāng)前路徑， 并確定出所述第三當(dāng)前路徑上的開關(guān)，然后，通過處理器10控制總線仲裁單元20,且通過 總線仲裁單元20控制所述第三當(dāng)前路徑上的開關(guān)都處于接通狀態(tài)，進(jìn)而使所述第三當(dāng)前 路徑為所述第二路徑?？梢姡旧暾?qǐng)實(shí)施例中的技術(shù)方案能夠并行使用總線，所以，能夠有 效解決現(xiàn)有技術(shù)中，當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用總線 的技術(shù)問題，實(shí)現(xiàn)并行使用總線的技術(shù)效果。在確定出有效路徑之后，如何判斷有效路徑上 的開關(guān)是否打開，具體通過步驟204。
[0112] 步驟204 :總線仲裁單元40根據(jù)接收的所述第一控制請(qǐng)求消息確定所述第一路徑 上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向處理器10回復(fù)響應(yīng)消息；
[0113] 其中，行列總線20包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每 個(gè)分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；其中，所述行總線和所述列總線 的交點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總 線及所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與處理器10連接。
[0114] 可選的，本申請(qǐng)實(shí)施例中，在所述確定所述第一功能單元在行列總線20上的第三 路徑之后，還包括：
[0115] 處理器10向總線仲裁單元40發(fā)送第二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息用 于指示總線仲裁單元40確定所述第三路徑上的開關(guān)是否打開；總線仲裁單元40根據(jù)接收 的所述第二控制請(qǐng)求消息確定所述第三路徑上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向處理 器10回復(fù)響應(yīng)消息。
[0116] 由于在本實(shí)施例中，步驟204為與步驟203中打開開關(guān)的工作過程基本相同，所 以，其具體的工作過程就不再進(jìn)行具體的描述了。下面以Μ和N均為2為例，對(duì)本申請(qǐng)實(shí)施 例中的方法實(shí)施過程進(jìn)行詳細(xì)的描述：
[0117] 當(dāng)Μ為2，Ν為2時(shí)，即有2個(gè)行總線和2個(gè)列總線，2個(gè)行總線和2個(gè)列總線就會(huì) 有四個(gè)交點(diǎn)，那么在四個(gè)交點(diǎn)處分別設(shè)置的四個(gè)開關(guān)，分別為：開關(guān)κ η、開關(guān)κ12、開關(guān)κ21、 開關(guān)κ22。
[0118] 處理器10接收功能單元301通過與處理器10之間的連接線50發(fā)送的第一請(qǐng)求 消息；其中，功能單元301為所述至少一個(gè)功能單元中的任一個(gè)，所述第一請(qǐng)求消息用于請(qǐng) 求與處理器10進(jìn)行數(shù)據(jù)傳輸；通過對(duì)所述第一請(qǐng)求消息的分析，確定功能單元301在行列 總線20上的第一路徑；其中，所述第一路徑為從功能單元301到處理器10之間的路徑。
[0119] 所述處理器在確定所述第一路徑之后，判斷當(dāng)前是否有功能單元302在行列總線 20上的第二路徑與所述第一路徑有沖突，其中，功能單元302為所述至少一個(gè)功能單元中 除功能單元301之外的任一個(gè)；若沒有，向總線仲裁單元40發(fā)送第一控制請(qǐng)求消息，所述第 一控制請(qǐng)求消息用于指示總線仲裁單元40判斷所述第一路徑在行列總線20上對(duì)應(yīng)的開關(guān) 是否打開，及接收總線仲裁單元40反饋的響應(yīng)消息。
[0120] 總線仲裁單元40接收所述第一控制請(qǐng)求消息，并根據(jù)所述第一控制請(qǐng)求消息判 斷所述第一路徑在行列總線20上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向處理器10回 復(fù)響應(yīng)消息，若未打開，則打開所述第一路徑上的開關(guān)，并向處理器10回復(fù)所述響應(yīng)消息。
[0121] 處理器10在確定有功能單元302在行列總線20上的所述第二路徑與所述第一路 徑有沖突之后，確定功能單元301在行列總線20上的第三路徑；其中，所述第三路徑為從功 能單元301到處理器10之間的路徑，且所述第三路徑與所述第一路徑及所述第二路徑均無 沖突。
[0122] 在處理器10確定所述第三路徑之后，向總線仲裁單元40發(fā)送第二控制請(qǐng)求消息， 所述第二控制請(qǐng)求消息用于指示總線仲裁單元40判斷所述第三路徑上對(duì)應(yīng)的開關(guān)是否打 開，及接收總線仲裁單元40反饋的響應(yīng)消息。
[0123] 而總線仲裁單元40用于接收所述第二控制請(qǐng)求消息，并根據(jù)所述第二控制請(qǐng)求 消息判斷所述第三路徑在行列總線20上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向處理 器10回復(fù)響應(yīng)消息，若未打開，則打開所述第三路徑上的開關(guān)。
[0124] 通過上述描述可知，由于在本申請(qǐng)實(shí)施例中，功能單元分別通過連接線50和行列 總線20與處理器10連接，所以，在功能單元301有第一工作任務(wù)需要處理器10處理時(shí)，功 能單元301首先通過連接線50將所述第一請(qǐng)求消息發(fā)送給處理器10,處理器10能夠基于 所述第一請(qǐng)求信息向總線仲裁單元40發(fā)送第一控制請(qǐng)求信息，通過對(duì)總線仲裁單元40進(jìn) 行控制，使總線仲裁單元40再去控制行列總線20上的開關(guān)，在功能單元301和處理器10 間建立第一路徑，這樣，通過第一路徑處理器10就能夠處理所述第一工作任務(wù)了。
[0125] 在具體實(shí)現(xiàn)過程中，處理器10通過連接線50接收到功能單元301發(fā)送的所述第 一請(qǐng)求消息后，處理器10會(huì)基于所述第一請(qǐng)求消息進(jìn)行分析，判斷出在行列總線20上，功 能單元301與處理器10所需建立的所述第一路徑。
[0126] 處理器10在基于所述第一請(qǐng)求消息進(jìn)行分析時(shí)，會(huì)首先獲得行列總線20的當(dāng)前 使用參數(shù)以及預(yù)先設(shè)定的行列總線20的設(shè)定使用參數(shù)，然后，基于所述當(dāng)前使用參數(shù)及所 述設(shè)定使用參數(shù)，在行列總線20上確定出所述第一路徑。所述設(shè)定使用參數(shù)可以包括：功 能單元301的額定使用頻率、額定傳輸量、額定工作頻率、及行列總線20的額定總線帶寬、 及行列總線20與處理器10間的實(shí)際距離。
[0127] 通過上述描述可知，在本申請(qǐng)實(shí)施例中的技術(shù)方案中，由于行列總線20上有很多 開關(guān)，所以，可以通過總線仲裁單元40去靈活控制開關(guān)，在行列總線20上為功能301和處 理器10間建立所述第一路徑。
[0128] 比如，繼續(xù)以Μ和N都是2為例，可以有的情況包括：
[0129] 在通過總線仲裁單元40控制開關(guān)Κη，開關(guān)Κ12都處于接通狀態(tài)時(shí)，功能單元301， 就可以通過Μ個(gè)行總線中的第一行總線與處理器10間建立起所述第一路徑；或
[0130] 在通過總線仲裁單元40控制開關(guān)K21，開關(guān)Κ22都處于接通狀態(tài)時(shí)，功能單元301， 就可以通過Μ個(gè)行總線中的第二行總線與處理器10間建立起所述第一路徑；或
[0131] 在通過總線仲裁單元40控制開關(guān)Κη，開關(guān)K21，開關(guān)Κ 22都處于接通狀態(tài)時(shí)，功能 單元301，就可以通過Μ個(gè)行總線中的第一及第二行總線與處理器10間建立起所述第一路 徑。
[0132] 可見，在本申請(qǐng)實(shí)施例中，由于在Μ個(gè)行總線和Ν個(gè)列總線的交點(diǎn)處設(shè)置有開關(guān)， 處理器10可以通過控制總線仲裁單元40,進(jìn)而通過總線仲裁單元40控制開關(guān)的接通或者 斷開，所以，可以靈活地在處理器10與需要和處理器10連接的功能單元間建立有效連接路 徑。所以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器間的連接路徑單一的 技術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器間的建立有效連接路徑的技術(shù)效果。
[0133] 還是繼續(xù)以Μ和Ν為2為例，在同一時(shí)刻，功能單元301有所述第一工作任務(wù)及功 能單元302有第二工作任務(wù)，需要處理器10進(jìn)行處理時(shí)，首先，功能單元301通過連接線50 向處理器10發(fā)送所述第一請(qǐng)求消息；功能單元302通過連接線50向處理器10發(fā)送第一控 制請(qǐng)求消息；然后，處理器10基于所述第一請(qǐng)求消息向總線仲裁單元40發(fā)送第一控制請(qǐng)求 信息，去控制總線仲裁單元40,并通過總線仲裁單元40控制開關(guān)Κ η，開關(guān)Κ12都處于接通狀 態(tài)，進(jìn)而使功能單元301可以通過Μ個(gè)行總線中的第一行總線與處理器10間建立起所述第 一路徑；處理器10還基于所述第一控制請(qǐng)求消息向總線仲裁控制單元40發(fā)送第二控制請(qǐng) 求信息，去控制總線仲裁單元40,并通過總線仲裁單元40控制開關(guān)K 21，開關(guān)Κ22都處于接 通狀態(tài)，進(jìn)而使功能單元302可以通過Μ個(gè)行總線中的第二行總線與處理器10間建立起第 二路徑；然后，通過所述第一路徑，處理器10可以處理所述第一工作任務(wù)，通過所述第二路 徑，處理器可以處理所述第二工作任務(wù)。
[0134] 在本申請(qǐng)實(shí)施例中，建立所述第二路徑的具體過程如下：
[0135] 在建立所述第一路徑之后，處理器10判斷功能單元302在行列總線20上的第二 當(dāng)前路徑是否與所述第一路徑相沖突，獲得一判斷結(jié)果；如果判斷結(jié)果為否，則確定所述第 二當(dāng)前路徑為所述第二路徑，并控制總線仲裁單元40,通過總線仲裁單元40控制所述第二 當(dāng)前路徑上的開關(guān)都處于接通狀態(tài)，進(jìn)而建立所述第二路徑。如果判斷結(jié)果為是，則從行列 總線20上確定出與所述第二當(dāng)前路徑不同的第三當(dāng)前路徑，并確定出所述第三當(dāng)前路徑 上的開關(guān)，然后，處理器10通過控制總線仲裁單元20,通過總線仲裁單元20控制所述第三 當(dāng)前路徑上的開關(guān)都處于接通狀態(tài)，進(jìn)而使所述第三當(dāng)前路徑為所述第二路徑。
[0136] 可見，在本申請(qǐng)實(shí)施例中，可以同時(shí)建立多個(gè)功能單元與處理器10間的多個(gè)有效 連接路徑，即：本申請(qǐng)實(shí)施例中的技術(shù)方案能夠并行使用總線，所以，能夠有效解決現(xiàn)有技 術(shù)中，當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用總線的技術(shù)問題，實(shí) 現(xiàn)并行使用總線的技術(shù)效果。
[0137] 還是以Μ和N為2為例，建立所述第一路徑和所述第二路徑后，處理器10就可以 處理第一工作任務(wù)和所述第二工作任務(wù)，假設(shè)所述第一工作任務(wù)對(duì)應(yīng)的第一數(shù)據(jù)量；所述 第二工作任務(wù)對(duì)應(yīng)第二數(shù)據(jù)量，那么，處理器10處理的總數(shù)據(jù)量為所述第一數(shù)據(jù)量和所述 第二數(shù)據(jù)量之和。而同樣的情況如果在現(xiàn)有技術(shù)中，由于功能單元的優(yōu)先級(jí)有高低，在高優(yōu) 先級(jí)功能單元使用總線時(shí)，低優(yōu)先級(jí)功能單元不能使用，所以，現(xiàn)有技術(shù)中處理器60處理 的總數(shù)據(jù)量為所述第一數(shù)據(jù)量或所述第二數(shù)據(jù)量，顯然，要比本申請(qǐng)中的處理器10的總數(shù) 據(jù)量低。
[0138] 所以，本申請(qǐng)實(shí)施例中的技術(shù)方案，能夠有效解決了現(xiàn)有技術(shù)存在處理器在某些 時(shí)候利用率不高的技術(shù)問題；實(shí)現(xiàn)了保證處理器具有高利用率的技術(shù)效果。
[0139] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案具有并行使用總線的技術(shù)效果，及具 有保證處理器具有高利用率的技術(shù)效果，所以，用戶在使用現(xiàn)有技術(shù)中的電子設(shè)備時(shí)，特別 是在電子設(shè)備中的多個(gè)優(yōu)先級(jí)不同的功能單元頻繁處于運(yùn)行狀態(tài)時(shí)，相較現(xiàn)有技術(shù)，本申 請(qǐng)技術(shù)方案中的電子設(shè)備就具有處理時(shí)間就會(huì)縮短的技術(shù)效果，進(jìn)而也給用戶帶來了更好 的用戶體驗(yàn)。
[0140] 總之，本申請(qǐng)實(shí)施例中提供的一種或多種技術(shù)方案，至少能實(shí)現(xiàn)如下技術(shù)效果：
[0141] 在本申請(qǐng)實(shí)施例中，由于在所述行總線和所述列總線的交點(diǎn)處設(shè)置有開關(guān)，處理 器10可以通過控制總線仲裁單元40,進(jìn)而通過總線仲裁單元40控制所述開關(guān)的接通或者 斷開，所以，可以靈活地在處理器10與需要和處理器10連接的功能單元間建立有效連接路 徑。所以，有效解決了現(xiàn)有技術(shù)中的電子設(shè)備存在功能單元與處理器10間的連接路徑單一 的技術(shù)問題，實(shí)現(xiàn)靈活在功能單元與處理器10間的建立有效連接路徑的技術(shù)效果。
[0142] 進(jìn)一步地，由于在本申請(qǐng)實(shí)施例中的技術(shù)方案，能夠?qū)崿F(xiàn)靈活在功能單元與處理 器10間的建立有效連接路徑的技術(shù)效果，所以，可以確保一個(gè)功能單元當(dāng)前連接路徑被另 一個(gè)功能單元占用的情況下，可以在行列總線20上建立新有效連接路徑，進(jìn)而使得處理器 10能夠通過行列總線20同時(shí)處理該功能單元和所述另一個(gè)功能單元的工作任務(wù)所以，能 夠有效解決了現(xiàn)有技術(shù)中當(dāng)優(yōu)先級(jí)不同的功能單元在使用總線時(shí)，存在不能同時(shí)并行使用 總線的技術(shù)問題。實(shí)現(xiàn)了并行同時(shí)使用總線的技術(shù)效果。
[0143] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案能夠并行使用總線，所以，能夠有向電 子設(shè)備中的處理器10傳輸足夠的數(shù)據(jù)，這樣，即使電子設(shè)備具有強(qiáng)大的處理能力，也能有 足夠的數(shù)據(jù)提供給處理器10進(jìn)行處理，所以，有效解決了現(xiàn)有技術(shù)存在處理器60在某些時(shí) 候利用率不高的技術(shù)問題；實(shí)現(xiàn)了保證處理器10具有高利用率的技術(shù)效果。
[0144] 進(jìn)一步地，由于本申請(qǐng)實(shí)施例中的技術(shù)方案具有并行使用總線的技術(shù)效果，及具 有保證處理器10具有高利用率的技術(shù)效果，所以，用戶在使用現(xiàn)有技術(shù)中的電子設(shè)備時(shí)， 特別是在電子設(shè)備中的多個(gè)優(yōu)先級(jí)不同的功能單元頻繁處于運(yùn)行狀態(tài)時(shí)，相較現(xiàn)有技術(shù)， 本申請(qǐng)技術(shù)方案中的電子設(shè)備就具有處理時(shí)間就會(huì)縮短的技術(shù)效果，進(jìn)而也給用戶帶來了 更好的用戶體驗(yàn)。
[0145] 所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡(jiǎn)潔，僅以上述各功能 模塊的劃分進(jìn)行舉例說明，實(shí)際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能單 元完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能單元，以完成以上描述的全部或者部分功 能。上述描述的系統(tǒng)，裝置和單元的具體工作過程，可以參考前述方法實(shí)施例中的對(duì)應(yīng)過 程，在此不再贅述。
[0146] 在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的系統(tǒng)，裝置和方法，可以 通過其它的方式實(shí)現(xiàn)。例如，以上所描述的裝置實(shí)施例僅僅是示意性的，例如，所述模塊或 單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元 或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所 顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的 間接耦合或通信連接，可以是電性，機(jī)械或其它的形式。
[0147] 所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯 示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè) 網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本實(shí)施例方案的目 的。
[0148] 另外，在本申請(qǐng)各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以 是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單 元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能單元的形式實(shí)現(xiàn)。
[0149] 所述集成的單元如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用 時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本申請(qǐng)的技術(shù)方案本質(zhì)上 或者說對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式 體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī) 設(shè)備（可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等）或處理器（processor)執(zhí)行本申請(qǐng)各 個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤、移動(dòng)硬盤、只讀存儲(chǔ) 器（ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器（RAM，Random Access Memory)、磁碟或者光 盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。
[0150] 具體來講，本申請(qǐng)實(shí)施例中的一種硬件設(shè)備連接方法對(duì)應(yīng)的計(jì)算機(jī)程序指令可以 被存儲(chǔ)在光盤，硬盤，U盤等存儲(chǔ)介質(zhì)上，當(dāng)存儲(chǔ)介質(zhì)中的與一種硬件設(shè)備連接方法對(duì)應(yīng)的 計(jì)算機(jī)程序指令被一電子設(shè)備讀取或被執(zhí)行時(shí)，包括如下步驟：
[0151] 所述電子設(shè)備中的處理器接收位于所述電子設(shè)備的行列總線上的第一功能單元 發(fā)送的第一請(qǐng)求信息；其中，所述第一請(qǐng)求消息用于請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸；
[0152] 所述處理器對(duì)所述第一請(qǐng)求信息進(jìn)行分析，根據(jù)分析結(jié)果確定所述第一功能單元 在所述行列總線上的第一路徑；
[0153] 所述處理器向所述電子設(shè)備中的總線仲裁單元發(fā)送第一控制請(qǐng)求消息，所述第一 控制請(qǐng)求消息用于指示所述總線仲裁單元確定所述第一路徑上的開關(guān)是否打開；
[0154] 所述總線仲裁單元根據(jù)接收的所述第一控制請(qǐng)求消息確定所述第一路徑上的開 關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息；
[0155] 其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每 個(gè)分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；其中，所述行總線和所述列總線 的交點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總 線及所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
[0156] 可選的，所述存儲(chǔ)介質(zhì)中存儲(chǔ)的與步驟：在所述電子設(shè)備還包括所述處理器與所 述第一功能單元之間的連接線時(shí)，其中，所述連接線與所述行列總線不同，所述電子設(shè)備中 的處理器接收位于所述電子設(shè)備的行列總線上的第一功能單元發(fā)送的第一請(qǐng)求信息，對(duì)應(yīng) 的計(jì)算機(jī)指令在被執(zhí)行的過程中，具體包括：所述處理器通過所述連接線接收所述第一請(qǐng) 求消息。
[0157] 可選的，所述存儲(chǔ)介質(zhì)中存儲(chǔ)的與步驟：通過所述總線仲裁單元根據(jù)接收的所述 第一控制請(qǐng)求消息確定所述第一路徑上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器 回復(fù)響應(yīng)消息，對(duì)應(yīng)的計(jì)算機(jī)指令在被執(zhí)行的過程中，具體包括：
[0158] 所述總線仲裁單元根據(jù)所述第一控制請(qǐng)求消息，判斷所述第一路徑上的各開關(guān)是 否已打開；
[0159] 若已打開，則所述總線仲裁單元直接向所述處理器回復(fù)所述響應(yīng)消息；
[0160] 若有開關(guān)未打開，則所述總線仲裁單元打開所述第一路徑上未打開的開關(guān)，并向 所述處理器回復(fù)所述響應(yīng)消息。
[0161] 可選的，所述存儲(chǔ)介質(zhì)中存儲(chǔ)的與步驟：通過所述處理器向所述電子設(shè)備中的總 線仲裁單元發(fā)送第一控制請(qǐng)求消息，對(duì)應(yīng)的計(jì)算機(jī)指令在被執(zhí)行的過程中，具體包括：
[0162] 所述處理器判斷當(dāng)前是否有第二功能單元在所述行列總線上的第二路徑與所述 第一路徑有沖突；其中，所述第二功能單元為所述至少一個(gè)功能單元中除所述第一功能單 元之外的任一個(gè)；
[0163] 若沒有，所述處理器向所述總線仲裁單元發(fā)送所述第一控制請(qǐng)求消息。
[0164] 可選的，所述存儲(chǔ)介質(zhì)中存儲(chǔ)的與步驟：通過在所述處理器判斷當(dāng)前是否有第二 功能單元在所述行列總線上的路徑與所述第二路徑有沖突之后，對(duì)應(yīng)的計(jì)算機(jī)指令在被執(zhí) 行的過程中，具體還包括：
[0165] 若有所述行列總線第二路徑與所述第一路徑有沖突，確定所述第一功能單元在所 述行列總線上的第三路徑，其中，所述第三路徑為從所述第一功能單元到所述處理器之間 的路徑，且所述第三路徑與所述第一路徑及第二路徑均無沖突。
[0166] 可選的，所述存儲(chǔ)介質(zhì)中存儲(chǔ)的與步驟：通過在所述確定所述第一功能單元在所 述行列總線上的第三路徑之后，對(duì)應(yīng)的計(jì)算機(jī)指令在被執(zhí)行的過程中，具體還包括：
[0167] 所述處理器向所述總線仲裁單元發(fā)送第二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息 用于指示所述總線仲裁單元確定所述第三路徑上的開關(guān)是否打開；
[0168] 所述總線仲裁單元根據(jù)接收的所述第二控制請(qǐng)求消息確定所述第三路徑上的開 關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息。
[0169] 以上所述，以上實(shí)施例僅用以對(duì)本申請(qǐng)的技術(shù)方案進(jìn)行了詳細(xì)介紹，但以上實(shí)施 例的說明只是用于幫助理解本發(fā)明的方法及其核心思想，不應(yīng)理解為對(duì)本發(fā)明的限制。本 【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在 本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種電子設(shè)備，包括： 處理器； 至少一個(gè)功能單元； 行列總線，用于通過所述行列總線實(shí)現(xiàn)所述至少一個(gè)功能單元中的每個(gè)與所述處理器 的連接；其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每 個(gè)分別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；所述行總線和所述列總線的交 點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總線及 所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
2. 如權(quán)利要求1所述的電子設(shè)備，其特征在于，所述至少一個(gè)功能單元中的每個(gè)還分 別通過連接線與所述處理器相連，所述連接線與所述行列總線不同；所述連接線用于相應(yīng) 的功能單元通過所述連接線向所述處理器發(fā)送請(qǐng)求消息，所述請(qǐng)求消息用于該功能單元請(qǐng) 求與所述處理器進(jìn)行數(shù)據(jù)傳輸。
3. 如權(quán)利要求2所述的電子設(shè)備，其特征在于，所述電子設(shè)備還包括總線仲裁單元，與 所述行列總線中設(shè)置的每個(gè)開關(guān)均相連，用于控制每個(gè)開關(guān)的開啟與關(guān)閉。
4. 如權(quán)利要求2所述的電子設(shè)備，其特征在于，所述處理器用于：接收第一功能單元通 過與所述處理器之間的連接線發(fā)送的第一請(qǐng)求消息；其中，所述第一功能單元為所述至少 一個(gè)功能單元中的任一個(gè)，所述第一請(qǐng)求消息用于請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸；通過 對(duì)所述第一請(qǐng)求消息的分析，確定所述第一功能單元在所述行列總線上的第一路徑；其中， 所述第一路徑為從所述第一功能單元到所述處理器之間的路徑。
5. 如權(quán)利要求4所述的電子設(shè)備，其特征在于，所述處理器用于：在確定所述第一路 徑之后，判斷當(dāng)前是否有第二功能單元在所述行列總線上的第二路徑與所述第一路徑有沖 突，其中，所述第二功能單元為所述至少一個(gè)功能單元中除所述第一功能單元之外的任一 個(gè)；若沒有，向所述總線仲裁單元發(fā)送第一控制請(qǐng)求消息，所述第一控制請(qǐng)求消息用于指示 所述總線仲裁單元判斷所述第一路徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開，及接收所述 總線仲裁單元反饋的響應(yīng)消息； 所述總線仲裁單元用于接收所述第一控制請(qǐng)求消息，并根據(jù)所述第一控制請(qǐng)求消息判 斷所述第一路徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向所述處理器 回復(fù)響應(yīng)消息，若未打開，則打開所述第一路徑上的開關(guān)，并向所述處理器回復(fù)所述響應(yīng)消 肩、。
6. 如權(quán)利要求5所述的電子設(shè)備，其特征在于，所述處理器用于：在確定有第二功能單 元在所述行列總線上的所述第二路徑與所述第一路徑有沖突之后，確定所述第一功能單元 在所述行列總線上的第三路徑；其中，所述第三路徑為從所述第一功能單元到所述處理器 之間的路徑，且所述第三路徑與所述第一路徑及所述第二路徑均無沖突。
7. 如權(quán)利要6所述的電子設(shè)備，其特征在于，所述處理器用于：在確定所述第三路徑之 后，向所述總線仲裁單元發(fā)送第二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息用于指示所述總 線仲裁單元判斷所述第三路徑上對(duì)應(yīng)的開關(guān)是否打開，及接收所述總線仲裁單元反饋的響 應(yīng)消息； 所述總線仲裁單元用于接收所述第二控制請(qǐng)求消息，并根據(jù)所述第二控制請(qǐng)求消息判 斷所述第三路徑在所述行列總線上對(duì)應(yīng)的開關(guān)是否打開；其中，若已打開，則向所述處理器 回復(fù)響應(yīng)消息，若未打開，則打開所述第三路徑上的開關(guān)。
8. -種信息傳送的方法，應(yīng)用于電子設(shè)備，所述方法包括： 所述電子設(shè)備中的處理器接收位于所述電子設(shè)備的行列總線上的第一功能單元發(fā)送 的第一請(qǐng)求信息；其中，所述第一請(qǐng)求消息用于請(qǐng)求與所述處理器進(jìn)行數(shù)據(jù)傳輸； 所述處理器對(duì)所述第一請(qǐng)求信息進(jìn)行分析，根據(jù)分析結(jié)果確定所述第一功能單元在所 述行列總線上的第一路徑； 所述處理器向所述電子設(shè)備中的總線仲裁單元發(fā)送第一控制請(qǐng)求消息，所述第一控制 請(qǐng)求消息用于指示所述總線仲裁單元確定所述第一路徑上的開關(guān)是否打開； 所述總線仲裁單元根據(jù)接收的所述第一控制請(qǐng)求消息確定所述第一路徑上的開關(guān)的 開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息； 其中，所述行列總線包括Μ個(gè)行總線及N個(gè)列總線，所述至少一個(gè)功能單元中的每個(gè)分 別位于其中一個(gè)行總線或列總線上，Μ、Ν均為正整數(shù)；其中，所述行總線和所述列總線的交 點(diǎn)處設(shè)置有開關(guān)，用于接通或斷開形成相應(yīng)交點(diǎn)的行總線和列總線，且所述Μ個(gè)行總線及 所述Ν個(gè)列總線中，至少有一個(gè)行總線和/或至少有一個(gè)列總線與所述處理器連接。
9. 如權(quán)利要求8所述的方法，其特征在于，在所述電子設(shè)備還包括所述處理器與所述 第一功能單元之間的連接線時(shí)，其中，所述連接線與所述行列總線不同，所述電子設(shè)備中的 處理器接收位于所述電子設(shè)備的行列總線上的第一功能單元發(fā)送的第一請(qǐng)求信息，包括： 所述處理器通過所述連接線接收所述第一請(qǐng)求消息。
10. 如權(quán)利要求9所述的方法，其特征在于，所述總線仲裁單元根據(jù)接收的所述第一控 制請(qǐng)求消息確定所述第一路徑上的開關(guān)的開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響 應(yīng)消息，包括： 所述總線仲裁單元根據(jù)所述第一控制請(qǐng)求消息，判斷所述第一路徑上的各開關(guān)是否已 打開； 若已打開，則所述總線仲裁單元直接向所述處理器回復(fù)所述響應(yīng)消息； 若有開關(guān)未打開，則所述總線仲裁單元打開所述第一路徑上未打開的開關(guān)，并向所述 處理器回復(fù)所述響應(yīng)消息。
11. 如權(quán)利要求10所述的方法，其特征在于，所述處理器向所述電子設(shè)備中的總線仲 裁單元發(fā)送第一控制請(qǐng)求消息，包括： 所述處理器判斷當(dāng)前是否有第二功能單元在所述行列總線上的第二路徑與所述第一 路徑有沖突；其中，所述第二功能單元為所述至少一個(gè)功能單元中除所述第一功能單元之 外的任一個(gè)； 若沒有，所述處理器向所述總線仲裁單元發(fā)送所述第一控制請(qǐng)求消息。
12. 如權(quán)利要求11所述的方法，其特征在于，在所述處理器判斷當(dāng)前是否有第二功能 單元在所述行列總線上的第二路徑與所述第一路徑有沖突之后，還包括： 若有所述行列總線第二路徑與所述第一路徑有沖突，確定所述第一功能單元在所述行 列總線上的第三路徑，其中，所述第三路徑為從所述第一功能單元到所述處理器之間的路 徑，且所述第三路徑與所述第一路徑及第二路徑均無沖突。
13. 如權(quán)利要求12所述的方法，其特征在于，在所述確定所述第一功能單元在所述行 列總線上的第三路徑之后，還包括： 所述處理器向所述總線仲裁單元發(fā)送第二控制請(qǐng)求消息，所述第二控制請(qǐng)求消息用于 指示所述總線仲裁單元確定所述第三路徑上的開關(guān)是否打開； 所述總線仲裁單元根據(jù)接收的所述第二控制請(qǐng)求消息確定所述第三路徑上的開關(guān)的 開啟情況，并根據(jù)確定結(jié)果向所述處理器回復(fù)響應(yīng)消息。
【文檔編號(hào)】G06F13/42GK104123261SQ201410309515
【公開日】2014年10月29日 申請(qǐng)日期:2014年7月1日 優(yōu)先權(quán)日:2014年7月1日
【發(fā)明者】石彬, 謝巍, 李建鄴, 周學(xué)工 申請(qǐng)人:聯(lián)想(北京)有限公司