基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)，在原有加密方式的基礎(chǔ)上，對(duì)配置的業(yè)務(wù)功能電路設(shè)置對(duì)應(yīng)的授權(quán)電路，在需要具體的業(yè)務(wù)功能電路進(jìn)行工作時(shí)，根據(jù)該業(yè)務(wù)功能電路的功能，由其對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)出服務(wù)請(qǐng)求，協(xié)處理器生成密鑰種子，微處理器和授權(quán)電路根據(jù)密鑰種子完成臨時(shí)加密數(shù)據(jù)通道連接，授權(quán)電路授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路工作，并以微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式將業(yè)務(wù)功能電路的處理結(jié)果發(fā)送至微處理器，由此實(shí)現(xiàn)了在業(yè)務(wù)處理過(guò)程中的動(dòng)態(tài)加密保護(hù)，增加了系統(tǒng)的可靠性和被破解的難度。
【專利說(shuō)明】基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的可編程門陣列(FPGA)設(shè)計(jì)領(lǐng)域，特別涉及一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)場(chǎng)可編程門陣列(Field-Programmable Gate Array, FPGA)以其自身速度快、密度高、價(jià)格低、和靈活的在線可升級(jí)優(yōu)勢(shì)正廣泛被使用。將FPGA設(shè)計(jì)程序送入FPGA芯片的過(guò)程或操作一般稱為對(duì)FPGA芯片的配置，經(jīng)過(guò)配置的FPGA，即具有用戶所需的功能。FPGA芯片在正常工作狀態(tài)下，其配置數(shù)據(jù)存儲(chǔ)在FPGA的編程元件SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)中，由于SRAM的易失性，掉電以后FPGA芯片中的配置信息將丟失，所以每次系統(tǒng)上電時(shí)，均需要對(duì)FPGA芯片進(jìn)行重配置，這就使得可以通過(guò)監(jiān)視FPGA芯片的配置數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。
[0003]通常采用的克隆手段是利用一定的電路對(duì)配置FPGA的數(shù)據(jù)引腳進(jìn)行采樣，利用記錄下來(lái)的配置數(shù)據(jù)可以對(duì)另一塊FPGA芯片進(jìn)行配置，這就實(shí)現(xiàn)了對(duì)FPGA內(nèi)部配置電路的克隆。
[0004]為了應(yīng)對(duì)上述的克隆設(shè)計(jì)，現(xiàn)有技術(shù)中常采用以下兩種方式:
[0005]一、內(nèi)置加密芯片方式:在FPGA芯片內(nèi)部設(shè)置解密模塊，具有內(nèi)部解密模塊的FPGA芯片在上電時(shí)，接收加密的配置數(shù)據(jù)，由解密模塊對(duì)加密的配置數(shù)據(jù)進(jìn)行解密后，對(duì)FPGA芯片中的電路進(jìn)行業(yè)務(wù)功能配置；在利用前述克隆技術(shù)時(shí)，雖然通過(guò)一定電路對(duì)配置數(shù)據(jù)流采樣后，可以得到加密的配置數(shù)據(jù)流，但利用加密的配置數(shù)據(jù)流不能完成對(duì)其他FPGA芯片進(jìn)行業(yè)務(wù)功能配置，從而對(duì)FPGA芯片起到了良好的保護(hù)作用。但是采用此種方式簡(jiǎn)單、實(shí)用，但加密成本高，使得大部分FPGA，特別是中、低檔FPGA都不具備此類加密功能。
[0006]二、外部加密芯片方式:在FPGA芯片外部設(shè)置加密芯片，如圖1所示，首先，上電后，F(xiàn)PGA芯片接收配置數(shù)據(jù)，并利用配置數(shù)據(jù)對(duì)電路進(jìn)行配置形成業(yè)務(wù)功能電路，并使業(yè)務(wù)功能電路處于等待狀態(tài)，并不工作；FPGA內(nèi)部與外設(shè)加密芯片中均設(shè)置有密鑰模塊，且置入相同的加密算法，F(xiàn)PGA芯片中的隨機(jī)數(shù)產(chǎn)生模塊在FPGA芯片接收到配置數(shù)據(jù)流后生成隨機(jī)數(shù),并將隨機(jī)數(shù)發(fā)送至加密芯片中的接收模塊，F(xiàn)PGA芯片中的第一序列加密器根據(jù)密鑰模塊提供的密鑰和隨機(jī)數(shù)進(jìn)行運(yùn)算，生成第一校驗(yàn)碼發(fā)送至FPGA芯片的比較器，同時(shí)加密芯片中與第一序列加密器相同的第二序列加密器根據(jù)加密芯片中的密鑰模塊提供的密鑰和接收到的隨機(jī)數(shù)進(jìn)行運(yùn)算，生成第二校驗(yàn)碼，并通過(guò)加密芯片中的輸出電路發(fā)送至FPGA芯片的比較器，由比較器比較第一、第二校驗(yàn)碼，若二者一致，則啟用FPGA芯片中被配置的電路，若不一致則不啟用FPGA芯片中被配置的電路。采用此種方式，即便利用現(xiàn)有的克隆技術(shù)獲得了配置數(shù)據(jù)，由于不能收到啟動(dòng)信號(hào)，克隆得到的FPGA芯片配置電路不能正常工作，如此使FPGA芯片得到保護(hù)。
[0007]雖然上述兩種方式均能在一定程度上起到對(duì)FPGA芯片的保護(hù)作用，但是上述兩種方式中，密鑰只工作一次，容易被破解，因此還需進(jìn)一步提高FPGA芯片的保護(hù)效果。
【發(fā)明內(nèi)容】

[0008]有鑒于此，本發(fā)明的主要目的在于提供一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)，以提高FPGA芯片的加密可靠性。
[0009]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法，包括:
[0010]初始化配置步驟:
[0011]外置存儲(chǔ)器向FPGA芯片發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0012]所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)；
[0013]業(yè)務(wù)處理步驟:
[0014]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)起服務(wù)請(qǐng)求；
[0015]所述協(xié)處理器根據(jù)所述服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至所述微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至所述微處理器；
[0016]所述微處理器根據(jù)所述服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路；
[0017]所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)。
[0018]進(jìn)一步，所述第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，所述第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息。
[0019]進(jìn)一步，業(yè)務(wù)處理步驟中，所述服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息；
[0020]所述協(xié)處理器根據(jù)所述服務(wù)請(qǐng)求中的功能等級(jí)信息生成對(duì)應(yīng)的唯一密鑰種子。
[0021]進(jìn)一步，所述微處理器根據(jù)所述服務(wù)信息生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路包括:
[0022]微處理器驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則不處理此次服務(wù)請(qǐng)求，若不重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)所述授權(quán)信息進(jìn)行加密，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路；所述授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式。
[0023]進(jìn)一步，所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)包括:
[0024]所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)；
[0025]所述業(yè)務(wù)功能電路開(kāi)始工作，并將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器。[0026]進(jìn)一步，所述授權(quán)電路將處理結(jié)果按照所述微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器后，發(fā)送業(yè)務(wù)完成信息至所述微處理器，所述微處理器收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
[0027]進(jìn)一步，所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)包括:
[0028]所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)；
[0029]所述FPGA芯片生成隨機(jī)數(shù)，根據(jù)內(nèi)置的第一密鑰和所述隨機(jī)數(shù)生成第一校驗(yàn)碼，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片；所述外設(shè)加密芯片接收所述隨機(jī)數(shù)，根據(jù)內(nèi)置的第二密鑰和所述隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至所述FPGA芯片；
[0030]所述FPGA芯片比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將所述授權(quán)電路置于工作狀態(tài)。
[0031]進(jìn)一步，所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)包括:
[0032]所述配置數(shù)據(jù)為加密配置數(shù)據(jù)，所述FPGA芯片解密所述加密配置數(shù)據(jù)，并對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)。
[0033]本發(fā)明還提供了一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)，包括外置存儲(chǔ)器、FPGA芯片、協(xié)處理器和微處理器；
[0034]所述外置存儲(chǔ)器用于向FPGA芯片發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0035]所述FPGA芯片包括配置模塊，所述配置模塊用于根據(jù)所述配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)；
[0036]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路用于向所述協(xié)處理器發(fā)起服務(wù)請(qǐng)求，以及接收密鑰種子和授權(quán)信息密文，并在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)；
[0037]所述協(xié)處理器用于根據(jù)服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至微處理器和所述授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至所述微處理器；
[0038]所述微處理器用于根據(jù)服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將授權(quán)信息密文發(fā)送至授權(quán)電路。
[0039]進(jìn)一步，所述第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，所述第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息。
[0040]進(jìn)一步，所述服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息；
[0041]所述協(xié)處理器用于根據(jù)所述服務(wù)請(qǐng)求中的功能等級(jí)信息生成對(duì)應(yīng)的唯一密鑰種子。[0042]進(jìn)一步，所述微處理器用于驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)所述授權(quán)信息進(jìn)行加密，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路；所述授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式。
[0043]進(jìn)一步，所述授權(quán)電路在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文，并授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路開(kāi)始工作后，還用于將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器。
[0044]進(jìn)一步，所述授權(quán)電路用于將處理結(jié)果按照所述微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器后，發(fā)送業(yè)務(wù)完成信息至所述微處理器；
[0045]所述微處理器用于收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
[0046]進(jìn)一步，所述基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)還包括外設(shè)加密芯片，所述外設(shè)加密芯片包括第二密鑰單元和第二校驗(yàn)碼生成單元；所述FPGA模塊的配置模塊包括:配置單元、隨機(jī)數(shù)生成單元、第一密鑰單元、第一校驗(yàn)碼生成單元以及對(duì)比單元;
[0047]其中，所述配置單元用于根據(jù)所述配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，使所述業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)；
[0048]所述隨機(jī)數(shù)生成單元用于生成隨機(jī)數(shù)，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片和第一校驗(yàn)碼生成單元；
[0049]所述第一密鑰單元內(nèi)置有第一密鑰，所述第一校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的所述第一密鑰和所述隨機(jī)數(shù)生成第一校驗(yàn)碼；
[0050]所述對(duì)比單元用于接受所述外設(shè)加密芯片發(fā)送的第二校驗(yàn)碼，比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將所述授權(quán)電路置于工作狀態(tài)；
[0051 ] 所述第二密鑰單元內(nèi)置有第二密鑰，所述第二校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的所述第二密鑰和所述隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至所述對(duì)比單元。
[0052]進(jìn)一步，所述FPGA模塊的配置模塊包括配置單元以及解密單元，所述配置數(shù)據(jù)為加密配置數(shù)據(jù)；所述解密單元用于對(duì)加密配置數(shù)據(jù)解密，所述配置單元用于對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)。
[0053]采用本發(fā)明提供的基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法及系統(tǒng)，在原有加密方式的基礎(chǔ)上，對(duì)配置的業(yè)務(wù)功能電路設(shè)置對(duì)應(yīng)的授權(quán)電路，在需要具體的業(yè)務(wù)功能電路進(jìn)行工作時(shí)，根據(jù)該業(yè)務(wù)功能電路的功能，由其對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)出服務(wù)請(qǐng)求，協(xié)處理器生成密鑰種子，微處理器和授權(quán)電路根據(jù)密鑰種子完成臨時(shí)加密數(shù)據(jù)通道連接，授權(quán)電路授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路工作，并以微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式將業(yè)務(wù)功能電路的處理結(jié)果發(fā)送至微處理器，由此實(shí)現(xiàn)了在業(yè)務(wù)處理過(guò)程中的動(dòng)態(tài)加密保護(hù)，增加了系統(tǒng)的可靠性和被破解的難度。
【專利附圖】

【附圖說(shuō)明】
[0054]圖1為現(xiàn)有技術(shù)中外部加密芯片加密方法示意圖；
[0055]圖2為本發(fā)明基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法流程示意圖；[0056]圖3a、3b為本發(fā)明基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法一種實(shí)施例的流程示意圖；
[0057]圖4為3a、3b所示方法實(shí)施例對(duì)應(yīng)的基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)結(jié)構(gòu)示意圖；
[0058]圖5為本發(fā)明基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法另一種實(shí)施例的流程示意圖；
[0059]圖6為對(duì)應(yīng)圖5所示實(shí)施例的基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0060]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0061]本發(fā)明提供了一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法，如圖2所示，包括:
[0062]初始化配置步驟:
[0063]外置存儲(chǔ)器向FPGA芯片發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0064]所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)；
[0065]業(yè)務(wù)處理步驟:
[0066]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)起服務(wù)請(qǐng)求；
[0067]所述協(xié)處理器根據(jù)所述服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至所述微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至微處理器；
[0068]所述微處理器根據(jù)所述服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密授權(quán)信息得到授權(quán)信息密文，將授權(quán)信息密文發(fā)送至授權(quán)電路；
[0069]授權(quán)電路利用密鑰種子解密授權(quán)信息密文得到授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)。
[0070]以下分別結(jié)合內(nèi)置加密芯片方式和外部加密芯片方式兩種方式對(duì)本申請(qǐng)基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法進(jìn)行詳細(xì)說(shuō)明。
[0071]實(shí)施例一:
[0072]在本實(shí)施例中，以結(jié)合外部加密芯片方式為例，詳細(xì)說(shuō)明本申請(qǐng)的加密方法流程，具體如下:
[0073]在本實(shí)施例中，加密方法包括:
[0074]初始化配置步驟，如圖3a所示:
[0075]外置存儲(chǔ)器向FPGA芯片發(fā)送配置數(shù)據(jù)，配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；其中，第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息。例如，可預(yù)先根據(jù)業(yè)務(wù)功能電路實(shí)現(xiàn)的功能進(jìn)行分級(jí)，將業(yè)務(wù)功能電路分為基礎(chǔ)業(yè)務(wù)功能電路、底層業(yè)務(wù)功能電路、聞層業(yè)務(wù)功能電路和核心業(yè)務(wù)功能電路，不同等級(jí)的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路,相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路；
[0076]FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)；
[0077]FPGA芯片生成隨機(jī)數(shù)，根據(jù)內(nèi)置的第一密鑰和隨機(jī)數(shù)生成第一校驗(yàn)碼，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片；外設(shè)加密芯片接收隨機(jī)數(shù)，根據(jù)內(nèi)置的第二密鑰和隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至FPGA芯片；
[0078]FPGA芯片比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將授權(quán)電路置于工作狀態(tài)；
[0079]業(yè)務(wù)處理步驟，如圖3b所示:
[0080]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)起服務(wù)請(qǐng)求；服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息；
[0081]協(xié)處理器根據(jù)服務(wù)請(qǐng)求中的功能等級(jí)信息生成密鑰種子，并將密鑰種子發(fā)送至微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至微處理器；對(duì)于密鑰種子，可根據(jù)預(yù)先設(shè)定的方式產(chǎn)生，依據(jù)上述劃分的功能等級(jí)，可針對(duì)底層業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的128位密鑰種子，針對(duì)高層業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的192位密鑰種子，針對(duì)核心業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的256位密鑰種子，上述密鑰種子均為唯一不重復(fù)的密鑰種子；
[0082]微處理器接收到密鑰種子后，首先驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則不處理此次服務(wù)請(qǐng)求，若不重復(fù)，則根據(jù)服務(wù)請(qǐng)求生成授權(quán)信息，利用密鑰種子對(duì)授權(quán)信息進(jìn)行加密，將授權(quán)信息密文發(fā)送至授權(quán)電路；在本實(shí)施例中，授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式；
[0083]授權(quán)電路利用密鑰種子解密授權(quán)信息密文得到授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)；業(yè)務(wù)功能電路開(kāi)始工作，授權(quán)電路將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器。
[0084]在本實(shí)施例中，優(yōu)選的，在授權(quán)電路將處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器后，發(fā)送業(yè)務(wù)完成信息至微處理器；微處理器收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)，以便實(shí)現(xiàn)更好的保護(hù)效果。
[0085]根據(jù)本實(shí)施例上述的方法流程，本實(shí)施例對(duì)應(yīng)的構(gòu)成了一個(gè)基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)，如圖4所示，包括:外置存儲(chǔ)器、FPGA芯片、外設(shè)加密芯片、協(xié)處理器和微處理器；
[0086]其中，外置存儲(chǔ)器用于向FPGA芯片發(fā)送配置數(shù)據(jù)，配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0087]FPGA芯片包括配置模塊，配置模塊用于根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)；其中，配置模塊包括配置單元、隨機(jī)數(shù)生成單元、第一密鑰單元、第一校驗(yàn)碼生成單元以及對(duì)比單元；外設(shè)加密芯片包括第二密鑰單元和第二校驗(yàn)碼生成單元；配置單元用于根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，使業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)；隨機(jī)數(shù)生成單元用于生成隨機(jī)數(shù)，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片和第一校驗(yàn)碼生成單元；第一密鑰單元內(nèi)置有第一密鑰，第一校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的第一密鑰和隨機(jī)數(shù)生成第一校驗(yàn)碼；對(duì)比單元用于接受外設(shè)加密芯片發(fā)送的第二校驗(yàn)碼，比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將授權(quán)電路置于工作狀態(tài)；第二密鑰單元內(nèi)置有第二密鑰，第二校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的第二密鑰和隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至對(duì)比單元；
[0088]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路用于向協(xié)處理器發(fā)起服務(wù)請(qǐng)求，以及接收密鑰種子和授權(quán)信息密文，并在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)；還用于將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器，并發(fā)送業(yè)務(wù)完成信息至微處理器；
[0089]協(xié)處理器用于根據(jù)服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至微處理器；
[0090]微處理器用于驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)授權(quán)信息進(jìn)行加密，將授權(quán)信息密文發(fā)送至授權(quán)電路，授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式；以及用于收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
[0091]與本實(shí)施例上述加密方法相同的，第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息；服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息；協(xié)處理器生成的密鑰種子為根據(jù)服務(wù)請(qǐng)求中的功能等級(jí)信息生成對(duì)應(yīng)的唯一密鑰種子。
[0092]實(shí)施例二:
[0093]在本實(shí)施例中，以結(jié)合FPGA內(nèi)置解密模塊的加密方式，詳細(xì)說(shuō)明本申請(qǐng)的加密方法流程。
[0094]如圖5所示，在本實(shí)施例中，加密方法包括:
[0095]初始化配置步驟:
[0096]外置存儲(chǔ)器向FPGA芯片發(fā)送加密的配置數(shù)據(jù)，配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0097]FPGA芯片通過(guò)內(nèi)置的解密模塊解密加密的配置數(shù)據(jù)，根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將授權(quán)電路置于工作狀態(tài)；
[0098]業(yè)務(wù)處理步驟:
[0099]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)起服務(wù)請(qǐng)求；與實(shí)施例一相同的，服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息；
[0100]協(xié)處理器根據(jù)服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至微處理器；在本實(shí)施例中，可與實(shí)施例一相同的，密鑰種子根據(jù)服務(wù)請(qǐng)求中的功能等級(jí)信息生成，依據(jù)上述劃分的功能等級(jí)，可針對(duì)底層業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的128位密鑰種子，針對(duì)高層業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的192位密鑰種子，針對(duì)核心業(yè)務(wù)功能電路的功能等級(jí)信息，協(xié)處理器生成AES加密標(biāo)準(zhǔn)中的256位密鑰種子，上述密鑰種子均為唯一不重復(fù)的密鑰種子；
[0101]微處理器根據(jù)服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密授權(quán)信息得到授權(quán)信息密文，將授權(quán)信息密文發(fā)送至授權(quán)電路；在本實(shí)施例中，與實(shí)施例一相同的，微處理器需要先驗(yàn)證密鑰種子的唯一性，驗(yàn)證通過(guò)時(shí)發(fā)送由密鑰種子加密的授權(quán)信息密文，在此不再贅述；
[0102]授權(quán)電路利用密鑰種子解密授權(quán)信息密文得到授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)。
[0103]需要說(shuō)明的是，在本實(shí)施例中，除初始化步驟與實(shí)施例一存在區(qū)別外，業(yè)務(wù)處理步驟細(xì)節(jié)與實(shí)施例一一致，在此不再贅述。
[0104]針對(duì)本實(shí)施例的方法流程，對(duì)應(yīng)的還提供了一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)，如圖6所示，包括:外置存儲(chǔ)器、FPGA芯片、協(xié)處理器和微處理器，其中FPGA芯片內(nèi)置有解密模塊；
[0105]其中，外置存儲(chǔ)器用于向FPGA芯片發(fā)送加密的配置數(shù)據(jù)，配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息；
[0106]FPGA芯片包括配置模塊，配置模塊包括配置單元以及解密單元；解密單元用于對(duì)加密配置數(shù)據(jù)解密，配置單元用于對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使業(yè)務(wù)功能電路處于等待狀態(tài)，將授權(quán)電路置于工作狀態(tài)；
[0107]當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路用于向協(xié)處理器發(fā)起服務(wù)請(qǐng)求，以及接收密鑰種子和授權(quán)信息密文，并在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)；還用于將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器，并發(fā)送業(yè)務(wù)完成信息至微處理器；
[0108]協(xié)處理器用于根據(jù)服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至微處理器；
[0109]微處理器用于驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)授權(quán)信息進(jìn)行加密，將授權(quán)信息密文發(fā)送至授權(quán)電路，授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式；以及用于收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
[0110]需要說(shuō)明的是，本實(shí)施例加密方法中的業(yè)務(wù)處理步驟與實(shí)施例一相同，因此，本實(shí)施例提供的加密系統(tǒng)中的協(xié)處理器、微處理器以及FPGA芯片中的授權(quán)電路和業(yè)務(wù)功能電路的在業(yè)務(wù)處理步驟中的功能限定可參照實(shí)施例一中的加密系統(tǒng)，在此不再贅述。
[0111]采用本發(fā)明提供的加密方法和系統(tǒng)，在原有加密方式的基礎(chǔ)上，對(duì)配置的業(yè)務(wù)功能電路設(shè)置對(duì)應(yīng)的授權(quán)電路，在需要具體的業(yè)務(wù)功能電路進(jìn)行工作時(shí)，根據(jù)該業(yè)務(wù)功能電路的功能，由其對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)出服務(wù)請(qǐng)求，協(xié)處理器生成密鑰種子，微處理器和授權(quán)電路根據(jù)密鑰種子完成臨時(shí)加密數(shù)據(jù)通道連接，授權(quán)電路授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路工作，并以微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式將業(yè)務(wù)功能電路的處理結(jié)果發(fā)送至微處理器，由此實(shí)現(xiàn)了在業(yè)務(wù)處理過(guò)程中的動(dòng)態(tài)加密保護(hù)，增加了系統(tǒng)的可靠性和被破解的難度。
[0112]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
【權(quán)利要求】
1.一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密方法，其特征在于，包括: 初始化配置步驟: 外置存儲(chǔ)器向FPGA芯片發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息； 所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)； 業(yè)務(wù)處理步驟: 當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路向協(xié)處理器發(fā)起服務(wù)請(qǐng)求； 所述協(xié)處理器根據(jù)所述服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至所述微處理器和授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至所述微處理器； 所述微處理器根據(jù)所述服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路； 所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，所述第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，業(yè)務(wù)處理步驟中，所述服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息； 所述協(xié)處理器根據(jù)所述服務(wù)請(qǐng)求中的功能等級(jí)信息生成對(duì)應(yīng)的唯一密鑰種子。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述微處理器根據(jù)所述服務(wù)信息生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路包括: 微處理器驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則不處理此次服務(wù)請(qǐng)求，若不重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)所述授權(quán)信息進(jìn)行加密，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路；所述授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)包括: 所述授權(quán)電路利用密鑰種子解密所述授權(quán)信息密文得到所述授權(quán)信息的明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)； 所述業(yè)務(wù)功能電路開(kāi)始工作，并將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述授權(quán)電路將處理結(jié)果按照所述微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器后，發(fā)送業(yè)務(wù)完成信息至所述微處理器，所述微處理器收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的方法，其特征在于，所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)包括: 所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)； 所述FPGA芯片生成隨機(jī)數(shù)，根據(jù)內(nèi)置的第一密鑰和所述隨機(jī)數(shù)生成第一校驗(yàn)碼，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片；所述外設(shè)加密芯片接收所述隨機(jī)數(shù)，根據(jù)內(nèi)置的第二密鑰和所述隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至所述FPGA芯片； 所述FPGA芯片比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將所述授權(quán)電路置于工作狀態(tài)。
8.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的方法，其特征在于，所述FPGA芯片根據(jù)配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)包括: 所述配置數(shù)據(jù)為加密配置數(shù)據(jù)，所述FPGA芯片解密所述加密配置數(shù)據(jù)，并對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)。
9.一種基于靜態(tài)隨機(jī)存儲(chǔ)器的可編程門陣列芯片加密系統(tǒng)，其特征在于，包括外置存儲(chǔ)器、FPGA芯片、協(xié)處理器和微處理器； 所述外置存儲(chǔ)器用于向FPGA芯片發(fā)送配置數(shù)據(jù)，所述配置數(shù)據(jù)包括用于配置業(yè)務(wù)功能電路的第一配置信息和用于配置與功能電路對(duì)應(yīng)的授權(quán)電路的第二配置信息； 所述FPGA芯片包括配置模塊，所述配置模塊用于根據(jù)所述配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)； 當(dāng)需要業(yè)務(wù)功能電路進(jìn)行工作時(shí)，與該業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路用于向所述協(xié)處理器發(fā)起服務(wù)請(qǐng)求，以及接收密鑰種子和授權(quán)信息密文，并在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文后，授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路進(jìn)入工作狀態(tài)； 所述協(xié)處理器用于根據(jù)服務(wù)請(qǐng)求生成密鑰種子，并將密鑰種子發(fā)送至微處理器和所述授權(quán)電路，將服務(wù)請(qǐng)求發(fā)送至所述微處理器； 所述微處理器用于根據(jù)服務(wù)請(qǐng)求生成授權(quán)信息，并利用密鑰種子加密所述授權(quán)信息得到授權(quán)信息密文，將授權(quán)信息密文發(fā)送至授權(quán)電路。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述第一配置信息包括其配置的業(yè)務(wù)功能電路的功能等級(jí)信息，所述第二配置信息包括不同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)不同的授權(quán)電路，相同級(jí)別的業(yè)務(wù)功能電路對(duì)應(yīng)相同的授權(quán)電路的對(duì)應(yīng)信息。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，所述服務(wù)請(qǐng)求包括授權(quán)電路對(duì)應(yīng)的業(yè)務(wù)功能電路的功能等級(jí)信息； 所述協(xié)處理器用于根據(jù)所述服務(wù)請(qǐng)求中的功能等級(jí)信息生成對(duì)應(yīng)的唯一密鑰種子。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其特征在于，所述微處理器用于驗(yàn)證密鑰種子與上次接收的密鑰種子是否重復(fù)，若重復(fù)，則根據(jù)服務(wù)信息生成授權(quán)信息，利用密鑰種子對(duì)所述授權(quán)信息進(jìn)行加密，將所述授權(quán)信息密文發(fā)送至所述授權(quán)電路；所述授權(quán)信息包括授權(quán)電路提供的處理結(jié)果的數(shù)據(jù)格式、長(zhǎng)度、加密方式。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，所述授權(quán)電路在利用密鑰種子解密授權(quán)信息獲得授權(quán)信息明文，并授權(quán)其對(duì)應(yīng)的業(yè)務(wù)功能電路開(kāi)始工作后，還用于將業(yè)務(wù)功能電路的處理結(jié)果按照微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器。
14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其特征在于，所述授權(quán)電路用于將處理結(jié)果按照所述微處理器要求的數(shù)據(jù)格式、長(zhǎng)度、加密方式發(fā)送至微處理器后，發(fā)送業(yè)務(wù)完成信息至所述微處理器； 所述微處理器用于收到業(yè)務(wù)完成信息后，清空緩存數(shù)據(jù)。
15.根據(jù)權(quán)利要求9-14任一項(xiàng)所述的系統(tǒng)，其特征在于，還包括外設(shè)加密芯片，所述外設(shè)加密芯片包括第二密鑰單元和第二校驗(yàn)碼生成單元；所述FPGA模塊的配置模塊包括:配置單元、隨機(jī)數(shù)生成單元、第一密鑰單元、第一校驗(yàn)碼生成單元以及對(duì)比單元； 其中，所述配置單元用于根據(jù)所述配置數(shù)據(jù)對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，使所述業(yè)務(wù)功能電路和授權(quán)電路處于等待狀態(tài)； 所述隨機(jī)數(shù)生成單元用于生成隨機(jī)數(shù)，并將隨機(jī)數(shù)發(fā)送至外設(shè)加密芯片和第一校驗(yàn)碼生成單元； 所述第一密鑰單元內(nèi)置有第一密鑰，所述第一校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的所述第一密鑰和所述隨機(jī)數(shù)生成第一校驗(yàn)碼； 所述對(duì)比單元用于接受所述外設(shè)加密芯片發(fā)送的第二校驗(yàn)碼，比較第一校驗(yàn)碼和第二校驗(yàn)碼，當(dāng)二者一致時(shí)，將所述授權(quán)電路置于工作狀態(tài)； 所述第二密鑰單元內(nèi)置有第二密鑰，所述第二校驗(yàn)碼生成單元用于根據(jù)內(nèi)置的所述第二密鑰和所述隨機(jī)數(shù)生成第二校驗(yàn)碼，并將第二校驗(yàn)碼發(fā)送至所述對(duì)比單元。
16.根據(jù)權(quán)利要求9-14任一項(xiàng)所述的系統(tǒng)，其特征在于，所述FPGA模塊的配置模塊包括配置單元以及解密單元，所述配置數(shù)據(jù)為加密配置數(shù)據(jù)；所述解密單元用于對(duì)加密配置數(shù)據(jù)解密，所述配置單元用于對(duì)電路進(jìn)行配置，以形成業(yè)務(wù)功能電路和與業(yè)務(wù)功能電路對(duì)應(yīng)的授權(quán)電路，并使所述業(yè)務(wù)功能電路處于等待狀態(tài)，將所述授權(quán)電路置于工作狀態(tài)。
【文檔編號(hào)】G06F12/14GK104035890SQ201410258908
【公開(kāi)日】2014年9月10日 申請(qǐng)日期:2014年6月11日 優(yōu)先權(quán)日:2014年6月11日
【發(fā)明者】羅彬 , 伏德雨, 薛飛, 汪順長(zhǎng), 陳東 申請(qǐng)人:麗水博遠(yuǎn)科技有限公司