半導(dǎo)體器件、包括其的半導(dǎo)體系統(tǒng)及其操作方法
【專利摘要】一種半導(dǎo)體器件可以包括：第一輸出線至第四輸出線；輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的第一時(shí)鐘至第四時(shí)鐘而鎖存順序輸入的第一輸入信號至第四輸入信號；有效信號鎖存單元，適用于響應(yīng)于第一時(shí)鐘至第四時(shí)鐘中的一個(gè)時(shí)鐘而鎖存有效信號，其中，有效信號對應(yīng)于第一輸入信號至第四輸入信號中的一個(gè)輸入信號，并且表示相對應(yīng)的輸入信號是否有效；以及信號傳送單元，適用于基于根據(jù)有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將通過響應(yīng)于第一時(shí)鐘至第四時(shí)鐘而鎖存輸入信號所獲得的鎖存輸入信號傳送至第一輸出線至第四輸出線。
【專利說明】半導(dǎo)體器件、包括其的半導(dǎo)體系統(tǒng)及其操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年8月19日提交的申請?zhí)枮?0-2013-0097787的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種能夠通過使用有效信號來確定輸入信號的傳輸順序并且按照所述傳輸順序來傳輸輸入信號的半導(dǎo)體器件、包括所述半導(dǎo)體器件的半導(dǎo)體系統(tǒng)、以及用于操作所述半導(dǎo)體器件的方法。

【背景技術(shù)】
[0004]通常，用于儲存數(shù)據(jù)和輸入/輸出數(shù)據(jù)的半導(dǎo)體存儲器件包括:用于接收命令的命令引腳，用于接收地址的地址引腳，用于輸入/輸出數(shù)據(jù)的數(shù)據(jù)引腳，以及用于接收電源電壓的電源引腳。
[0005]在半導(dǎo)體存儲器件之中，動態(tài)隨機(jī)存取存儲器(DRAM)器件可以僅包括命令引腳，且可以通過施加至命令引腳的諸如行地址選通信號RASB、列地址選通信號CASB、芯片選擇信號CSB、激活信號ACTB和寫入使能信號WEB的命令信號的組合，來產(chǎn)生諸如激活命令、讀取命令、寫入命令、預(yù)充電命令和不操作命令的基本命令。
[0006]隨著技術(shù)的發(fā)展，半導(dǎo)體存儲器件可以以更高的速度來操作，可以更高度地集成，以及變得更小。半導(dǎo)體存儲器件也可以提供之前未提供的多種附加功能。為了產(chǎn)生用于各種附加功能的命令并且實(shí)現(xiàn)高速操作，命令信號需要呈數(shù)據(jù)包形式。因而，開發(fā)了多種方法來接收呈數(shù)據(jù)包形式的命令信號并且處理接收的數(shù)據(jù)包。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的一個(gè)實(shí)施例涉及半導(dǎo)體器件、包括所述半導(dǎo)體器件的半導(dǎo)體系統(tǒng)、以及操作所述半導(dǎo)體器件的方法，所述半導(dǎo)體器件基于表示命令信號有效的有效信號，將具有一個(gè)或更多個(gè)時(shí)鐘的長度的、以數(shù)據(jù)包順序輸入的多個(gè)命令信號按照命令信號的輸入次序傳送至相對應(yīng)的線，而無論使用哪個(gè)時(shí)鐘來鎖存所述命令信號。
[0008]本發(fā)明的另一個(gè)實(shí)施例涉及一種半導(dǎo)體器件、包括所述半導(dǎo)體器件的半導(dǎo)體系統(tǒng)、以及用于操作所述半導(dǎo)體器件的方法，所述半導(dǎo)體器件可以處理數(shù)據(jù)包類型的命令信號以高速操作，并且可以執(zhí)行各種附加操作。
[0009]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:第一輸出線至第四輸出線；輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的第一時(shí)鐘至第四時(shí)鐘而鎖存順序輸入的第一輸入信號至第四輸入信號；有效信號鎖存單元，適用于響應(yīng)于第一時(shí)鐘至第四時(shí)鐘中的一個(gè)時(shí)鐘而鎖存有效信號，其中有效信號對應(yīng)于第一輸入信號至第四輸入信號中的一個(gè)輸入信號，并且表示相對應(yīng)的輸入信號是否有效；以及信號傳送單元，適用于基于根據(jù)有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將通過響應(yīng)于第一時(shí)鐘至第四時(shí)鐘而鎖存輸入信號所獲得的鎖存輸入信號傳送到第一輸出線至第四輸出線。
[0010]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體系統(tǒng)包括:控制器，適用于產(chǎn)生時(shí)鐘信號、包括第一至第四順序的命令信號的至少一個(gè)命令數(shù)據(jù)包、和有效信號，所述有效信號與第一命令信號至第四命令信號中的一個(gè)命令信號相對應(yīng)，并且表示所述一個(gè)命令信號是否有效；以及半導(dǎo)體器件，適用于產(chǎn)生分別與時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘、分別響應(yīng)于第一時(shí)鐘至第四時(shí)鐘而鎖存命令數(shù)據(jù)包以輸出第一鎖存命令信號至第四鎖存命令信號、利用第一時(shí)鐘至第四時(shí)鐘來鎖存有效信號以輸出有效信號鎖存結(jié)果、按照由有效信號鎖存結(jié)果而確定的次序來將第一鎖存命令信號至第四鎖存命令信號傳送至第一命令線至第四命令線、以及執(zhí)行與至少一個(gè)命令數(shù)據(jù)包相對應(yīng)的設(shè)定操作。
[0011]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種用于操作半導(dǎo)體器件的方法包括以下步驟:輸入時(shí)鐘信號、第一輸入信號至第四輸入信號、和有效信號，所述有效信號對應(yīng)于第一輸入信號至第四輸入信號中的一個(gè)輸入信號，并且表示所述一個(gè)輸入信號是否有效；產(chǎn)生與時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘，其中第一邊沿和第三邊沿是相同的類型，而第二邊沿和第四邊沿是相同的類型；利用第一時(shí)鐘至第四時(shí)鐘來鎖存有效信號并且輸出有效信號鎖存結(jié)果；分別響應(yīng)于第一時(shí)鐘至第四時(shí)鐘而鎖存輸入信號以輸出第一鎖存輸入信號至第四鎖存輸入信號；以及按照由有效信號鎖存結(jié)果而確定的次序來傳送鎖存輸入信號作為第一輸出信號至第四輸出信號。
[0012]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:多個(gè)輸出線；輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的多個(gè)時(shí)鐘而鎖存順序輸入的多個(gè)輸入信號；有效信號鎖存單元，適用于響應(yīng)于所述多個(gè)時(shí)鐘之中的一個(gè)時(shí)鐘而鎖存有效信號，其中有效信號對應(yīng)于所述多個(gè)輸入信號之中的一個(gè)輸入信號，并且表示相對應(yīng)的輸入信號是否有效；以及信號傳送單元，適用于基于根據(jù)有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將通過響應(yīng)于所述多個(gè)時(shí)鐘而鎖存輸入信號所獲得的鎖存輸入信號傳送至所述多個(gè)輸出線。

【專利附圖】

【附圖說明】
[0013]圖1是說明用于處理呈數(shù)據(jù)包形式輸入的輸入信號INSl至INS4的半導(dǎo)體器件的框圖，以及描述半導(dǎo)體器件的操作的波形圖；
[0014]圖2是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的框圖；
[0015]圖3是說明圖2中所示的輸入信號鎖存單元210的框圖；
[0016]圖4是說明圖2中所示的信號傳送單元230的框圖；
[0017]圖5A至是描述半導(dǎo)體器件的操作的波形圖；
[0018]圖6是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的框圖；
[0019]圖7是說明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的框圖；以及
[0020]圖8是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于操作半導(dǎo)體器件的方法的流程圖。

【具體實(shí)施方式】
[0021]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為局限于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例使得本公開充分與完整，并向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。在本公開中，相似的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相似的部分。
[0022]圖1是說明用于處理呈數(shù)據(jù)包形式輸入的輸入信號INSl至INS4的半導(dǎo)體器件100的框圖，以及描述半導(dǎo)體器件100的操作的波形圖。半導(dǎo)體器件100包括:輸入信號鎖存單元110、信號傳送單元120、以及第一輸出線LI至第四輸出線L4。
[0023]輸入信號鎖存單元110響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存呈數(shù)據(jù)包形式輸入的輸入信號INSl至INS4，并將它們傳送至第一鎖存線LATl至第四鎖存線LAT4。在本文中，響應(yīng)于第一時(shí)鐘CLKl而鎖存的輸入信號被傳送至第一鎖存線LATl，響應(yīng)于第二時(shí)鐘CLK2而鎖存的輸入信號被傳送至第二鎖存線LAT2。響應(yīng)于第三時(shí)鐘CLK3而鎖存的輸入信號被傳送至第三鎖存線LAT3，響應(yīng)于第四時(shí)鐘CLK4而鎖存的輸入信號被傳送至第四鎖存線LAT4。
[0024]第一時(shí)鐘CLKl至第四時(shí)鐘CLK4的周期與時(shí)鐘信號CLK的周期的兩倍一樣長，第一時(shí)鐘CLKl是與時(shí)鐘信號CLK的第一上升沿A同步的時(shí)鐘，第二時(shí)鐘CLK2是與時(shí)鐘信號CLK的第一下降沿B同步的時(shí)鐘。第三時(shí)鐘CLK3是與時(shí)鐘信號CLK的第二上升沿C同步的時(shí)鐘，第四時(shí)鐘CLK4是與時(shí)鐘信號CLK的第二下降沿D同步的時(shí)鐘。
[0025]信號傳送單元120將加載在第一鎖存線LATl至第四鎖存線LAT4上的第一輸入信號INSl至第四輸入信號INS4傳送至第一輸出線LI至第四輸出線L4。由于第一輸入信號INSl至第四輸入信號INS4根據(jù)它們的輸入次序而具有不同的功能，所以第一輸入信號INSl至第四輸入信號INS4按照它們被輸入的次序來傳送。即，第一輸入信號INSl至第四輸入信號INS4要分別被傳送至第一輸出線LI至第四輸出線L4，從而被傳送至適當(dāng)?shù)奈恢糜纱耸拱雽?dǎo)體器件100能夠執(zhí)行預(yù)定操作。
[0026]第一波形DRAWING1說明響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl的情況，第二波形DRAWING2說明響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl的情況。鎖存信號被加載在第一鎖存線LATl至第四鎖存線LAT4上。
[0027]如波形DRAWING1和DRAWING2所示，加載在第一鎖存線LATl至第四鎖存線LAT4上的輸入信號INSl至INS4根據(jù)使用哪個(gè)時(shí)鐘來鎖存第一輸入信號INSl而不同。因此，第一鎖存線LATl至第四鎖存線LAT4與第一輸出線LI至第四輸出線L4之間的對應(yīng)關(guān)系根據(jù)使用哪個(gè)時(shí)鐘來鎖存第一輸入信號INSl而變化。
[0028]圖2是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的框圖。半導(dǎo)體器件執(zhí)行將輸入信號INSl至INS4傳送至第一輸出線LI至第四輸出線L4的操作。
[0029]參見圖2，半導(dǎo)體器件包括:第一輸出線LI至第四輸出線L4、輸入信號鎖存單元210、有效信號鎖存單元220、信號傳送單元230、以及時(shí)鐘發(fā)生單元240。輸入信號鎖存單元210響應(yīng)于具有順序相位的第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存順序輸入的第一輸入信號INSl至第四輸入信號INS4。有效信號鎖存單元220響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4中的一個(gè)時(shí)鐘而鎖存有效信號VAL。
[0030]信號傳送單元230基于有效信號鎖存單元220的鎖存結(jié)果RES_LAT所確定的對應(yīng)關(guān)系，來將響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存輸入信號INSl至INS4所獲得的鎖存輸入信號傳送至第一輸出線LI至第四輸出線L4。時(shí)鐘發(fā)生單元240基于時(shí)鐘信號CLK來產(chǎn)生第一時(shí)鐘CLKl至第四時(shí)鐘CLK4。
[0031]如圖1中所示，第一輸入信號INSl至第四輸入信號INS4在時(shí)鐘信號CLK的高部分或低部分中輸入，且第一輸入信號INSl至第四輸入信號INS4的長度可以是時(shí)鐘信號CLK的周期的一半。圖2中所示的有效信號VAL是在時(shí)鐘信號CLK的高部分或低部分中輸入的信號，并且該有效信號VAL對應(yīng)于第一輸入信號INSl至第四輸入信號INS4中的一個(gè)輸入信號且表不對應(yīng)的輸入信號INS是否有效。有效信號VAL可以提前于對應(yīng)的輸入信號INS
(I)奇數(shù)個(gè)時(shí)鐘信號CLK的周期或(2)偶數(shù)個(gè)時(shí)鐘信號CLK的周期而輸入。
[0032]時(shí)鐘發(fā)生單元240通過使用時(shí)鐘信號CLK來產(chǎn)生第一時(shí)鐘CLKl至第四時(shí)鐘CLK4。第一時(shí)鐘CLKl至第四時(shí)鐘CLK4是用于鎖存第一輸入信號INSl至第四輸入信號INS4的時(shí)鐘。第一時(shí)鐘CLKl至第四時(shí)鐘CLK4的周期可以與時(shí)鐘信號CLK的周期的兩倍一樣長。時(shí)鐘發(fā)生單元240產(chǎn)生分別與時(shí)鐘信號CLK的第一邊沿至第四邊沿同步的第一時(shí)鐘CLKl至第四時(shí)鐘CLK4。第一邊沿和第三邊沿可以是上升沿，而第二邊沿和第四邊沿可以是下降沿，或者第一邊沿和第三邊沿可以是下降沿，而第二邊沿和第四邊沿可以是上升沿。在下文中描述的是第一邊沿和第三邊沿是上升沿而第二邊沿和第四邊沿是下降沿的情況。
[0033]輸入信號鎖存單元210通過使用第一時(shí)鐘CLKl至第四時(shí)鐘CLK4來鎖存第一輸入信號INSl至第四輸入信號INS4，并且將鎖存的輸入信號傳送至第一鎖存線LATl至第四鎖存線LAT4。具體來說，在第一輸入信號INSl至第四輸入信號INS4中，輸入信號鎖存單元210將響應(yīng)于第一時(shí)鐘CLKl而鎖存的輸入信號傳送至第一鎖存線LATl，將響應(yīng)于第二時(shí)鐘CLK2而鎖存的輸入信號傳送至第二鎖存線LAT2，將響應(yīng)于第三時(shí)鐘CLK3而鎖存的輸入信號傳送至第三鎖存線LAT3，以及將響應(yīng)于第四時(shí)鐘CLK4而鎖存的輸入信號傳送至第四鎖存線LAT4。被傳送至第一鎖存線LATl至第四鎖存線LAT4的第一輸入信號INSl至第四輸入信號INS4的長度可以與時(shí)鐘信號CLK的周期的兩倍一樣長。
[0034]可以響應(yīng)于第一時(shí)鐘CLKl或第三時(shí)鐘CLK3而鎖存第一輸入信號INSl。當(dāng)響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl時(shí)，響應(yīng)于第二時(shí)鐘CLK2至第四時(shí)鐘CLK4而分別鎖存第二輸入信號INS2至第四輸入信號INS4。當(dāng)響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl時(shí)，響應(yīng)于第四時(shí)鐘CLK4而鎖存第二輸入信號INS2,以及分別響應(yīng)于第一時(shí)鐘CLKl和第二時(shí)鐘CLK2而鎖存第三輸入信號INS3和第四輸入信號INS4。
[0035]有效信號鎖存單元220響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4中的一個(gè)時(shí)鐘來鎖存有效信號VAL。鎖存結(jié)果RES_LAT表示使用哪個(gè)時(shí)鐘來鎖存有效信號VAL。當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl或第三輸入信號INS3時(shí)，有效信號鎖存單元220使用第一時(shí)鐘CLKl和第三時(shí)鐘CLK3之中的至少一個(gè)時(shí)鐘來鎖存有效信號VAL。當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2或第四輸入信號INS4時(shí)，有效信號鎖存單元220使用第二時(shí)鐘CLK2和第四時(shí)鐘CLK4之中的至少一個(gè)時(shí)鐘來鎖存有效信號VAL。
[0036]由于第一輸入信號INSl至第四輸入信號INS4被順序地輸入，如果我們知道使用哪個(gè)時(shí)鐘來鎖存第一輸入信號INS1，則可以確定使用哪些時(shí)鐘來鎖存其余的輸入信號。在下文中，將基于第一輸入信號INSl來進(jìn)行描述。
[0037]以下是當(dāng)有效信號VAL提前于對應(yīng)的輸入信號奇數(shù)個(gè)時(shí)鐘信號CLK的周期被輸入時(shí)的操作實(shí)例。
[0038]當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2且響應(yīng)于第四時(shí)鐘CLK4而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第三輸入信號INS3且響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)、以及當(dāng)有效信號VAL對應(yīng)于第四輸入信號INS4且響應(yīng)于第二時(shí)鐘CLK2而鎖存有效信號VLA時(shí)，響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl。
[0039]當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2且響應(yīng)于第二時(shí)鐘CLK2而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第三輸入信號INS3且響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)、以及當(dāng)有效信號VAL對應(yīng)于第四輸入信號INS4且響應(yīng)于第四時(shí)鐘CLK4而鎖存有效信號VLA時(shí)，響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl。
[0040]以下是當(dāng)有效信號VAL提前于對應(yīng)的輸入信號偶數(shù)個(gè)時(shí)鐘信號CLK的周期被輸入時(shí)的操作實(shí)例。
[0041]當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2且響應(yīng)于第四時(shí)鐘CLK4而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第三輸入信號INS3且響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)、以及當(dāng)有效信號VAL對應(yīng)于第四輸入信號INS4且響應(yīng)于第二時(shí)鐘CLK2而鎖存有效信號VAL時(shí)，響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl。
[0042]當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2且有響應(yīng)于第二時(shí)鐘CLK2而鎖存效信號VAL時(shí)、當(dāng)有效信號VAL對應(yīng)于第三輸入信號INS3且響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)、以及當(dāng)有效信號VAL對應(yīng)于第四輸入信號INS4且響應(yīng)于第四時(shí)鐘CLK4而鎖存有效信號VAL時(shí)，響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl。
[0043]信號傳送單元230基于通過有效信號鎖存單元220的鎖存結(jié)果RES_LAT而確定的對應(yīng)關(guān)系，將第一鎖存線LATl至第四鎖存線LAT4的第一輸入信號INSl至第四輸入信號INS4傳送至第一輸出線LI至第四輸出線L4。
[0044]信號傳送單元230響應(yīng)于表示有效信號VAL的上述鎖存結(jié)果之中的響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl的結(jié)果的鎖存結(jié)果RES_LAT，將響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存的相應(yīng)輸入信號傳送至第一輸出線LI至第四輸出線L4。
[0045]信號傳送單元230響應(yīng)于表示有效信號VAL的上述鎖存結(jié)果之中的響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl的結(jié)果的鎖存結(jié)果RES_LAT，將響應(yīng)于第一時(shí)鐘CLKl和第二時(shí)鐘CLK2而鎖存的相應(yīng)輸入信號傳送至第三輸出線L3和第四輸出線L4，以及將響應(yīng)于第三時(shí)鐘CLK3和第四時(shí)鐘CLK4而鎖存的相應(yīng)輸入信號傳送至第一輸出線L2和第二輸出線L2。
[0046]例如，當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且提前于第一輸入信號INSl奇數(shù)個(gè)時(shí)鐘信號CLK的周期被輸入時(shí)，并且當(dāng)有效信號鎖存單元220響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)，響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl。因而,信號傳送單元230將響應(yīng)于第一時(shí)鐘CLKl而鎖存的輸入信號傳送至第三輸出線L3，將響應(yīng)于第二時(shí)鐘CLK2而鎖存的輸入信號傳送至第四輸出線L4，以及將響應(yīng)于第三時(shí)鐘CLK3和第四時(shí)鐘CLK4而鎖存的相應(yīng)輸入信號傳送至第一輸出線LI和第二輸出線L2。當(dāng)有效信號鎖存單元220響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)，響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl。因而，信號傳送單元230將響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存的相應(yīng)輸入信號傳送至第一輸出線LI至第四輸出線L4。
[0047]g卩，當(dāng)有效信號VAL提前于與所述有效信號相對應(yīng)的輸入信號奇數(shù)個(gè)時(shí)鐘信號CLK的周期被輸入時(shí)，鎖存有效信號VAL的時(shí)鐘和鎖存與有效信號VAL相對應(yīng)的輸入信號的時(shí)鐘不同。此外，當(dāng)有效信號VAL提前于與有效信號VAL相對應(yīng)的輸入信號偶數(shù)個(gè)時(shí)鐘信號CLK的周期被輸入時(shí)，鎖存有效信號VAL的時(shí)鐘和鎖存與有效信號VAL相對應(yīng)的輸入信號的時(shí)鐘相同。
[0048]如上所述，根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件將順序輸入的輸入信號按照它們利用有效信號VAL而輸入的次序傳送至預(yù)定的輸出線，無論使用具有不同相位的多個(gè)時(shí)鐘之中的哪個(gè)時(shí)鐘來鎖存輸入信號。因此，在半導(dǎo)體器件中可以準(zhǔn)確地知道所述多個(gè)輸入信號被輸入的次序。知道輸入信號的輸入次序意味著可以確定其根據(jù)輸入次序的功能。因此，呈數(shù)據(jù)包形式輸入的輸入信號的功能可以被準(zhǔn)確地檢測到，且可以根據(jù)輸入信號的功能來使用輸入信號。
[0049]圖3是說明圖2中所示的輸入信號鎖存單元210的框圖。
[0050]參見圖3，輸入信號鎖存單元210包括:第一鎖存器310、第二鎖存器320、第三鎖存器330和第四鎖存器340。第一鎖存器310至第四鎖存器340分別響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一輸入信號INSl至第四輸入信號INS4之中的一個(gè)輸入信號。另夕卜，輸入信號鎖存單元210包括第一鎖存線LATl至第四鎖存線LAT4。
[0051]第一鎖存器310至第四鎖存器340分別對應(yīng)于第一鎖存線LATl至第四鎖存線LAT4，且第一鎖存器310至第四鎖存器340將鎖存的輸入信號輸出至對應(yīng)的鎖存線LATl至LAT4。本文中，輸出至第一鎖存線LATl至第四鎖存線LAT4的鎖存的輸入信號的長度可以是第一時(shí)鐘CLKl至第四時(shí)鐘CLK4的周期的一半。
[0052]具體來說，第一鎖存器310對應(yīng)于第一鎖存線LATl，且第一鎖存器310將第一輸入信號INSl至第四輸入信號INS4之中的響應(yīng)于第一時(shí)鐘CLKl而鎖存的鎖存輸入信號輸出至第一鎖存線LATl。第二鎖存器320對應(yīng)于第二鎖存線LAT2，且第二鎖存器320將第一輸入信號INSl至第四輸入信號INS4之中的響應(yīng)于第二時(shí)鐘CLK2而鎖存的鎖存輸入信號輸出至第二鎖存線LAT2。第三鎖存器330對應(yīng)于第三鎖存線LAT3，且第三鎖存器330將第一輸入信號INSl至第四輸入信號INS4之中的響應(yīng)于第三時(shí)鐘CLK3而鎖存的鎖存輸入信號輸出至第三鎖存線LAT3。第四鎖存器340對應(yīng)于第四鎖存線LAT4，且第四鎖存器340將第一輸入信號INSl至第四輸入信號INS4之中的響應(yīng)于第四時(shí)鐘CLK4而鎖存的鎖存輸入信號輸出至第四鎖存線LAT4。
[0053]圖4是說明圖2中所示的信號傳送單元230的框圖。
[0054]參見圖4，信號傳送單元230包括:第一傳送單元410、第二傳送單元420、第三傳送單元430和第四傳送單元440。第一傳送單元410響應(yīng)于有效信號鎖存單元220的鎖存結(jié)果RES_LAT而將第一鎖存器310的輸出LATl和第三鎖存器330的輸出LAT3之中的一個(gè)傳送至第一輸出線LI。第二傳送單元420響應(yīng)于有效信號鎖存單元220的鎖存結(jié)果RES_LAT而將第二鎖存器320的輸出LAT2和第四鎖存器340的輸出LAT4之中的一個(gè)傳送至第二輸出線L2。第三傳送單元430響應(yīng)于有效信號鎖存單元220的鎖存結(jié)果RES_LAT而將第一鎖存器310的輸出LATl和第三鎖存器330的輸出LAT3之中的一個(gè)傳送至第三輸出線L3。第四傳送單元440響應(yīng)于有效信號鎖存單元220的鎖存結(jié)果RES_LAT而將第二鎖存器320的輸出LAT2和第四鎖存器340的輸出LAT4之中的一個(gè)傳送至第四輸出線L4。
[0055]以下參照圖2和圖4來描述信號傳送單元230。
[0056]響應(yīng)于以上參照圖2所述的有效信號VAL的鎖存結(jié)果RES_LAT之中的與響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl時(shí)相對應(yīng)的結(jié)果，第一傳送單元410將第一鎖存器310的輸出LATl傳送至第一輸出線LI，第二傳送單元420將第二鎖存器320的輸出LAT2傳送至第二輸出線L2，第三傳送單元430將第三鎖存器330的輸出LAT3傳送至第三輸出線L3，第四傳送單元440將第四鎖存器340的輸出LAT4傳送至第四輸出線L4。
[0057]響應(yīng)于以上參照圖2所述的有效信號VAL的鎖存結(jié)果RES_LAT之中的與響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl時(shí)相對應(yīng)的結(jié)果，第一傳送單元410將第三鎖存器330的輸出LAT3傳送至第一輸出線LI，第二傳送單元420將第四鎖存器340的輸出LAT4傳送至第二輸出線L2,第三傳送單兀430將第一鎖存器310的輸出LATl傳送至第三輸出線L3，第四傳送單元440將第二鎖存器320的輸出LAT2傳送至第四輸出線L4。
[0058]圖5A至是描述半導(dǎo)體器件的操作的波形圖。
[0059]圖5A和5B是說明當(dāng)有效信號VAL與第一輸入信號INSl相對應(yīng)且有效信號VAL提前于第一輸入信號INSl奇數(shù)個(gè)時(shí)鐘信號的周期(例如，一個(gè))被輸入時(shí)的波形圖。
[0060]參見圖5A，當(dāng)響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)，分別響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一輸入信號INSl至第四輸入信號INS4并且傳送至第一鎖存線LATl至第四鎖存線LAT4。隨后，圖2中所示的信號傳送單元230響應(yīng)于鎖存結(jié)果RES_LAT而分別將第一鎖存線LATl至第四鎖存線LAT4的鎖存輸入信號傳送至第一輸出線LI至第四輸出線L4。
[0061]參見圖5B，當(dāng)響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)，分別響應(yīng)于第三時(shí)鐘CLK3、第四時(shí)鐘CLK4、第一時(shí)鐘CLKl和第二時(shí)鐘CLK2而鎖存第一輸入信號INSl至第四輸入信號INS4，并且分別傳送至第三鎖存線LAT3、第四鎖存線LAT4、第一鎖存線LATl和第二鎖存線LAT2。隨后，圖2中所示的信號傳送單元230響應(yīng)于鎖存結(jié)果RES_LAT而分別將第三鎖存線LAT3、第四鎖存線LAT4、第一鎖存線LATl和第二鎖存線LAT2的輸入信號傳送至第一輸出線LI至第四輸出線L4。
[0062]圖5C和是說明當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl且有效信號VAL提前于第一輸入信號INSl偶數(shù)個(gè)時(shí)鐘信號的周期(例如，兩個(gè))被輸入時(shí)的波形圖。
[0063]參見圖5C，當(dāng)響應(yīng)于第一時(shí)鐘CLKl而鎖存有效信號VAL時(shí)，分別響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一輸入信號INSl至第四輸入信號INS4且傳送至第一鎖存線LATl至第四鎖存線LAT4。隨后，信號傳送單元230響應(yīng)于鎖存結(jié)果RES_LAT而分別將第一鎖存線LATl至第四鎖存線LAT4的鎖存輸入信號傳送至第一輸出線LI至第四輸出線L4。
[0064]參見圖5D，當(dāng)響應(yīng)于第三時(shí)鐘CLK3而鎖存有效信號VAL時(shí)，分別響應(yīng)于第三時(shí)鐘CLK3、第四時(shí)鐘CLK4、第一時(shí)鐘CLKl和第二時(shí)鐘CLK2而鎖存第一輸入信號INSl至第四輸入信號INS4并且傳送至第三鎖存線LAT3、第四鎖存線LAT4、第一鎖存線LATl和第二鎖存線LAT2。隨后，圖2中所示的信號傳送單元230響應(yīng)于鎖存結(jié)果RES_LAT而將第三鎖存線LAT3、第四鎖存線LAT4、第一鎖存線LATl和第二鎖存線LAT2的輸入信號分別傳送至第一輸出線LI至第四輸出線L4。
[0065]圖6是說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。
[0066]參見圖6,半導(dǎo)體系統(tǒng)包括半導(dǎo)體器件610和控制器620。半導(dǎo)體器件610包括:時(shí)鐘信號輸入單元611、命令輸入單元612、有效信號輸入單元613、命令譯碼單元614、時(shí)鐘發(fā)生單兀615、命令信號鎖存單兀616、有效信號鎖存單兀617、以及信號傳送單兀618。時(shí)鐘信號輸入單元611接收時(shí)鐘信號CLK。命令輸入單元612接收一個(gè)或更多個(gè)命令數(shù)據(jù)包CMD_PACKET,并且每個(gè)命令數(shù)據(jù)包CMD_PACKET包括順序輸入的命令信號CMDl至CMD4。有效信號輸入單元613接收有效信號VAL。當(dāng)輸入至命令輸入單元612的命令數(shù)據(jù)包CMD_PACKET有效時(shí)，命令譯碼單元614通過對經(jīng)由第一命令線CMD_LINE1至第四命令線CMD_LINE4傳送的一個(gè)或更多個(gè)命令數(shù)據(jù)包CMD_PACKET譯碼來產(chǎn)生內(nèi)部命令iCMD。時(shí)鐘發(fā)生單元615基于時(shí)鐘信號CLK來產(chǎn)生第一時(shí)鐘CLKl至第四時(shí)鐘CLK4。命令信號鎖存單元616響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一命令信號CMDl至第四命令信號CMD4。有效信號鎖存單元617響應(yīng)于第一時(shí)鐘信號CLKl和第三時(shí)鐘信號CLK3中的一個(gè)來鎖存有效信號VAL0信號傳送單元618基于根據(jù)有效信號鎖存單元617的鎖存結(jié)果RES_LAT而確定的對應(yīng)關(guān)系，將響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存的命令信號傳送至第一命令線CMD_LINEl至第四命令線CMD_LINE4。有效信號VAL對應(yīng)于第一命令信號CMDl至第四命令信號CMD4之中的一個(gè)命令信號,且有效信號VAL表不對應(yīng)的命令信號是否有效。在下文中描述的是有效信號VAL對應(yīng)于第一命令信號CMDl且表示第一命令信號CMDl是否有效的情況。
[0067]在下文中，參照圖6來描述半導(dǎo)體系統(tǒng)。
[0068]控制器620將一個(gè)或更多個(gè)命令數(shù)據(jù)包CMD_PACKET輸入至半導(dǎo)體器件610中，以控制半導(dǎo)體器件610執(zhí)行預(yù)定操作。命令數(shù)據(jù)包CMD_PACKET中包括的第一命令信號CMDl至第四命令信號CMD4被順序輸入至半導(dǎo)體器件610中。另外，控制器620將時(shí)鐘信號CLK輸入至半導(dǎo)體器件610中，使得半導(dǎo)體器件610可以與時(shí)鐘信號CLK同步地接收命令數(shù)據(jù)包CMD_PACKET。當(dāng)控制器620將時(shí)鐘信號CLK輸入至半導(dǎo)體器件610中時(shí)，控制器620還輸入表示命令數(shù)據(jù)包CMD_PACKET中包括的第一命令信號CMDl至第四命令信號CMD4中的第一命令信號CMDl是否有效的有效信號VAL?？刂破?20可以提前于第一命令信號CMDl奇數(shù)個(gè)時(shí)鐘信號CLK的周期或偶數(shù)個(gè)時(shí)鐘信號CLK的周期輸入有效信號VAL。
[0069]時(shí)鐘信號輸入單兀611接收從控制器620輸入的時(shí)鐘信號CLK。時(shí)鐘信號輸入單元611可以包括一個(gè)或更多個(gè)時(shí)鐘引腳(圖6中未示出)以與控制器620耦接。命令輸入單元612接收從控制器620輸入的一個(gè)或更多個(gè)命令數(shù)據(jù)包CMD_PACKET。命令輸入單元612可以包括一個(gè)或更多個(gè)命令引腳(圖6中未示出)以與控制器620耦接。有效信號輸入單元613接收從控制器620輸入的有效信號VAL。有效信號輸入單元613可以包括一個(gè)或更多個(gè)有效信號引腳(圖6中未示出)以與控制器620耦接。在下文中描述的是時(shí)鐘信號輸入單兀611、命令輸入單兀612和有效信號輸入單兀613分別包括一個(gè)引腳的情況。時(shí)鐘信號輸入單元611、命令輸入單元612和有效信號輸入單元613中包括的引腳的數(shù)目可以根據(jù)如何設(shè)計(jì)它們來改變。
[0070]當(dāng)半導(dǎo)體器件610是半導(dǎo)體存儲器件時(shí)，控制器620可以將地址和數(shù)據(jù)輸入至半導(dǎo)體器件610中。半導(dǎo)體器件610還可以包括其它的輸入單元以接收地址和數(shù)據(jù)。
[0071]圖6中所示的時(shí)鐘發(fā)生單元615、命令信號鎖存單元616、有效信號鎖存單元617和信號傳送單元618的結(jié)構(gòu)和操作，與時(shí)鐘發(fā)生單元240、輸入信號鎖存單元210、有效信號鎖存單元220和信號傳送單元230的結(jié)構(gòu)和操作相同。圖6中所示的第一命令信號CMDl至第四命令信號CMD4對應(yīng)于圖2中所不的第一輸入信號INSl至第四輸入信號INS4,圖6中所示的第一命令線CMD_LINE1至第四命令線CMD_LINE4對應(yīng)于圖2中所示的第一輸出線LI至第四輸出線L4。圖6中所示的時(shí)鐘發(fā)生單元615、命令信號鎖存單元616、有效信號鎖存單元617和信號傳送單元618經(jīng)由結(jié)合圖2所述的過程而將第一命令信號CMDl至第四命令信號CMD4按照它們輸入的次序傳送至第一命令線CMD_LINE1至第四命令線CMD_LINE4，無論在第一時(shí)鐘CLKl至第四時(shí)鐘CLK4中使用哪個(gè)時(shí)鐘來鎖存第一命令信號CMDl至第四命令信號CMD4。
[0072]當(dāng)?shù)谝幻钚盘朇MDl有效時(shí)，命令譯碼單元614響應(yīng)于有效信號VAL而通過將傳送至第一命令線CMD_LINE1至第四命令線CMD_LINE4的第一命令信號CMDl至第四命令信號CMD4譯碼來產(chǎn)生內(nèi)部命令iCMD。當(dāng)?shù)谝幻钚盘朇MDl無效時(shí)，命令譯碼單元614響應(yīng)于有效命令VAL而不產(chǎn)生內(nèi)部命令iCMD。
[0073]內(nèi)部命令iCMD是在半導(dǎo)體器件610中使用的命令，且其執(zhí)行命令目標(biāo)電路619執(zhí)行預(yù)定操作的功能。當(dāng)半導(dǎo)體器件610是半導(dǎo)體存儲器件時(shí)，內(nèi)部命令iCMD可以是激活命令、讀取命令、寫入命令、預(yù)充電命令、刷新命令、用于設(shè)定操作模式的模式寄存器設(shè)定(MRS)命令、或ZQ校準(zhǔn)命令。此外，內(nèi)部命令iCMD可以是用于在半導(dǎo)體器件610中執(zhí)行預(yù)定操作的命令信號。
[0074]目標(biāo)電路619是響應(yīng)于內(nèi)部命令iCMD而執(zhí)行由內(nèi)部命令iCMD指定的操作的電路。例如，當(dāng)內(nèi)部命令iCMD是激活命令時(shí)，目標(biāo)電路619可以是用于控制多個(gè)字線的使能/禁止的控制電路，所述多個(gè)字線中的每個(gè)字線與多個(gè)存儲器單元耦接。本文中，在目標(biāo)電路619的所述多個(gè)字線中，可以激活基于輸入到另一個(gè)輸入單元中的地址而選中的字線。
[0075]當(dāng)內(nèi)部命令iCMD是讀取命令時(shí)，目標(biāo)電路619可以是包括多個(gè)存儲器單元的單元陣列以及用于校準(zhǔn)從單元陣列輸出的數(shù)據(jù)并且輸出校準(zhǔn)的數(shù)據(jù)的數(shù)據(jù)輸出電路。本文中，在目標(biāo)電路619的所述多個(gè)存儲器單元之中，可以讀取基于輸入至另一個(gè)輸入單元中的地址而選中的存儲器單元的數(shù)據(jù)。
[0076]當(dāng)內(nèi)部命令iCMD是寫入命令時(shí)，目標(biāo)電路619可以是單元陣列以及用于對準(zhǔn)并驅(qū)動從外部輸入的外部數(shù)據(jù)并將數(shù)據(jù)傳送至單元陣列的數(shù)據(jù)輸入電路。本文中，在目標(biāo)電路619的所述多個(gè)存儲器單元之中，從其它輸入單元輸入的數(shù)據(jù)可以被寫入基于輸入至其它輸入單元的地址而被選中的存儲器單元中。
[0077]當(dāng)內(nèi)部命令iCMD是模式寄存器設(shè)定(MRS)命令時(shí)，目標(biāo)電路619可以是用于設(shè)定半導(dǎo)體器件的操作模式的配置電路以及用于儲存配置細(xì)節(jié)的模式寄存器設(shè)定電路。在本文中，配置電路可以基于輸入至其它輸入單元的地址來不同地設(shè)定半導(dǎo)體器件610的操作模式。
[0078]當(dāng)內(nèi)部命令iCMD是ZQ校準(zhǔn)命令時(shí)，目標(biāo)電路619可以是用于執(zhí)行ZQ校準(zhǔn)操作的校準(zhǔn)電路。此外，目標(biāo)電路619可以是用于執(zhí)行由內(nèi)部命令iCMD指定的操作的多種類型的電路。
[0079]在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體系統(tǒng)中，半導(dǎo)體器件將順序輸入的命令信號按照利用有效信號輸入所述命令信號的次序傳送至預(yù)定的命令線，無論使用具有不同相位的多個(gè)時(shí)鐘中的哪個(gè)時(shí)鐘來鎖存輸入的命令信號。因此，在半導(dǎo)體器件中可以準(zhǔn)確地知道所述多個(gè)命令信號輸入的次序。知道輸入信號的輸入次序意味著可以確定輸入信號根據(jù)輸入次序的功能。因此，可以準(zhǔn)確地檢測出呈數(shù)據(jù)包形式輸入的命令信號的功能，且可以根據(jù)命令信號的功能來使用命令數(shù)據(jù)包。
[0080]圖7是說明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。
[0081]圖7中的半導(dǎo)體系統(tǒng)與圖6中的半導(dǎo)體系統(tǒng)的區(qū)別在于:半導(dǎo)體器件610中還包括時(shí)鐘選擇單元710。
[0082]當(dāng)有效信號VAL對應(yīng)于第一輸入信號INSl或第三輸入信號INS3時(shí)，時(shí)鐘選擇單元710選擇第一時(shí)鐘CLKl和第三時(shí)鐘CLK3之中的一個(gè)或更多個(gè)時(shí)鐘，并且將選中的時(shí)鐘傳送至有效信號鎖存單元617。當(dāng)有效信號VAL對應(yīng)于第二輸入信號INS2或第四輸入信號INS4時(shí)，時(shí)鐘選擇單元710選擇第二時(shí)鐘CLK2和第四時(shí)鐘CLK4之中的一個(gè)或更多個(gè)時(shí)鐘，且將選中的時(shí)鐘傳送至有效信號鎖存單元617。
[0083]有效信號信息VAL_INF是表不在第一輸入信號INSl至第四輸入信號INS4之中有效信號VAL對應(yīng)于哪個(gè)輸入信號的信息。有效信號信息VAL_INF可以在半導(dǎo)體器件610內(nèi)部產(chǎn)生，或可以從控制器620輸入。
[0084]有效信號鎖存單元617通過使用在時(shí)鐘選擇單元710中被選中且從時(shí)鐘選擇單元710傳送的時(shí)鐘來鎖存有效信號VAL，并且輸出鎖存結(jié)果RES_LAT。由于其它結(jié)構(gòu)和操作與參照圖2和圖6描述的結(jié)構(gòu)和操作相同，所以本文省略對它們的描述。
[0085]圖8是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于操作半導(dǎo)體器件的方法的流程圖。
[0086]參見圖8，用于操作半導(dǎo)體器件的方法包括以下步驟:在步驟S810 (信號輸入步驟)中，輸入時(shí)鐘信號CLK、第一輸入信號INSl至第四輸入信號INS4以及有效信號VAL ;在步驟S820 (時(shí)鐘發(fā)生步驟)中，產(chǎn)生與時(shí)鐘信號CLK的第一邊沿同步的第一時(shí)鐘至第四時(shí)鐘、與時(shí)鐘信號CLK的第二邊沿同步的第二時(shí)鐘、與時(shí)鐘信號CLK的第三邊沿同步的第三時(shí)鐘、以及與時(shí)鐘信號CLK的第四邊沿同步的第四時(shí)鐘，其中第一邊沿和第三邊沿相同，且第二邊沿和第四邊沿相同；在步驟S830 (有效信號鎖存步驟)中，響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存有效信號VAL，以及響應(yīng)于第三時(shí)鐘CLK3而鎖存其它的有效信號；在步驟S840 (輸入信號鎖存步驟)中，響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一輸入信號INSl至第四輸入信號INS4 ;以及在步驟S850 (信號傳送步驟)中，根據(jù)基于有效信號鎖存結(jié)果RES_LAT而確定的對應(yīng)關(guān)系，傳送響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存輸入信號所獲得的鎖存輸入信號作為第一至第四輸出信號。第一輸出信號至第四輸出信號是圖2中被加載在第一輸出線LI至第四輸出線L4上的信號。
[0087]在下文中，參照圖2和圖7來描述用于操作半導(dǎo)體器件的方法。
[0088]在信號輸入步驟S810中，半導(dǎo)體器件接收時(shí)鐘信號CLK、第一輸入信號INSl至第四輸入信號INS4、以及有效信號VAL。有效信號VAL對應(yīng)于第一輸入信號INSl至第四輸入信號INS4之中的一個(gè)輸入信號，并且有效信號VAL表不相對應(yīng)的輸入信號是否有效。有效信號VAL可以提前于相對應(yīng)的輸入信號奇數(shù)個(gè)或偶數(shù)個(gè)時(shí)鐘信號CLK的周期輸入。
[0089]在時(shí)鐘發(fā)生步驟S820中，半導(dǎo)體器件通過使用輸入的時(shí)鐘信號CLK來產(chǎn)生第一時(shí)鐘CLKl至第四時(shí)鐘CLK4。第一時(shí)鐘CLKl至第四時(shí)鐘CLK4的周期可以與時(shí)鐘信號CLK的周期的兩倍一樣長，并且第一時(shí)鐘CLKl至第四時(shí)鐘CLK4分別與時(shí)鐘信號CLK的第一邊沿至第四邊沿同步。在本文中，第一邊沿和第三邊沿可以是上升沿，而第二邊沿和第四邊沿可以是下降沿，或者第一邊沿和第三邊沿可以是下降沿，而第二邊沿和第四邊沿可以是上升沿。
[0090]在有效信號鎖存步驟S830中，響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4中的一個(gè)時(shí)鐘而鎖存有效信號VAL且輸出鎖存結(jié)果RES_LAT。在本文中，通過響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存輸入信號所獲得的鎖存輸入信號與第一輸出信號至第四輸出信號之間的對應(yīng)關(guān)系，可以在信號傳送步驟S850中響應(yīng)于鎖存結(jié)果RES_LAT而改變。第一輸出信號至第四輸出信號可以是圖2中分別被加載在第一輸出線LI至第四輸出線L4上的信號。
[0091]在輸入信號鎖存步驟S840中，響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存第一輸入信號INSl至第四輸入信號INS4?？梢皂憫?yīng)于第一時(shí)鐘CLKl或第三時(shí)鐘CLK3而鎖存第一輸入信號INS1。當(dāng)響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl時(shí)，分別響應(yīng)于第二時(shí)鐘CLK2至第四時(shí)鐘CLK4而鎖存第二輸入信號INS2至第四輸入信號INS4。當(dāng)響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl時(shí)，響應(yīng)于第四時(shí)鐘CLK4而鎖存第二輸入信號INS2，以及分別響應(yīng)于第一時(shí)鐘CLKl和第二時(shí)鐘CLK2而鎖存第三輸入信號INS3和第四輸入信號INS4。
[0092]在信號傳送步驟S850中，基于根據(jù)有效信號鎖存結(jié)果RES_LAT而確定的對應(yīng)關(guān)系，傳送通過響應(yīng)于第一時(shí)鐘CLKl至第四時(shí)鐘CLK4而鎖存輸入信號所獲得的鎖存輸入信號作為第一輸出信號至第四輸出信號。再次參見圖2，響應(yīng)于有效信號VAL的鎖存結(jié)果之中的與響應(yīng)于第一時(shí)鐘CLKl而鎖存第一輸入信號INSl時(shí)相對應(yīng)的結(jié)果，傳送通過響應(yīng)于第一時(shí)鐘CLKl而鎖存輸入信號所獲得的第一鎖存輸入信號作為第一輸出信號，傳送通過響應(yīng)于第二時(shí)鐘CLK2而鎖存輸入信號所獲得的第二鎖存輸入信號作為第二輸出信號，傳送通過響應(yīng)于第三時(shí)鐘CLK3而鎖存輸入信號所獲得的第三鎖存輸入信號作為第三輸出信號，以及傳送通過響應(yīng)于第四時(shí)鐘CLK4而鎖存輸入信號所獲得的第四鎖存輸入信號作為第四輸出信號。另外，響應(yīng)于有效信號VAL的鎖存結(jié)果之中的與響應(yīng)于第三時(shí)鐘CLK3而鎖存第一輸入信號INSl時(shí)相對應(yīng)的結(jié)果，傳送通過響應(yīng)于第一時(shí)鐘CLKl而鎖存輸入信號所獲得的第一鎖存輸入信號作為第三輸出信號，傳送通過響應(yīng)于第二時(shí)鐘CLK2而鎖存輸入信號所獲得的第二鎖存輸入信號作為第四輸出信號，傳送通過響應(yīng)于第三時(shí)鐘CLK3而鎖存輸入信號所獲得的第三鎖存輸入信號作為第一輸出信號，以及傳送通過響應(yīng)于第四時(shí)鐘CLK4而鎖存輸入信號所獲得的第四鎖存輸入信號作為第二輸出信號。
[0093]如上所述，根據(jù)本發(fā)明的實(shí)施例的用于操作半導(dǎo)體器件的方法能夠按照利用有效信號輸入輸入信號的次序來傳送順序輸入的輸入信號，無論使用具有不同相位的多個(gè)時(shí)鐘中的哪個(gè)時(shí)鐘來鎖存輸入信號。因此，在半導(dǎo)體器件中可以準(zhǔn)確地知道多個(gè)輸入信號輸入的次序。知道輸入信號的輸入次序意味著可以確定其取決于輸入次序的功能。因此，可以準(zhǔn)確地檢測呈數(shù)據(jù)包形式輸入的多個(gè)輸入信號的功能，并且可以根據(jù)輸入信號的功能來使用輸入數(shù)據(jù)包。
[0094]以上描述了輸入信號的數(shù)目為四的情況，但是本發(fā)明的技術(shù)也可以應(yīng)用于輸入信號的數(shù)目大于四的情況。另外，本發(fā)明的技術(shù)可以應(yīng)用于呈數(shù)據(jù)包形式多次輸入的輸入信號的總長度大于與輸入信號一起輸入的時(shí)鐘信號的周期的情況。
[0095]根據(jù)本發(fā)明的實(shí)施例，可以通過按照使用有效信號輸入命令信號的次序?qū)?shù)據(jù)包中包括的多個(gè)命令信號傳送至預(yù)定的線來處理包括多個(gè)命令信號的數(shù)據(jù)包，無論使用哪個(gè)時(shí)鐘來鎖存命令信號。
[0096]根據(jù)本發(fā)明的一個(gè)實(shí)施例，可以通過處理呈數(shù)據(jù)包形式輸入的命令信號來產(chǎn)生用于各種附加操作的命令，并且可以實(shí)現(xiàn)高速操作。
[0097]盡管已經(jīng)結(jié)合具體的實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
[0098]通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0099]技術(shù)方案1.一種半導(dǎo)體器件，包括:
[0100]第一輸出線至第四輸出線；
[0101]輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的第一時(shí)鐘至第四時(shí)鐘來鎖存順序輸入的第一輸入信號至第四輸入信號；
[0102]有效信號鎖存單元，適用于響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘中的一個(gè)時(shí)鐘而鎖存有效信號，其中所述有效信號對應(yīng)于所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且表不相對應(yīng)的輸入信號是否有效；以及
[0103]信號傳送單元，適用于:基于根據(jù)所述有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述輸入信號所獲得的鎖存輸入信號傳送至所述第一輸出線至所述第四輸出線。
[0104]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體器件，還包括:
[0105]時(shí)鐘發(fā)生單元，適用于產(chǎn)生分別與所述第一輸入信號至所述第四輸入信號相對應(yīng)且與時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘，其中，所述時(shí)鐘信號的周期是所述第一時(shí)鐘至所述第四時(shí)鐘的周期的一半。
[0106]技術(shù)方案3.如技術(shù)方案2所述的半導(dǎo)體器件，其中，
[0107]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；
[0108]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線；
[0109]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及
[0110]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
[0111]技術(shù)方案4.如技術(shù)方案2所述的半導(dǎo)體器件，其中，
[0112]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；
[0113]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線；
[0114]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及
[0115]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
[0116]技術(shù)方案5.如技術(shù)方案2所述的半導(dǎo)體器件，其中，
[0117]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；
[0118]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線；
[0119]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及
[0120]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
[0121]技術(shù)方案6.如技術(shù)方案2所述的半導(dǎo)體器件，其中，
[0122]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；
[0123]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線；
[0124]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及
[0125]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
[0126]技術(shù)方案7.如技術(shù)方案2所述的半導(dǎo)體器件，其中，所述輸入信號鎖存單元包括:
[0127]第一鎖存器，適用于響應(yīng)于所述第一時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第一鎖存輸入信號；
[0128]第二鎖存器，適用于響應(yīng)于所述第二時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第二鎖存輸入信號；
[0129]第三鎖存器，適用于響應(yīng)于所述第三時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第三鎖存輸入信號；以及
[0130]第四鎖存器，適用于響應(yīng)于所述第四時(shí)鐘來鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第四鎖存輸入信號。
[0131]技術(shù)方案8.如技術(shù)方案7所述的半導(dǎo)體器件，其中，所述信號傳送單元包括:
[0132]第一傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第一鎖存輸入信號和所述第三鎖存輸入信號中的一個(gè)傳送至所述第一輸出線；
[0133]第二傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第二鎖存輸入信號和所述第四鎖存輸入信號中的一個(gè)傳送至所述第二輸出線；
[0134]第三傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第一鎖存輸入信號和所述第三鎖存輸入信號中的一個(gè)傳送至所述第三輸出線；以及
[0135]第四傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第二鎖存輸入信號和所述第四鎖存輸入信號中的一個(gè)傳送至所述第四輸出線。
[0136]技術(shù)方案9.如技術(shù)方案2所述的半導(dǎo)體器件，其中，所述第一邊沿和所述第三邊沿是上升沿，而所述第二邊沿和所述第四邊沿是下降沿，或者所述第一邊沿和所述第三邊沿是下降沿，而所述第二邊沿和所述第四邊沿是上升沿。
[0137]技術(shù)方案10.—種半導(dǎo)體系統(tǒng),包括:
[0138]控制器，適用于產(chǎn)生:時(shí)鐘信號、包括第一至第四順序的命令信號的至少一個(gè)命令數(shù)據(jù)包、以及有效信號，所述有效信號對應(yīng)于所述第一命令信號至所述第四命令信號中的一個(gè)命令信號，并且表示所述一個(gè)命令信號是否有效；以及
[0139]半導(dǎo)體器件，適用于:產(chǎn)生分別與所述時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘、分別響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述命令數(shù)據(jù)包以輸出第一鎖存命令信號至第四鎖存命令信號、利用所述第一時(shí)鐘至所述第四時(shí)鐘來鎖存所述有效信號以輸出有效信號鎖存結(jié)果、按照由所述有效信號鎖存結(jié)果而確定的次序來將所述第一鎖存命令信號至所述第四鎖存命令信號傳送至第一命令線至第四命令線、以及執(zhí)行與所述至少一個(gè)命令數(shù)據(jù)包相對應(yīng)的設(shè)定操作。
[0140]技術(shù)方案11.如技術(shù)方案10所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體器件包括:
[0141]時(shí)鐘信號輸入單元，適用于接收所述時(shí)鐘信號；
[0142]命令輸入單元，適用于接收所述至少一個(gè)命令數(shù)據(jù)包；
[0143]有效信號輸入單元，適用于接收所述有效信號；以及
[0144]命令譯碼單元，用于響應(yīng)于所述有效信號而通過將經(jīng)由所述第一命令線至所述第四命令線傳送的所述第一鎖存命令信號至所述第四鎖存命令信號譯碼來產(chǎn)生內(nèi)部命令。
[0145]技術(shù)方案12.如技術(shù)方案10所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體器件包括:
[0146]時(shí)鐘發(fā)生單元，適用于基于所述時(shí)鐘信號來產(chǎn)生所述第一時(shí)鐘至所述第四時(shí)鐘；
[0147]命令信號鎖存單元，適用于響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述第一命令信號至所述第四命令信號；
[0148]有效信號鎖存單元，適用于響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘中的一個(gè)時(shí)鐘而鎖存所述有效信號；以及
[0149]信號傳送單元，適用于按照由所述一個(gè)時(shí)鐘而確定的次序來將所述第一鎖存命令信號至所述第四鎖存命令信號傳送至所述第一命令線至所述第四命令線。
[0150]技術(shù)方案13.如技術(shù)方案10所述的半導(dǎo)體系統(tǒng)，其中，所述第一時(shí)鐘至所述第四時(shí)鐘具有與所述時(shí)鐘信號的周期的兩倍一樣長的周期，并且所述時(shí)鐘信號的所述第一邊沿和所述第三邊沿是相同的類型，而所述時(shí)鐘信號的所述第二邊沿和所述第四邊沿是相同的類型。
[0151]技術(shù)方案14.如技術(shù)方案13所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體器件還包括:
[0152]時(shí)鐘選擇單兀,適用于:當(dāng)所述有效信號對應(yīng)于所述第一輸入信號或所述第三輸入信號時(shí)，在所述第一時(shí)鐘和所述第三時(shí)鐘之中選擇至少一個(gè)時(shí)鐘，并且將選中的時(shí)鐘傳送至所述有效信號鎖存單元，以及適用于:當(dāng)所述有效信號對應(yīng)于所述第二輸入信號或所述第四輸入信號時(shí)，在所述第二時(shí)鐘和所述第四時(shí)鐘之中選擇至少一個(gè)時(shí)鐘，并且將選中的時(shí)鐘傳送至所述有效信號鎖存單元。
[0153]技術(shù)方案15.—種用于操作半導(dǎo)體系統(tǒng)的方法，所述方法包括以下步驟:
[0154]輸入時(shí)鐘信號、第一輸入信號至第四輸入信號、以及有效信號，所述有效信號對應(yīng)于所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且表示所述一個(gè)輸入信號是否有效；
[0155]產(chǎn)生與所述時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘，其中，所述第一邊沿和所述第三邊沿是相同的類型，而所述第二邊沿和所述第四邊沿是相同的類型；
[0156]利用所述第一時(shí)鐘至所述第四時(shí)鐘來鎖存所述有效信號，并且輸出有效信號鎖存結(jié)果;
[0157]分別響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述輸入信號以輸出第一鎖存輸入信號至第四鎖存輸入信號；以及
[0158]按照由所述有效信號鎖存結(jié)果而確定的次序來傳送所述鎖存輸入信號作為第一輸出信號至第四輸出信號。
[0159]技術(shù)方案16.如技術(shù)方案15所述的方法，其中，所述第一時(shí)鐘至所述第四時(shí)鐘具有與所述時(shí)鐘信號的周期的兩倍一樣長的周期。
[0160]技術(shù)方案17.如技術(shù)方案16所述的方法,其中，傳送所述鎖存輸入信號包括以下步驟:
[0161]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；
[0162]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號;
[0163]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；以及
[0164]當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號。
[0165]技術(shù)方案18.如技術(shù)方案16所述的方法,其中，傳送所述鎖存輸入信號包括以下步驟:
[0166]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；
[0167]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號;
[0168]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；以及
[0169]當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號。
[0170]技術(shù)方案19.如技術(shù)方案16所述的方法,其中，傳送所述鎖存輸入信號包括以下步驟:
[0171]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；
[0172]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號;
[0173]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；以及
[0174]當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號。
[0175]技術(shù)方案20.如技術(shù)方案16所述的方法,其中，傳送所述鎖存輸入信號包括以下步驟:
[0176]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；
[0177]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號;
[0178]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第三輸出信號、所述第四輸出信號、所述第一輸出信號和所述第二輸出信號；以及
[0179]當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，分別傳送所述第一鎖存輸入信號至所述第四鎖存輸入信號作為所述第一輸出信號至所述第四輸出信號。
[0180]技術(shù)方案21.—種半導(dǎo)體器件,包括:
[0181]多個(gè)輸出線；
[0182]輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的多個(gè)時(shí)鐘而鎖存順序輸入的多個(gè)輸入信號；
[0183]有效信號鎖存單元，適用于響應(yīng)于所述多個(gè)時(shí)鐘中的一個(gè)時(shí)鐘而鎖存有效信號，其中，所述有效信號對應(yīng)于所述多個(gè)輸入信號中的一個(gè)輸入信號，并且表不相對應(yīng)的輸入信號是否有效；以及
[0184]信號傳送單元，適用于:基于根據(jù)所述有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將響應(yīng)于所述多個(gè)時(shí)鐘而鎖存所述輸入信號所獲得的鎖存輸入信號傳送至所述多個(gè)輸出線。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 第一輸出線至第四輸出線； 輸入信號鎖存單元，適用于分別響應(yīng)于具有順序相位的第一時(shí)鐘至第四時(shí)鐘來鎖存順序輸入的第一輸入信號至第四輸入信號； 有效信號鎖存單元，適用于響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘中的一個(gè)時(shí)鐘而鎖存有效信號，其中所述有效信號對應(yīng)于所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且表示相對應(yīng)的輸入信號是否有效；以及 信號傳送單元，適用于:基于根據(jù)所述有效信號鎖存單元的有效信號鎖存結(jié)果而確定的對應(yīng)關(guān)系，將響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述輸入信號所獲得的鎖存輸入信號傳送至所述第一輸出線至所述第四輸出線。
2.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 時(shí)鐘發(fā)生單兀，適用于產(chǎn)生分別與所述第一輸入信號至所述第四輸入信號相對應(yīng)且與時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘，其中，所述時(shí)鐘信號的周期是所述第一時(shí)鐘至所述第四時(shí)鐘的周期的一半。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中， 當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線； 當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線； 當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及 當(dāng)所述有效信號對應(yīng)于所述第一輸入信號、并且所述有效信號提前于所述第一輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
4.如權(quán)利要求2所述的半導(dǎo)體器件，其中， 當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線； 當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線； 當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及 當(dāng)所述有效信號對應(yīng)于所述第二輸入信號、并且所述有效信號提前于所述第二輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其中， 當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線； 當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線； 當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第一時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及 當(dāng)所述有效信號對應(yīng)于所述第三輸入信號、并且所述有效信號提前于所述第三輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第三時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
6.如權(quán)利要求2所述的半導(dǎo)體器件，其中， 當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將第一鎖存輸入信號至第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線； 當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號奇數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線； 當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第二時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第三輸出線、所述第四輸出線、所述第一輸出線和所述第二輸出線；以及 當(dāng)所述有效信號對應(yīng)于所述第四輸入信號、并且所述有效信號提前于所述第四輸入信號偶數(shù)個(gè)所述時(shí)鐘信號的周期而被輸入至所述半導(dǎo)體器件且響應(yīng)于所述第四時(shí)鐘而被鎖存時(shí)，所述信號傳送單元將所述第一鎖存輸入信號至所述第四鎖存輸入信號分別傳送至所述第一輸出線至所述第四輸出線。
7.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述輸入信號鎖存單元包括: 第一鎖存器，適用于響應(yīng)于所述第一時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第一鎖存輸入信號； 第二鎖存器，適用于響應(yīng)于所述第二時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第二鎖存輸入信號； 第三鎖存器，適用于響應(yīng)于所述第三時(shí)鐘而鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第三鎖存輸入信號；以及 第四鎖存器，適用于響應(yīng)于所述第四時(shí)鐘來鎖存所述第一輸入信號至所述第四輸入信號中的一個(gè)輸入信號，并且輸出第四鎖存輸入信號。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中，所述信號傳送單元包括: 第一傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第一鎖存輸入信號和所述第三鎖存輸入信號中的一個(gè)傳送至所述第一輸出線； 第二傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第二鎖存輸入信號和所述第四鎖存輸入信號中的一個(gè)傳送至所述第二輸出線； 第三傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第一鎖存輸入信號和所述第三鎖存輸入信號中的一個(gè)傳送至所述第三輸出線；以及 第四傳送單元，適用于響應(yīng)于所述有效信號鎖存結(jié)果而將所述第二鎖存輸入信號和所述第四鎖存輸入信號中的一個(gè)傳送至所述第四輸出線。
9.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一邊沿和所述第三邊沿是上升沿，而所述第二邊沿和所述第四邊沿是下降沿，或者所述第一邊沿和所述第三邊沿是下降沿，而所述第二邊沿和所述第四邊沿是上升沿。
10.一種半導(dǎo)體系統(tǒng),包括: 控制器，適用于產(chǎn)生:時(shí)鐘信號、包括第一至第四順序的命令信號的至少一個(gè)命令數(shù)據(jù)包、以及有效信號，所述有效信號對應(yīng)于所述第一命令信號至所述第四命令信號中的一個(gè)命令信號，并且表示所述一個(gè)命令信號是否有效；以及 半導(dǎo)體器件，適用于:產(chǎn)生分別與所述時(shí)鐘信號的第一邊沿至第四邊沿同步的第一時(shí)鐘至第四時(shí)鐘、分別響應(yīng)于所述第一時(shí)鐘至所述第四時(shí)鐘而鎖存所述命令數(shù)據(jù)包以輸出第一鎖存命令信號至第四鎖存命令信號、利用所述第一時(shí)鐘至所述第四時(shí)鐘來鎖存所述有效信號以輸出有效信號鎖存結(jié)果、按照由所述有效信號鎖存結(jié)果而確定的次序來將所述第一鎖存命令信號至所述第四鎖存命令信號傳送至第一命令線至第四命令線、以及執(zhí)行與所述至少一個(gè)命令數(shù)據(jù)包相對應(yīng)的設(shè)定操作。
【文檔編號】G06F12/02GK104424139SQ201410150751
【公開日】2015年3月18日 申請日期:2014年4月15日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】丘泳峻 申請人:愛思開海力士有限公司