混合dram存儲(chǔ)器及降低該dram存儲(chǔ)器刷新時(shí)功耗的方法
【專利摘要】本發(fā)明公開的一種混合DRAM存儲(chǔ)器及降低該DRAM存儲(chǔ)器刷新時(shí)功耗的方法，通過(guò)將非易失性存儲(chǔ)器與DRAM主存儲(chǔ)器相結(jié)合，并利用非易失性存儲(chǔ)器中指定的存儲(chǔ)單元替代DRAM主存儲(chǔ)器中的尾端存儲(chǔ)單元，從而大大提高了刷新周期，降低刷新頻率，極大地降低了DRAM主存儲(chǔ)器的刷新功耗。
【專利說(shuō)明】混合DRAM存儲(chǔ)器及降低該DRAM存儲(chǔ)器刷新時(shí)功耗的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件和集成電路【技術(shù)領(lǐng)域】，具體涉及一種混合DRAM存儲(chǔ)器及降低該DRAM存儲(chǔ)器刷新時(shí)功耗的方法。
【背景技術(shù)】
[0002]過(guò)去幾十年，動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的成本隨著摩爾定律不斷降低。但隨著特征尺寸越來(lái)越小，芯片對(duì)功耗的要求也越來(lái)越高，由于DRAM存儲(chǔ)電容漏電，因此必須每隔一段時(shí)間就刷新一次，并加大刷新的功耗，如圖1所示，容量較小的DRAM刷新功耗會(huì)較低，只占較少一部分功耗，但隨著DRAM容量變大，刷新功耗顯著升高，這是因?yàn)樘卣鞒叽缈s小，DRAM其他部分功耗變化不明顯，但是對(duì)電容影響非常大，因此刷新功耗顯著提高；因此如何降低DRAM的刷新功耗是亟待解決的問(wèn)題。
[0003]近些年來(lái)，一些新型的DRAM結(jié)構(gòu)或者存儲(chǔ)材料被提出以解決當(dāng)前DRAM技術(shù)的缺陷。IBM公司主張用非易失性存儲(chǔ)器相變存儲(chǔ)器(PCM)與DRAM結(jié)合形成一種混合存儲(chǔ)器。雖然PCM是非易失性存儲(chǔ)器，且功耗非常低，但由于PCM寫入時(shí)間與所寫數(shù)據(jù)有關(guān)，因此PCM的存取速度不及DRAM，并且PCM具有寫入次數(shù)的限制。為了結(jié)合二者的各自優(yōu)勢(shì)，一種解決辦法的主要結(jié)構(gòu)，圖2為一種利用非易失性存儲(chǔ)器與DRAM結(jié)合形成混合存儲(chǔ)器的結(jié)構(gòu)示意圖；如圖2所示，其中(I)為處理器，混合存儲(chǔ)器包括DRAM緩存，(3 ) PCM主存儲(chǔ)器以及(4 )PCM寫時(shí)序模塊。圖中可以看出，DRAM只作為高速緩存器，緩存最近使用的信息，只有在需要時(shí)才將數(shù)據(jù)存儲(chǔ)到PCM中。由于DRAM只是作為緩存，容量不需要很大，PCM作為主存儲(chǔ)介質(zhì)在存儲(chǔ)數(shù)據(jù)時(shí)無(wú)需定時(shí)刷新，因此這種結(jié)構(gòu)能夠大大降低數(shù)據(jù)存儲(chǔ)的功耗，但是由于PCM存儲(chǔ)與讀取速度較慢，因此這種結(jié)構(gòu)在整體性能上明顯下降。圖3為另一種利用非易失性存儲(chǔ)器與DRAM結(jié)合形成混合存儲(chǔ)器的結(jié)構(gòu)示意圖；如圖3所示，其中(I)為處理器，混合存儲(chǔ)器包括DRAM主存儲(chǔ)器，非易失性存儲(chǔ)器以及(6)備用電池。在正常使用時(shí)DRAM仍是主要存儲(chǔ)介質(zhì)，一旦掉電，備用大電池就會(huì)迅速將DRAM中的數(shù)據(jù)存儲(chǔ)到非易失性存儲(chǔ)器中。再一次上電時(shí)，數(shù)據(jù)會(huì)自動(dòng)從非易失性存儲(chǔ)器中恢復(fù)到DRAM中。這種結(jié)構(gòu)雖然解決了 DRAM易失性問(wèn)題，但是依然沒(méi)有降低DRAM定期刷新數(shù)據(jù)時(shí)產(chǎn)生的功耗，并且成本也大大提高。
[0004]美光(Micron)提出了一種混合存儲(chǔ)立方結(jié)構(gòu)(HMC, Hybrid Memory Cube),它基于一種硅通孔(TSV，Through-Si I icon Vias)連接的三維技術(shù)。圖4為傳統(tǒng)DRAM中層與層之間的平面結(jié)構(gòu)示意圖；如圖4所示，DRAM層與層之間是平面結(jié)構(gòu)，層與層之間通過(guò)PAD連接，占用大量資源。若處理器想訪問(wèn)DRAM層9的數(shù)據(jù)，就必須經(jīng)過(guò)其他DRAM層，例如經(jīng)過(guò)DRAM層2，DRAM層5，DRAM層8才能到達(dá)DRAM9，浪費(fèi)大量時(shí)間和功耗。HMC結(jié)構(gòu)如圖5所示，DRAM層與層之間呈立體結(jié)構(gòu)，并且通過(guò)硅通孔(TSV)連接，無(wú)需PAD，節(jié)省了大量面積，并且大大縮短了訪問(wèn)時(shí)間，例如訪問(wèn)DRAM層4時(shí)，無(wú)需經(jīng)過(guò)其他DRAM層，直接通過(guò)TSV即可訪問(wèn)，顯著降低了功耗，器件的性能得到大大提高。但是這種結(jié)構(gòu)對(duì)工藝要求非常高，成本增加，并且DRAM仍然需要定時(shí)刷新，刷新功耗仍沒(méi)有降低。
[0005]中國(guó)專利(
【發(fā)明者】景蔚亮, 陳邦明 申請(qǐng)人:上海新儲(chǔ)集成電路有限公司