芯片間存儲(chǔ)器接口結(jié)構(gòu)的制作方法
【專利摘要】在實(shí)施例中，堆疊封裝系統(tǒng)具有存儲(chǔ)管芯(102、104)和邏輯管芯(106)。存儲(chǔ)管芯包括第一存儲(chǔ)器(306)和第二存儲(chǔ)器(308)，每一個(gè)都被操作為與另一個(gè)獨(dú)立，而且每一個(gè)都具有被電氣連接至邏輯管芯的芯片間接口(310、312)。邏輯管芯具有兩個(gè)獨(dú)立的時(shí)鐘源(318、322)，一個(gè)用于向第一存儲(chǔ)器提供第一時(shí)鐘信號(hào)，而另一個(gè)時(shí)鐘源用于向第二存儲(chǔ)器提供第二時(shí)鐘信號(hào)。
【專利說(shuō)明】芯片間存儲(chǔ)器接口結(jié)構(gòu)
[0001]基于35U.S.C.§ 119要求優(yōu)先權(quán)
[0002]本專利申請(qǐng)要求享有于2012年6月I日遞交的、名稱為“INTER-CHIP MEMORYINTERFACE STRUCTURE”的臨時(shí)申請(qǐng)N0.61/654，156的優(yōu)先權(quán)，該臨時(shí)申請(qǐng)已經(jīng)轉(zhuǎn)讓給本申請(qǐng)的受讓人，故以引用方式將其明確地并入本文。

【技術(shù)領(lǐng)域】
[0003]概括地說(shuō)，本發(fā)明涉及封裝的集成電路，而更具體地說(shuō)，涉及具有與存儲(chǔ)芯片電氣通信的邏輯芯片的堆疊封裝的集成電路。

【背景技術(shù)】
[0004]中央處理單元(CPU)和存儲(chǔ)芯片間接口對(duì)系統(tǒng)性能和功率而言是十分重要的。由于系統(tǒng)要求更高的性能,所以CPU和本地存儲(chǔ)器之間的數(shù)據(jù)業(yè)務(wù)增加了，針對(duì)高數(shù)據(jù)帶寬推高了芯片間接口的速度。然而，高速的芯片間接口常常遭受時(shí)鐘抖動(dòng)和時(shí)鐘信號(hào)歪斜。
[0005]圖1是堆疊的POP (堆疊封裝)系統(tǒng)的簡(jiǎn)化剖視圖，該系統(tǒng)包括被標(biāo)記為102和104的兩個(gè)存儲(chǔ)芯片(管芯)和被標(biāo)記為106的邏輯芯片(管芯)。邏輯芯片106包括CPU (未示出)，其中，存儲(chǔ)芯片102和104是可用于CPU的存儲(chǔ)層次結(jié)構(gòu)的一部分。
[0006]存儲(chǔ)芯片102和104被電氣連接至邏輯芯片106。導(dǎo)線107將存儲(chǔ)芯片電氣連接至在封裝基板108上的接觸墊(未示出)，并且封裝基板108中的通孔(未示出)提供至封裝球110的電氣連接。封裝球110通過(guò)封裝基板112上的互連(未示出)并通過(guò)封裝球114來(lái)提供至邏輯芯片106的電氣連接。
[0007]封裝球116通過(guò)在封裝基板112中通孔(未示出)被電氣連接至封裝球114，從而邏輯芯片106可以通過(guò)印刷電路板(未示出)被電氣連接至其它的封裝集成電路。
[0008]很多移動(dòng)系統(tǒng)具有多條存儲(chǔ)通道，其中，每個(gè)存儲(chǔ)通道接口通常具有32比特的I/0(輸入/輸出)寬度。這一接口的物理實(shí)施方式是在堆疊的封裝中跨越管芯進(jìn)行分割。在抽象地表示圖1的POP系統(tǒng)中的存儲(chǔ)器與CPU的接口的圖2中示出了這一分布式分割特征。
[0009]參照?qǐng)D2，被標(biāo)記為202的平面表示存儲(chǔ)芯片，而被標(biāo)記為204的平面表示邏輯芯片。存儲(chǔ)芯片202上的芯片間接口被分割成被標(biāo)記為206和208的兩個(gè)結(jié)構(gòu)。這個(gè)芯片間接口包括用于例如時(shí)鐘信號(hào)、指令信號(hào)、功率軌、地軌、地址信號(hào)、寫數(shù)據(jù)信號(hào)和讀數(shù)據(jù)信號(hào)的互連。
[0010]在邏輯芯片204上相應(yīng)的芯片間接口以與在存儲(chǔ)芯片上相同的方式被分割，并且通過(guò)被標(biāo)記為210和212的兩個(gè)結(jié)構(gòu)來(lái)抽象。被標(biāo)記為214的線路抽象地表示了結(jié)構(gòu)206和結(jié)構(gòu)210之間的互連，而被標(biāo)記為216的線路抽象地表示了結(jié)構(gòu)208和結(jié)構(gòu)212之間的互連。相應(yīng)地，線路214和216被稱為互連。在圖1的剖視圖中，對(duì)應(yīng)于互連214和互連216的組合的結(jié)構(gòu)是導(dǎo)線107、封裝基板108內(nèi)的通孔、封裝球110、封裝基板112上的互連以及封裝球114。
[0011]對(duì)芯片間接口進(jìn)行物理分割的一個(gè)原因是因?yàn)橛赡|和封裝球的布置所施加的約束。功能單元218抽象地表示時(shí)鐘源和用于驅(qū)動(dòng)芯片間接口的驅(qū)動(dòng)器集合。為了正確操作，由功能單元218表示的時(shí)鐘源必須在芯片間接口的兩個(gè)部分上保持相同的時(shí)鐘相位，即使芯片間接口的這兩個(gè)部分在物理上位于邏輯芯片204兩端的附近。
[0012]由標(biāo)記206、208、210、212、214和216表示的結(jié)構(gòu)是構(gòu)成用于將存儲(chǔ)芯片202耦合至邏輯芯片204的芯片間接口的總電氣長(zhǎng)度的一部分。如圖2中示出的在兩個(gè)芯片上的這一單個(gè)接口的物理分布和分割是時(shí)鐘信號(hào)抖動(dòng)歪斜的部分原因，這限制了整體的系統(tǒng)頻率和性能。


【發(fā)明內(nèi)容】

[0013]本發(fā)明的示例性實(shí)施例是針對(duì)用于具有存儲(chǔ)管芯和邏輯管芯的堆疊封裝系統(tǒng)的系統(tǒng)和方法的，其中，存儲(chǔ)管芯包括第一存儲(chǔ)器和第二存儲(chǔ)器，它們相互獨(dú)立地操作，并且每個(gè)存儲(chǔ)器都具有與邏輯管芯電氣連接的芯片間接口。
[0014]在實(shí)施例中，堆疊封裝系統(tǒng)包括第一管芯和第二管芯。第一管芯包括被配置到第一存儲(chǔ)器和第二存儲(chǔ)器中的多個(gè)存儲(chǔ)單元。第二管芯包括:中央處理單元、耦合到中央處理單元的總線、耦合到總線的存儲(chǔ)器管理單元、耦合到存儲(chǔ)器管理單元用于向第一存儲(chǔ)器提供第一時(shí)鐘信號(hào)的第一時(shí)鐘源以及耦合到存儲(chǔ)器管理單元用于向第二存儲(chǔ)器提供第二時(shí)鐘信號(hào)的第二時(shí)鐘源，其中，第一時(shí)鐘源和第二時(shí)鐘源是彼此獨(dú)立的。
[0015]在另一實(shí)施例中，公開了一種用于存儲(chǔ)器管理單元以訪問(wèn)存儲(chǔ)半導(dǎo)體管芯上的物理存儲(chǔ)器的方法。該方法包括:將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址，其中，第一物理地址空間和第二物理地址空間的大小各是地址空間的大小的一半；將具有第一物理地址空間中的物理地址的數(shù)據(jù)只寫入存儲(chǔ)半導(dǎo)體管芯上的第一存儲(chǔ)器；將具有第二物理地址空間中的物理地址的數(shù)據(jù)只寫入存儲(chǔ)半導(dǎo)體管芯上的第二存儲(chǔ)器；只從在存儲(chǔ)半導(dǎo)體管芯上的第一存儲(chǔ)器中讀取具有第一物理地址空間中的物理地址的數(shù)據(jù)；只從存儲(chǔ)半導(dǎo)體管芯上的第二存儲(chǔ)器中讀取具有第二物理地址空間中的物理地址的數(shù)據(jù)。
[0016]在另一實(shí)施例中，計(jì)算機(jī)可讀非暫時(shí)性介質(zhì)具有存儲(chǔ)在其上的指令，當(dāng)指令被處理器執(zhí)行時(shí)，執(zhí)行一種方法。該方法包括:將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址,其中，第一物理地址空間和第二物理地址空間的大小各是地址空間的大小的一半；將具有第一物理地址空間中的物理地址的數(shù)據(jù)只寫入存儲(chǔ)半導(dǎo)體管芯上的第一存儲(chǔ)器；將具有第二物理地址空間中的物理地址的數(shù)據(jù)只寫入存儲(chǔ)半導(dǎo)體管芯上的第二存儲(chǔ)器；只從存儲(chǔ)半導(dǎo)體管芯上的第一存儲(chǔ)器中讀取具有第一物理地址空間中的物理地址的數(shù)據(jù)；只從存儲(chǔ)半導(dǎo)體管芯上的第二存儲(chǔ)器中讀取具有第二物理地址空間中的物理地址的數(shù)據(jù)。
[0017]在另一實(shí)施例中，堆疊封裝系統(tǒng)包括:第一管芯、第二管芯、形成于第一管芯中的第一存儲(chǔ)器、形成于第二管芯中的第二存儲(chǔ)器以及用于管理存儲(chǔ)器讀取和寫入的存儲(chǔ)器管理單元，其中，存儲(chǔ)器管理單元形成于第二管芯中。存儲(chǔ)器管理單元執(zhí)行以下操作:將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址，其中，第一物理地址空間和第二物理地址空間的大小各是地址空間的大小的一半；將具有第一物理地址空間中的物理地址的數(shù)據(jù)只寫入第一存儲(chǔ)器；將具有第二物理地址空間中的物理地址的數(shù)據(jù)只寫入第二存儲(chǔ)器；只從第一存儲(chǔ)器中讀取具有第一物理地址空間中的物理地址的數(shù)據(jù)；只從第二存儲(chǔ)器中讀取具有第二物理地址空間中的物理地址的數(shù)據(jù)。

【專利附圖】

【附圖說(shuō)明】
[0018]給出附圖以協(xié)助對(duì)本發(fā)明的實(shí)施例的描述，并且提供附圖僅用于對(duì)實(shí)施例的說(shuō)明而非其限制。
[0019]圖1是用于集成電路的常規(guī)的堆疊封裝系統(tǒng)的剖視圖。
[0020]圖2是對(duì)常規(guī)的存儲(chǔ)器與CPU的芯片間接口的抽象。
[0021]圖3根據(jù)實(shí)施例示出了存儲(chǔ)器與CPU的芯片間接口的邏輯視圖。
[0022]圖4根據(jù)實(shí)施例示出了存儲(chǔ)器與CPU的芯片間接口的另一邏輯視圖。
[0023]圖5是根據(jù)實(shí)施例示出了地址轉(zhuǎn)換以及寫入和讀取數(shù)據(jù)的方法的流程圖。
[0024]圖6示出了采用實(shí)施例的無(wú)線通信網(wǎng)絡(luò)。

【具體實(shí)施方式】
[0025]在以下描述和針對(duì)本發(fā)明的特定實(shí)施例的相關(guān)附圖中公開了本發(fā)明的方面。在不脫離本發(fā)明的范圍的情況下，可以設(shè)計(jì)出替代的實(shí)施例。此外，將不詳細(xì)描述或?qū)⑹÷员景l(fā)明的公知要素，以避免使本發(fā)明的相關(guān)細(xì)節(jié)不明顯。
[0026]本文中使用“示例性”一詞來(lái)表示“用作例子、實(shí)例或說(shuō)明”。本文描述為“示例性”的任何實(shí)施例不必被解釋為比其它實(shí)施例更優(yōu)選或更具優(yōu)勢(shì)。同樣地，術(shù)語(yǔ)“本發(fā)明的實(shí)施例”不要求本發(fā)明的全部實(shí)施例都包括所討論的特征、優(yōu)點(diǎn)或操作方式。
[0027]本文使用的術(shù)語(yǔ)僅出于描述具體實(shí)施例的目的，并不是要限制本發(fā)明的實(shí)施例。如本文所使用的，除非上下文另外明確指示，單數(shù)形式的“一(a)”、“一個(gè)(an)”和“該(the) ”旨在也包括復(fù)數(shù)形式。還應(yīng)當(dāng)理解的是，當(dāng)在本文中使用時(shí)，術(shù)語(yǔ)“包括”、“包括有”、“包含”和/或“包含有”，明確了存在所述的特征、整體(integer)、步驟、操作、要素和/或部件，但是沒(méi)有排除存在或添加一個(gè)或多個(gè)其它特征、整體(integer)、步驟、操作、要素、部件和/或其組合。
[0028]此外，很多實(shí)施例是以一系列動(dòng)作的形式(例如由計(jì)算設(shè)備的單元來(lái)執(zhí)行)來(lái)描述的。應(yīng)當(dāng)認(rèn)識(shí)到的是，本文描述的各種動(dòng)作可以由特定電路(例如，專用集成電路(ASIC))、由一個(gè)或多個(gè)處理器執(zhí)行的程序指令或由二者的組合來(lái)執(zhí)行。此外，可以考慮其中存儲(chǔ)了相應(yīng)計(jì)算機(jī)指令集的任何形式的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)全部地體現(xiàn)本文描述的這些動(dòng)作序列，計(jì)算機(jī)指令集在執(zhí)行時(shí)，可以使得相關(guān)聯(lián)的處理器執(zhí)行本文描述的功能。因此，可以用多種不同的形式來(lái)體現(xiàn)本發(fā)明的各個(gè)方面，所有這些形式已被預(yù)期落入所要求保護(hù)的主題的范圍內(nèi)。此外，對(duì)于本文描述的各個(gè)實(shí)施例，本文可以將任何這樣的實(shí)施例的相應(yīng)形式描述為，例如，“邏輯上被配置為”執(zhí)行所描述的動(dòng)作。
[0029]圖3根據(jù)實(shí)施例示出了存儲(chǔ)器與CPU的芯片間接口。被標(biāo)記為302的平面抽象地表示包括CPU (未示出)的邏輯芯片(管芯)。被標(biāo)記為304的平面抽象地表示存儲(chǔ)芯片。盡管圖3中示出的存儲(chǔ)芯片304包括單個(gè)管芯，但是在這一單個(gè)管芯上的存儲(chǔ)單元被邏輯地劃分成被標(biāo)記為306和308的兩部分。存儲(chǔ)器的這兩部分可以共享相同的地線和功率總線，但是它們用于命令、讀取數(shù)據(jù)、寫入數(shù)據(jù)和時(shí)鐘信號(hào)的信號(hào)線是彼此分離的。在實(shí)踐中，芯片302和芯片304被封裝在堆疊封裝系統(tǒng)中。其它芯片可以被堆疊在這兩個(gè)芯片之上并且被集成在相同的封裝系統(tǒng)中，但是為了簡(jiǎn)化說(shuō)明，在圖3中只示出了兩個(gè)芯片。
[0030]被標(biāo)記為310的結(jié)構(gòu)抽象地表示存儲(chǔ)部分306的芯片間接口，該芯片間接口包括用于指令信號(hào)、讀數(shù)據(jù)信號(hào)、寫數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)的各種互連。類似地，被標(biāo)記為312的結(jié)構(gòu)抽象地表示存儲(chǔ)部分308的芯片間接口，該芯片間接口包括用于指令信號(hào)、讀數(shù)據(jù)信號(hào)、寫數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)的各種互連。
[0031]被標(biāo)記為314的結(jié)構(gòu)抽象地表示邏輯芯片302上被電氣連接至存儲(chǔ)芯片304上的芯片間接口 310的芯片間接口部分。類似地，被標(biāo)記為316的結(jié)構(gòu)抽象地表示邏輯芯片302上被電氣連接至存儲(chǔ)芯片304上的芯片間接口 312的芯片間接口部分。
[0032]被標(biāo)記為318的功能單元表示邏輯芯片302上的時(shí)鐘源、驅(qū)動(dòng)器集合和邏輯框。功能單元318通過(guò)芯片間接口 314和310向存儲(chǔ)部分306提供時(shí)鐘信號(hào)、指令信號(hào)、讀數(shù)據(jù)信號(hào)和寫數(shù)據(jù)信號(hào)。線路320表示芯片間接口 314和310之間的電氣互連。
[0033]被標(biāo)記為322的功能單元表示邏輯芯片302上的時(shí)鐘源、驅(qū)動(dòng)器集合和邏輯框。功能單元322通過(guò)芯片間接口 316和312向存儲(chǔ)部分308提供時(shí)鐘信號(hào)、指令信號(hào)、讀數(shù)據(jù)信號(hào)和寫數(shù)據(jù)信號(hào)。線路324表示芯片間接口 316和312之間的電氣互連。
[0034]功能單元318和322提供的信號(hào)是相互獨(dú)立的。特別地，這兩個(gè)功能單元中的時(shí)鐘源提供的時(shí)鐘信號(hào)是相互獨(dú)立的。每個(gè)時(shí)鐘源只需要驅(qū)動(dòng)與它相關(guān)聯(lián)的接口，其中，每個(gè)接口與另一接口是電氣獨(dú)立的。圖4的實(shí)施例中示出的每個(gè)芯片間接口都是電氣獨(dú)立的，并且不需要如在其它類型的芯片間接口中那樣被分布在封裝系統(tǒng)的兩邊上。這有助于減輕時(shí)鐘抖動(dòng)和歪斜以獲得更好的系統(tǒng)級(jí)定時(shí)余量。
[0035]與實(shí)現(xiàn)單個(gè)、統(tǒng)一的芯片間接口相反，實(shí)現(xiàn)兩個(gè)分離的芯片間接口在用于控制和訪問(wèn)集成在存儲(chǔ)芯片304上的存儲(chǔ)單元的信號(hào)線路和驅(qū)動(dòng)器的總數(shù)以及信號(hào)路徑長(zhǎng)度之間進(jìn)行折衷。為了說(shuō)明這一折衷，考慮圖4。圖4是圖3的實(shí)施例的邏輯表示，其示出了通過(guò)系統(tǒng)總線406相互連接的CPU402和存儲(chǔ)器管理單元404。假設(shè)存儲(chǔ)芯片304的總存儲(chǔ)大小為1GB。如果使用單個(gè)芯片間接口，則地址線的數(shù)量會(huì)是20。通過(guò)對(duì)存儲(chǔ)單元進(jìn)行邏輯分組，使得存儲(chǔ)部分306和存儲(chǔ)部分308各是0.5GB，則芯片間接口 314和316各具有19條地址線，總共為38條地址線。
[0036]因此，在上面的例子中，通過(guò)使用獨(dú)立、自包含的接口，地址線的總數(shù)是38而不是如果使用單個(gè)、統(tǒng)一接口所需要的20。然而，因?yàn)?9條線路的群組是相互電氣獨(dú)立的，所以每個(gè)接口的信號(hào)路徑長(zhǎng)度只有統(tǒng)一接口的信號(hào)路徑長(zhǎng)度的一半。
[0037]縮短信號(hào)路徑長(zhǎng)度提供了若干改進(jìn)。例如，需要引入的緩存較少，產(chǎn)生較少的時(shí)鐘信號(hào)抖動(dòng)。較短的信號(hào)路徑長(zhǎng)度引入較少的時(shí)鐘信號(hào)歪斜。此外，可以使用較小的緩存，以及每條信號(hào)線路具有較少的總電容，這有助于減少CPU和存儲(chǔ)器二者中的功耗。由于較少的時(shí)鐘信號(hào)抖動(dòng)、歪斜和功耗，實(shí)施例有望實(shí)現(xiàn)較高的時(shí)鐘頻率。
[0038]對(duì)于一些實(shí)施例，存儲(chǔ)部分306和308以及它們的相應(yīng)接口可以被對(duì)稱地位于由存儲(chǔ)芯片304表示的存儲(chǔ)半導(dǎo)體管芯中。例如，利用表示存儲(chǔ)芯片304中的對(duì)稱線的虛線304S將表示為存儲(chǔ)芯片304的存儲(chǔ)半導(dǎo)體管芯劃分成左半部分304L和右半部分304R，存儲(chǔ)部分306位于左半部分304L中，而存儲(chǔ)部分308位于右半部分304R中。
[0039]對(duì)于一些實(shí)施例，功能單元318和322以及它們的相應(yīng)接口可以被對(duì)稱地布置于由邏輯芯片302表示的存儲(chǔ)半導(dǎo)體管芯中。例如，利用表示邏輯芯片302中的對(duì)稱線的虛線302S將表示為邏輯芯片302的邏輯半導(dǎo)體管芯劃分成左半部分302L和右半部分302R，功能單元318位于左半部分302L中，而功能單元322位于右半部分302R中。
[0040]無(wú)論是實(shí)現(xiàn)兩個(gè)芯片間接口還是使用單個(gè)芯片間接口 CPU 402都看見相同的地址空間。存儲(chǔ)器管理單元404隱藏芯片間接口的實(shí)現(xiàn)。存儲(chǔ)器管理單元對(duì)具體地址進(jìn)行轉(zhuǎn)換，從而將經(jīng)轉(zhuǎn)換的地址驅(qū)動(dòng)到接口 314或接口 316上，但非二者。
[0041]圖5是根據(jù)實(shí)施例示出了上述地址轉(zhuǎn)換以及寫入和讀取數(shù)據(jù)的方法的流程圖。在步驟502中，MMU 404將CPU 402看見的地址空間中的地址轉(zhuǎn)換為第一物理地址空間中的物理地址或第二物理地址空間中的物理地址。第一物理地址空間和第二物理地址空間的大小各是CPU 402所看見的地址空間的大小的一半。
[0042]如步驟504中指示的，當(dāng)MMU 404寫入具有第一物理地址空間中的物理地址的數(shù)據(jù)時(shí)，該數(shù)據(jù)只被寫入存儲(chǔ)芯片304中的第一存儲(chǔ)器。例如，第一存儲(chǔ)器可以是存儲(chǔ)部分306。類似地，如步驟506中指示的，當(dāng)MMU404寫入具有第二物理地址空間中的物理地址的數(shù)據(jù)時(shí)，該數(shù)據(jù)只被寫入存儲(chǔ)芯片304上的第二存儲(chǔ)器。例如，第二存儲(chǔ)器可以是存儲(chǔ)部分308。
[0043]如步驟508中指示的，當(dāng)MMU 404讀取具有第一物理地址空間中的物理地址的數(shù)據(jù)時(shí)，只從存儲(chǔ)芯片304上的第一存儲(chǔ)器中讀取該數(shù)據(jù)。類似地，如步驟510中指示的，當(dāng)MMU 404讀取具有第二物理地址空間中的物理地址的數(shù)據(jù)時(shí)，只從存儲(chǔ)芯片304上的第二存儲(chǔ)器中讀取該數(shù)據(jù)。
[0044]圖5是示出了可以依據(jù)存儲(chǔ)在存儲(chǔ)器中的指令，由MMU 404執(zhí)行的過(guò)程的流程圖。存儲(chǔ)器可以是存儲(chǔ)部分306或存儲(chǔ)部分308，或者它可以是與MMU 404集成在一起的存儲(chǔ)器。這樣的存儲(chǔ)器可以被稱為非暫時(shí)性計(jì)算機(jī)可讀存儲(chǔ)器，其上具有存儲(chǔ)的指令。
[0045]實(shí)施例可以在諸如蜂窩電話網(wǎng)絡(luò)之類的眾多通信系統(tǒng)中發(fā)現(xiàn)廣泛的應(yīng)用。例如，圖6示出了包括基站604A、604B和604C的蜂窩電話網(wǎng)絡(luò)602。圖6示出了被標(biāo)記為606的通信設(shè)備，其可以是諸如所謂的智能電話、平板電腦或適用于蜂窩電話網(wǎng)絡(luò)的一些其它類型的通信設(shè)備的移動(dòng)蜂窩通信設(shè)備。通信設(shè)備606不必是移動(dòng)的。在圖6的具體例子中，通信設(shè)備606位于與基站604C相關(guān)聯(lián)的小區(qū)內(nèi)。箭頭608和610分別形象地表示上行鏈路信道和下行鏈路信道，通信設(shè)備606通過(guò)上行鏈路信道和下行鏈路信道與基站604C通信。
[0046]可以在與例如通信設(shè)備606、基站604C或二者相關(guān)聯(lián)的數(shù)據(jù)處理系統(tǒng)中使用實(shí)施例。圖6只示出了可以采用本文所描述的實(shí)施例的眾多應(yīng)用中的一個(gè)應(yīng)用。
[0047]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是可以使用各種不同的技術(shù)和工藝中的任何技術(shù)和工藝來(lái)表示信息和信號(hào)。例如，在貫穿上面的描述中提及的數(shù)據(jù)、指令、命令、信息、信號(hào)、t匕特、符號(hào)和碼片可以用電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或磁粒子或其任意組合來(lái)表
/Jn ο
[0048]此外，本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)意識(shí)到，結(jié)合本文公開的實(shí)施例描述的各種說(shuō)明性邏輯框、模塊、電路和算法步驟可以被實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件或二者的組合。為了清楚地說(shuō)明硬件和軟件的這種可交換性，以上各種說(shuō)明性部件、方框、模塊、電路、和步驟均圍繞它們的功能來(lái)概括性描述。這樣的功能被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加在整個(gè)系統(tǒng)上的設(shè)計(jì)約束。技術(shù)人員可以針對(duì)各個(gè)具體應(yīng)用以變通方式來(lái)實(shí)施所描述的功能，但是這種實(shí)施決策不應(yīng)當(dāng)被解釋為使得脫離本發(fā)明的范圍。
[0049]結(jié)合本文公開的實(shí)施例所描述的方法、序列和/或算法可以直接體現(xiàn)為硬件、由處理器執(zhí)行的軟件模塊或這二者的組合。軟件模塊可以位于RAM存儲(chǔ)器、閃存、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、移動(dòng)磁盤、⑶-ROM或者本領(lǐng)域熟知的任何其它形式的存儲(chǔ)介質(zhì)中。將示例性存儲(chǔ)介質(zhì)耦合到處理器，從而使該處理器能夠從存儲(chǔ)介質(zhì)讀取信息，且可以向該存儲(chǔ)介質(zhì)寫入信息?；蛘?，存儲(chǔ)介質(zhì)可以是處理器的組成部分。
[0050]相應(yīng)地，本發(fā)明的實(shí)施例可以包括體現(xiàn)了利用如先前描述的芯片間存儲(chǔ)接口來(lái)讀取和寫入數(shù)據(jù)的方法的計(jì)算機(jī)可讀介質(zhì)。相應(yīng)地，本發(fā)明不限于所示出的例子，并且用于執(zhí)行本文描述的功能的任何單元都包含于本發(fā)明的實(shí)施例中。
[0051]雖然前述公開內(nèi)容示出了本發(fā)明的說(shuō)明性實(shí)施例，但是應(yīng)當(dāng)注意的是，本文可以進(jìn)行各種改變和修改而不脫離如所附的權(quán)利要求書所定義的本發(fā)明的保護(hù)范圍。不需要以任何特定的順序來(lái)執(zhí)行根據(jù)本文描述的本發(fā)明的實(shí)施例的方法權(quán)利要求的功能、步驟和/或動(dòng)作。此外，盡管本發(fā)明的要素可能被描述或聲明為單數(shù)的形式，但是除非明確地聲明了限制為單數(shù)，復(fù)數(shù)是預(yù)期的。
【權(quán)利要求】
1.一種堆疊封裝系統(tǒng)，包括第一管芯(102、104)和第二管芯(106);所述第一管芯包括: 被配置到第一存儲(chǔ)器(306)和第二存儲(chǔ)器(308)中的多個(gè)存儲(chǔ)單元； 所述第二管芯包括: 中央處理單元(402)； 總線(406)，其耦合到所述中央處理單元； 存儲(chǔ)器管理單元(404)，其耦合到所述總線； 第一時(shí)鐘源(318)，其耦合到所述存儲(chǔ)器管理單元用于向所述第一存儲(chǔ)器提供第一時(shí)鐘信號(hào)； 第二時(shí)鐘源(322)，其耦合到所述存儲(chǔ)器管理單元用于向所述第二存儲(chǔ)器提供第二時(shí)鐘信號(hào)； 其中，所述第一時(shí)鐘源和所述第二時(shí)鐘源是彼此獨(dú)立的。
2.如權(quán)利要求1所述的堆疊封裝系統(tǒng)，所述第二管芯還包括: 第一功能單元(318)，其耦合到所述存儲(chǔ)器管理單元用于向所述第一存儲(chǔ)器驅(qū)動(dòng)第一讀數(shù)據(jù)信號(hào)集合和第一寫數(shù)據(jù)信號(hào)集合； 第二功能單元(322)，其耦合到所述存儲(chǔ)器管理單元用于向所述第一存儲(chǔ)器驅(qū)動(dòng)第二讀數(shù)據(jù)信號(hào)集合和第二寫數(shù)據(jù)信號(hào)集合； 驅(qū)動(dòng)所述第一讀數(shù)據(jù)信號(hào)集合的所述第一功能單元獨(dú)立于驅(qū)動(dòng)所述第二讀數(shù)據(jù)信號(hào)集合的所述第二功能單元之外； 驅(qū)動(dòng)所述第一寫數(shù)據(jù)信號(hào)集合的所述第一功能單元獨(dú)立于驅(qū)動(dòng)所述第二寫數(shù)據(jù)信號(hào)集合的所述第二功能單元之外。
3.如權(quán)利要求2所述的堆疊封裝系統(tǒng)，其中，所述存儲(chǔ)器管理單元將地址轉(zhuǎn)換為第一物理地址或第二物理地址(502)，所述地址屬于地址空間，所述第一物理地址屬于與所述第一存儲(chǔ)器相關(guān)聯(lián)的第一物理地址空間，所述第二物理地址屬于與所述第二存儲(chǔ)器相關(guān)聯(lián)的第二物理地址空間，其中，所述第一物理地址空間和所述第二物理地址空間的大小均是所述地址空間的大小的一半。
4.如權(quán)利要求3所述的堆疊封裝系統(tǒng)，所述第一管芯具有包括所述第一存儲(chǔ)器的第一半部分(304L)和包括所述第二存儲(chǔ)器的第二半部分(304R)，所述堆疊封裝系統(tǒng)還包括第一互連(314、320、310)和第二互連(316、324、312),所述第一時(shí)鐘源用于驅(qū)動(dòng)所述第一互連以記錄所述第一存儲(chǔ)器的時(shí)間，所述第二時(shí)鐘源用于驅(qū)動(dòng)所述第二互連以記錄所述第二存儲(chǔ)器的時(shí)間，其中，所述第一互連和所述第二互連具有相同的電氣長(zhǎng)度。
5.一種用于存儲(chǔ)器管理單元訪問(wèn)存儲(chǔ)器半導(dǎo)體管芯(102、104)上的物理存儲(chǔ)器的方法，所述方法包括: 將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址(502)，其中，所述第一物理地址空間和所述第二物理地址空間的大小均是所述地址空間的大小的一半； 將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的第一存儲(chǔ)器(504)； 將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的第二存儲(chǔ)器(506)； 只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)(508)； 只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)(510)。
6.如權(quán)利要求5所述的方法，還包括: 通過(guò)利用第一功能單元(318)來(lái)驅(qū)動(dòng)第一接口(314)上的數(shù)據(jù)信號(hào)，將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器，所述第一接口和所述第一功能單元形成于具有第一半部分(302L)和第二半部分(302R)的邏輯半導(dǎo)體管芯(106)上，所述第一接口和所述第一功能單元形成于所述邏輯半導(dǎo)體管芯的所述第一半部分上； 通過(guò)利用第二功能單元(322)來(lái)驅(qū)動(dòng)第二接口(316)上的數(shù)據(jù)信號(hào)，將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器，所述第二接口和所述第二功能單元形成于所述邏輯半導(dǎo)體管芯的所述第二半部分上； 通過(guò)利用所述第一功能單元來(lái)讀取所述第一接口上的數(shù)據(jù)信號(hào)，只從所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)； 通過(guò)利用所述第二功能單元來(lái)讀取所述第二接口上的數(shù)據(jù)信號(hào)，只從所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)； 其中，所述存儲(chǔ)器半導(dǎo)體管芯和所述邏輯半導(dǎo)體管芯被包括在單個(gè)堆疊封裝系統(tǒng)中。
7.如權(quán)利要求6所述的方法，所述存儲(chǔ)器半導(dǎo)體管芯包括第一半部分(304L)和第二半部分(304R)，其中，所述第一存儲(chǔ)器位于所述存儲(chǔ)器半導(dǎo)體管芯的所述第一半部分中，而所述第二存儲(chǔ)器位于所述存儲(chǔ)器半導(dǎo)體管芯的所述第二半部分中。
8.一種用于存儲(chǔ)器管理單元訪問(wèn)存儲(chǔ)器半導(dǎo)體管芯(102、104)上的物理存儲(chǔ)器的方法，所述方法包括: 用于將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址的步驟(502)，其中，所述第一物理地址空間和所述第二物理地址空間的大小均是所述地址空間的大小的一半； 用于將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的第一存儲(chǔ)器的步驟(504)； 用于將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的第二存儲(chǔ)器的步驟(506)； 用于只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)的步驟(508)； 用于只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)的步驟(510)。
9.如權(quán)利要求8所述的方法，還包括: 用于通過(guò)利用第一功能單元(318)來(lái)驅(qū)動(dòng)第一接口(314)上的數(shù)據(jù)信號(hào)，將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器的步驟，所述第一接口和所述第一功能單元形成于具有第一半部分(302L)和第二半部分(302R)的邏輯半導(dǎo)體管芯(106)上，所述第一接口和所述第一功能單元形成于所述邏輯半導(dǎo)體管芯的所述第一半部分上； 用于通過(guò)利用第二功能單元(322)來(lái)驅(qū)動(dòng)第二接口(316)上的數(shù)據(jù)信號(hào)，將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器的步驟，所述第二接口和所述第二功能單元形成于所述邏輯半導(dǎo)體管芯的所述第二半部分上; 用于通過(guò)利用所述第一功能單元來(lái)讀取所述第一接口上的數(shù)據(jù)信號(hào)，只從所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)的步驟； 用于通過(guò)利用所述第二功能單元來(lái)讀取所述第二接口上的數(shù)據(jù)信號(hào)，只從所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)的步驟； 其中，所述存儲(chǔ)器半導(dǎo)體管芯和所述邏輯半導(dǎo)體管芯被包括在單個(gè)堆疊封裝系統(tǒng)中。
10.如權(quán)利要求9所述的方法，所述存儲(chǔ)器半導(dǎo)體管芯包括第一半部分(304L)和第二半部分(304R)，其中，所述第一存儲(chǔ)器位于所述存儲(chǔ)器半導(dǎo)體管芯的所述第一半部分中，而所述第二存儲(chǔ)器位于所述存儲(chǔ)器半導(dǎo)體管芯的所述第二半部分中。
11.一種具有存儲(chǔ)在其上的指令的計(jì)算機(jī)可讀非暫時(shí)性介質(zhì)，所述指令當(dāng)被處理器(402、404)執(zhí)行時(shí)，執(zhí)行包括以下操作的方法: 將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址(502)，其中，所述第一物理地址空間和所述第二物理地址空間的大小均是所述地址空間的大小的一半； 將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入存儲(chǔ)器半導(dǎo)體管芯上的第一存儲(chǔ)器(504)； 將具有在所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的第二存儲(chǔ)器(506)； 只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)(508)； 只從所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)(510)。
12.如權(quán)利要求11所述的計(jì)算機(jī)可讀非暫時(shí)性介質(zhì)，所述存儲(chǔ)器半導(dǎo)體管芯包括第一半部分(304L)和第二半部分(304R)，其中，所述第一存儲(chǔ)器位于所述第一半部分中，而所述第二存儲(chǔ)器位于所述第二半部分中。
13.如權(quán)利要求11所述的計(jì)算機(jī)可讀非暫時(shí)性介質(zhì)，所述方法還包括: 通過(guò)利用第一功能單元(318)來(lái)驅(qū)動(dòng)第一接口(314)上的數(shù)據(jù)信號(hào)，將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第一存儲(chǔ)器，所述第一接口和所述第一功能單元形成于具有第一半部分(302L)和第二半部分(302R)的邏輯半導(dǎo)體管芯(106)上，所述第一接口和所述第一功能單元形成于所述邏輯半導(dǎo)體管芯的所述第一半部分上； 通過(guò)利用第二功能單元(322)來(lái)驅(qū)動(dòng)第二接口(316)上的數(shù)據(jù)信號(hào)，將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述存儲(chǔ)器半導(dǎo)體管芯上的所述第二存儲(chǔ)器，所述第二接口和所述第二功能單元形成于所述邏輯半導(dǎo)體管芯的所述第二半部分上； 通過(guò)利用所述第一功能單元來(lái)讀取所述第一接口上的數(shù)據(jù)信號(hào)，只從所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)； 通過(guò)利用所述第二功能單元來(lái)讀取所述第二接口上的數(shù)據(jù)信號(hào)，只從所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)； 其中，所述存儲(chǔ)器半導(dǎo)體管芯和所述邏輯半導(dǎo)體管芯被包括在單個(gè)堆疊封裝系統(tǒng)中。
14.一種堆疊封裝系統(tǒng),包括: 第一管芯(102,104)； 第二管芯(106)； 第一存儲(chǔ)器(306)，其形成于所述第一管芯中； 第二存儲(chǔ)器(308)，其形成于所述第二管芯中； 存儲(chǔ)器管理單元(404)，其用于管理存儲(chǔ)器讀取和寫入，所述存儲(chǔ)器管理單元形成于所述第二管芯中，所述存儲(chǔ)器管理單元用于: 將地址空間中的地址轉(zhuǎn)換成第一物理地址空間中的物理地址或第二物理地址空間中的物理地址(502)，其中，所述第一物理地址空間和所述第二物理地址空間的大小均是所述地址空間的大小的一半； 將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述第一存儲(chǔ)器(504)； 將具有在所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述第二存儲(chǔ)器(506)； 只從所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)(508)； 只從所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)(510)。
15.如權(quán)利要求14所述的堆疊封裝系統(tǒng)，所述存儲(chǔ)器管理單元還用于: 通過(guò)利用第一功能單元(318)來(lái)驅(qū)動(dòng)第一接口(314)上的數(shù)據(jù)信號(hào)，將具有所述第一物理地址空間中的物理地址的數(shù)據(jù)只寫入所述第一存儲(chǔ)器，所述第一接口和所述第一功能單元形成于具有第一半部分(302L)和第二半部分(302R)的所述第二管芯上，所述第一接口和所述第一功能單元形成于所述第二管芯的所述第一半部分上； 通過(guò)利用第二功能單元(322)來(lái)驅(qū)動(dòng)第二接口(316)上的數(shù)據(jù)信號(hào)，將具有所述第二物理地址空間中的物理地址的數(shù)據(jù)只寫入所述第二存儲(chǔ)器，所述第二接口和所述第二功能單元形成于所述第二管芯的所述第二半部分上； 通過(guò)利用所述第一功能單元來(lái)讀取所述第一接口上的數(shù)據(jù)信號(hào)，只從所述第一存儲(chǔ)器中讀取具有所述第一物理地址空間中的物理地址的數(shù)據(jù)； 通過(guò)利用所述第二功能單元來(lái)讀取所述第二接口上的數(shù)據(jù)信號(hào)，只從所述第二存儲(chǔ)器中讀取具有所述第二物理地址空間中的物理地址的數(shù)據(jù)； 所述第一管芯包括第一半部分和第二半部分，其中，所述第一存儲(chǔ)器位于所述第一管芯的所述第一半部分中，而所述第二存儲(chǔ)器位于所述第一管芯的所述第二半部分中。
【文檔編號(hào)】G06F12/10GK104335279SQ201380028442
【公開日】2015年2月4日 申請(qǐng)日期:2013年5月31日 優(yōu)先權(quán)日:2012年6月1日
【發(fā)明者】J·徐, D·T·全 申請(qǐng)人:高通股份有限公司