處理器和橋片的連接電路與主板的制作方法
【專利摘要】本實(shí)用新型提供一種處理器和橋片的連接電路與主板，其中該連接電路包括：支持MIPS指令集驅(qū)動(dòng)的芯片和采用MIPS架構(gòu)的處理器；所述支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，按照總線協(xié)議與所述采用MIPS架構(gòu)的處理器相連接。通過本實(shí)用新型提供的處理器和橋片的連接電路，由于使用支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，則作為該第一橋片的芯片可完全被MIPS架構(gòu)的處理器充分使用，發(fā)揮了第一橋片的最大性能，從而提升了計(jì)算機(jī)系統(tǒng)的性能。
【專利說明】處理器和橋片的連接電路與主板
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及計(jì)算機(jī)【技術(shù)領(lǐng)域】，尤其涉及一種處理器和橋片的連接電路與主板。
【背景技術(shù)】
[0002]在計(jì)算機(jī)主板上橋片通過總線與處理器相連接，如常見的南橋芯片、北橋芯片等作為橋片與處理器相連，用于擴(kuò)展顯示、存儲(chǔ)等外部接口。
[0003]但這些作為橋片的芯片通常不支持MIPS(Microprocessor without InterlockedPiped Stages，無內(nèi)部互鎖流水級(jí)的微處理器)指令集的驅(qū)動(dòng)，而根據(jù)實(shí)際需要，一些處理器需要采用MIPS架構(gòu)，而現(xiàn)有的橋片由于不支持MIPS指令集的驅(qū)動(dòng)，因此橋片中的部分模塊無法正常使用，限制了處理器對(duì)橋片的最大化使用，從而影響了計(jì)算機(jī)系統(tǒng)的性能。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供一種處理器和橋片的連接電路與主板，用于解決現(xiàn)有技術(shù)中，由于橋片不支持MIPS指令集的驅(qū)動(dòng)，導(dǎo)致采用MIPS架構(gòu)的處理器不能最大化使用橋片的問題。
[0005]第一方面，本實(shí)用新型提供一種處理器和橋片的連接電路，包括:
[0006]支持MIPS指令集驅(qū)動(dòng)的芯片和采用MIPS架構(gòu)的處理器；
[0007]所述支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，按照總線協(xié)議與所述采用MIPS架構(gòu)的處理器相連接。
[0008]結(jié)合第一方面，在第一實(shí)施方式中，所述總線協(xié)議為下述任意一種總線協(xié)議:
[0009]超傳輸總線協(xié)議、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)總線協(xié)議、外設(shè)互聯(lián)標(biāo)準(zhǔn)總線協(xié)議。
[0010]結(jié)合第一方面或第一方面第一實(shí)施方式，在第二實(shí)施方式中，所述第一橋片支持?jǐn)U展至少一種外部接口；
[0011]所述至少一種外部接口包括:
[0012]高速外設(shè)接口、低速外設(shè)接口、顯示接口、存儲(chǔ)器接口。
[0013]結(jié)合第一方面第二實(shí)施方式，在第三實(shí)施方式中，所述支持MIPS指令集驅(qū)動(dòng)的芯片為L(zhǎng)S2H芯片，所述處理器為L(zhǎng)S3A芯片。
[0014]第二方面，本實(shí)用新型提供一種主板，所述主板上排布了上述第一方面至第一方面第三實(shí)施方式中的任一種實(shí)施方式所述的處理器和橋片的連接電路。
[0015]本實(shí)用新型提供的處理器和橋片的連接電路與主板，由于使用支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，則作為該第一橋片的芯片可完全被MIPS架構(gòu)的處理器充分使用，發(fā)揮了第一橋片的最大性能，從而提升了計(jì)算機(jī)系統(tǒng)的性能。
【專利附圖】

【附圖說明】
[0016]圖1為本實(shí)用型新處理器和橋片的連接電路實(shí)施例一的結(jié)構(gòu)圖；[0017]圖2為實(shí)施例一中處理器和橋片的連接電路的一種總線連接方式；
[0018]圖3為實(shí)施例一中處理器和橋片的連接電路的另一種總線連接方式；
[0019]圖4為本實(shí)用型新處理器和橋片的連接電路實(shí)施例二的結(jié)構(gòu)圖；
[0020]圖5為實(shí)施例二中LSlA芯片與LS2F芯片的連接示意圖。
【具體實(shí)施方式】
[0021]圖1為本實(shí)用型新處理器和橋片的連接電路實(shí)施例一的結(jié)構(gòu)圖。如圖1所示，該連接電路包括支持MIPS指令集驅(qū)動(dòng)的芯片和采用MIPS架構(gòu)的處理器；上述支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片10，按照總線協(xié)議與所述采用MIPS架構(gòu)的處理器20相連接。其中總線30可以有多種實(shí)現(xiàn)方式，例如總線協(xié)議為下述任意一種總線協(xié)議:超傳輸(HyperTransport,簡(jiǎn)稱 HT)總線協(xié)議、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)(Peripheral Component InterconnectExpress,簡(jiǎn)稱 PC1-E)總線協(xié)議、外設(shè)互聯(lián)標(biāo)準(zhǔn)(Peripheral Component Interconnect,簡(jiǎn)稱PCI)總線協(xié)議。例如，圖2為實(shí)施例一中處理器和橋片的連接電路的一種總線連接方式。如圖2所示，上述處理器20的各個(gè)管腳按照HT總線協(xié)議與第一橋片10的對(duì)應(yīng)的各個(gè)管腳相連接。
[0022]靈活的，圖3為實(shí)施例一中處理器和橋片的連接電路的另一種總線連接方式。如圖3所示，上述處理器20的各個(gè)管腳按照PC1-E總線協(xié)議與第一橋片10的對(duì)應(yīng)的各個(gè)管腳相連接。
[0023]在本實(shí)施例中，通過使用支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，則作為該第一橋片的芯片可完全被MIPS架構(gòu)的處理器充分使用，發(fā)揮了第一橋片的最大性能，從而提升了計(jì)算機(jī)系統(tǒng)的性能。
[0024]進(jìn)一步的，圖4為本實(shí)用型新處理器和橋片的連接電路實(shí)施例二的結(jié)構(gòu)圖。如圖4所示，本實(shí)施例中是在前述實(shí)施例一的基礎(chǔ)上，做出進(jìn)一步描述，其中處理器20是采用MIPS架構(gòu)的高性能RISC (Reduced Instruction Set Computer,精簡(jiǎn)指令集計(jì)算機(jī))處理器，主要應(yīng)用于工控、桌面及高性能服務(wù)器領(lǐng)域，而支持MIPS指令集驅(qū)動(dòng)的第一橋片10是針對(duì)于上述采用MIPS架構(gòu)的處理器20而設(shè)計(jì)的一種專門用于擴(kuò)展外部接口的芯片，該第一橋片支持?jǐn)U展至少一種外部接口，具體包括高速外設(shè)接口 11、低速外設(shè)接口 12、顯示接口 13、存儲(chǔ)器接口 14等；提供了單芯片解決方案，而現(xiàn)有技術(shù)中，南橋芯片僅支持?jǐn)U展低速外部接口，而北橋芯片僅支持?jǐn)U展高速外部接口 ；當(dāng)需要外接顯示設(shè)備時(shí)，還需要專門的外接顯示芯片用以擴(kuò)展顯示接口，因此對(duì)比現(xiàn)有技術(shù)與本實(shí)施例可知，本實(shí)施例中第一橋片集成度高，可以實(shí)現(xiàn)單芯片方案，即通過一個(gè)上述第一橋片，可以同時(shí)支持?jǐn)U展高速外設(shè)接口 11、低速外設(shè)接口 12、顯示接口 13、存儲(chǔ)器接口 14等，從而減少了主板上的芯片數(shù)量，提高了計(jì)算機(jī)系統(tǒng)的工作性能。
[0025]更具體的，本實(shí)施例中，上述支持MIPS指令集驅(qū)動(dòng)的芯片為L(zhǎng)S2H芯片，上述處理器為L(zhǎng)S3A、LS3B、LS3C任一種芯片。其中LS3A、LS3B、LS3C芯片均是采用MIPS架構(gòu)的高性能RISC處理器，而LS2H芯片是針對(duì)上述采用MIPS架構(gòu)的高性能RISC處理器而設(shè)計(jì)的專門用于外部接口擴(kuò)展的芯片，則LS2H作為第一橋片與上述LS3A、LS3B、LS3C任一種芯片連接后，可有效提高橋片與處理器之間的數(shù)據(jù)傳輸效率；也就是說，LS2H芯片的某些特性只有在和上述LS3A、LS3B、LS3C任一種芯片配合使用時(shí)才能得到最好體現(xiàn)。[0026]靈活的，上述作為第一橋片的芯片還可以為L(zhǎng)SlA芯片，而作為處理器的芯片可以為L(zhǎng)S2F芯片；具體的，圖5為實(shí)施例二中LSlA芯片與LS2F芯片的連接示意圖。如圖5所示，LSlA芯片作為第一橋片10，LS2F芯片作為處理器20，此時(shí)第一橋片10與處理器20之間按照PCI總線協(xié)議進(jìn)行連接。
[0027]本實(shí)施例中，通過使用支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，則作為該第一橋片的芯片可完全被MIPS架構(gòu)的處理器充分使用，且第一橋片集成度高，可以同時(shí)支持?jǐn)U展至少一種外部接口，從而減少了主板上的芯片數(shù)量，提高了計(jì)算機(jī)系統(tǒng)的工作性能。
[0028]進(jìn)一步的，在本實(shí)用新型的實(shí)施例三中還提供一種主板，該主板上排布了前述各個(gè)實(shí)施例所提供的任意一種處理器和橋片的連接電路；則在本實(shí)施例中，由于主板上使用支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，則在該主板上，該第一橋片可完全被MIPS架構(gòu)的處理器充分使用，發(fā)揮了第一橋片的最大性能，從而提升了計(jì)算機(jī)系統(tǒng)的性能。
[0029]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種處理器和橋片的連接電路，其特征在于，包括: 支持MIPS指令集驅(qū)動(dòng)的芯片和采用MIPS架構(gòu)的處理器； 所述支持MIPS指令集驅(qū)動(dòng)的芯片作為第一橋片，按照總線協(xié)議與所述采用MIPS架構(gòu)的處理器相連接。
2.根據(jù)權(quán)利要求1所述的連接電路，其特征在于，所述總線協(xié)議為下述任意一種總線協(xié)議: 超傳輸總線協(xié)議、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)總線協(xié)議、外設(shè)互聯(lián)標(biāo)準(zhǔn)總線協(xié)議。
3.根據(jù)權(quán)利要求1或2所述的連接電路，其特征在于，所述第一橋片支持?jǐn)U展至少一種外部接口 ； 所述至少一種外部接口包括: 高速外設(shè)接口、低速外設(shè)接口、顯示接口、存儲(chǔ)器接口。
4.根據(jù)權(quán)利要求3所述的連接電路，其特征在于，所述支持MIPS指令集驅(qū)動(dòng)的芯片為L(zhǎng)S2H芯片，所述處理器為L(zhǎng)S3A芯片。
5.—種主板,其特征在于,所述主板上排布了權(quán)利要求1?4任一項(xiàng)所述的處理器和橋片的連接電路。
【文檔編號(hào)】G06F13/42GK203658916SQ201320878999
【公開日】2014年6月18日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】符興建, 何建昕 申請(qǐng)人:龍芯中科技術(shù)有限公司