混合中頻數(shù)字化儀的制作方法
【專利摘要】本實(shí)用新型公開了一種混合中頻數(shù)字化儀，包括FPGA，F(xiàn)PGA和ADC數(shù)據(jù)采集模塊、時(shí)鐘分配模塊均相連，所述ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊相連，F(xiàn)PGA和DSP、SPI口、RS232串口均相連，DSP和100M以太網(wǎng)、RS232串口相連。FPGA和DSP的連接點(diǎn)之間還連接有外部存儲(chǔ)器接口。所述外部存儲(chǔ)器接口和NORFlash或者同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者NANDFlash相連。本實(shí)用新型設(shè)置ADC數(shù)據(jù)采集模塊對(duì)數(shù)據(jù)進(jìn)行采樣，再傳送到FPGA實(shí)現(xiàn)對(duì)數(shù)據(jù)的進(jìn)一步識(shí)別和分選，傳輸給SPI接口處和DSP處進(jìn)行窄帶和寬帶的并發(fā)任務(wù)處理，通過(guò)DSP對(duì)數(shù)據(jù)進(jìn)行壓縮，提高數(shù)據(jù)的存儲(chǔ)深度，并利用DSP的強(qiáng)大的處理數(shù)據(jù)能力對(duì)數(shù)據(jù)進(jìn)行回放，同時(shí)和以太網(wǎng)交互，實(shí)現(xiàn)寬帶的任務(wù)處理，減少了數(shù)據(jù)上傳時(shí)間、提高了信號(hào)處理能力、方便快捷。
【專利說(shuō)明】混合中頻數(shù)字化儀
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種數(shù)字化儀，具體涉及一種網(wǎng)絡(luò)和SPI混合的中頻數(shù)字化儀?！颈尘凹夹g(shù)】
[0002]數(shù)字化儀是將圖像和圖形的連續(xù)模擬量轉(zhuǎn)換為離散的數(shù)字量的裝置，是在專業(yè)應(yīng)用領(lǐng)域中一種用途非常廣泛的圖形輸入設(shè)備，是由電磁感應(yīng)板、游標(biāo)和相應(yīng)的電子電路組成。當(dāng)使用者在電磁感應(yīng)板上移動(dòng)游標(biāo)到指定位置，并將十字叉的交點(diǎn)對(duì)準(zhǔn)數(shù)字化的點(diǎn)位時(shí)，按動(dòng)按鈕，數(shù)字化儀則將此時(shí)對(duì)應(yīng)的命令符號(hào)和該點(diǎn)的位置坐標(biāo)值排列成有序的一組信息，然后通過(guò)接口(多用串行接口)傳送到主計(jì)算機(jī)。
[0003]現(xiàn)在的數(shù)字化儀不能支持多通道寬帶和窄帶并發(fā)任務(wù)，配合使用的固件實(shí)現(xiàn)的功能少，且信號(hào)處理能力模擬性能不強(qiáng)、數(shù)據(jù)上傳時(shí)間過(guò)長(zhǎng)、并不能方便快速的得到應(yīng)用。
實(shí)用新型內(nèi)容
[0004]為解決上述問(wèn)題，本實(shí)用新型提供一種能夠提高信號(hào)處理能力提高模擬性能的混合中頻數(shù)字化儀。
[0005]本實(shí)用新型的目的通過(guò)以下技術(shù)方案來(lái)達(dá)到:
[0006]包括FPGA，所述FPGA連接有ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊，所述ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊相連，F(xiàn)PGA還連接有DSP、SPI 口和RS232串口，所述DSP連接有100M以太網(wǎng)和RS232串口。FPGA和DSP的連接點(diǎn)之間還連接有外部存儲(chǔ)器接口。所述外部存儲(chǔ)器接口和NOR Flash或者同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者NAND Flash相連。
[0007]所述ADC數(shù)據(jù)采集模塊和可控放大器相連。
[0008]所述ADC數(shù)據(jù)采集模塊為2個(gè)，ADC數(shù)據(jù)采集模塊為2ch 14bit,每個(gè)ADC數(shù)據(jù)采集模塊和2個(gè)可控放大器的相連。ADC數(shù)據(jù)采集模塊為雙通道，14bit，80Msa的高性能芯片。
[0009]DSP還連接有音頻接口。
[0010]所述ADC數(shù)據(jù)采集模塊和可控放大器相連，ADC數(shù)據(jù)采集模塊和2個(gè)可控放大器的相連。
[0011]DSP 為 TMS320C6713。FPGA 為 EP3C80 或者 EP3C120。
[0012]本實(shí)用新型與現(xiàn)有技術(shù)相比，所具有以下的優(yōu)點(diǎn)和有益效果:
[0013]本實(shí)用新型設(shè)置ADC數(shù)據(jù)采集模塊對(duì)數(shù)據(jù)進(jìn)行采樣，再傳送到FPGA實(shí)現(xiàn)對(duì)數(shù)據(jù)的進(jìn)一步識(shí)別和分選，傳輸給SPI接口處和DSP處進(jìn)行窄帶和寬帶的并發(fā)任務(wù)處理，通過(guò)DSP對(duì)數(shù)據(jù)進(jìn)行壓縮，提高數(shù)據(jù)的存儲(chǔ)深度，并利用DSP的強(qiáng)大的處理數(shù)據(jù)能力對(duì)數(shù)據(jù)進(jìn)行回放，同時(shí)和以太網(wǎng)交互，實(shí)現(xiàn)寬帶的任務(wù)處理，減少了數(shù)據(jù)上傳時(shí)間、提高了信號(hào)處理能力、方便快捷。
【專利附圖】

【附圖說(shuō)明】
[0014]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】
[0015]下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明，但本實(shí)用新型的實(shí)施方式不限于此。
[0016]實(shí)施例1
[0017]如圖1所示，包括FPGA，所述FPGA連接有ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊，所述ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊相連，F(xiàn)PGA還連接有DSP、SPI 口和RS232串口，所述DSP連接有100M以太網(wǎng)和RS232串口。ADC數(shù)據(jù)采集模塊對(duì)數(shù)據(jù)進(jìn)行采樣，再傳送到FPGA實(shí)現(xiàn)對(duì)數(shù)據(jù)的進(jìn)一步識(shí)別和分選，傳輸給SPI接口處和DSP處進(jìn)行窄帶和寬帶的并發(fā)任務(wù)處理，通過(guò)DSP對(duì)數(shù)據(jù)進(jìn)行壓縮，提高數(shù)據(jù)的存儲(chǔ)深度，并利用DSP的強(qiáng)大的處理數(shù)據(jù)能力對(duì)數(shù)據(jù)進(jìn)行回放，同時(shí)和以太網(wǎng)交互，實(shí)現(xiàn)寬帶的任務(wù)處理，減少了數(shù)據(jù)上傳時(shí)間、提高了信號(hào)處理能力、方便快捷。本實(shí)施例中，F(xiàn)PGA采用ALTERA FPGA, EP3C80或者EP3C120。DSP采用 TIDSP,為 TMS320C6713。
[0018]FPGA和DSP的連接點(diǎn)之間還連接有外部存儲(chǔ)器接口。所述外部存儲(chǔ)器接口和NORFlash和/或者同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器和/或者NAND Flash相連。外部存儲(chǔ)器接口即EMIF的性能優(yōu)良和外部的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)、異步器件連接時(shí)具有很大的方便性和靈活性，根據(jù)DSP的不同，EMIF總線為32位或者16位。
[0019]所述ADC數(shù)據(jù)采集模塊和可控放大器相連。
[0020]所述ADC數(shù)據(jù)采集模塊為2個(gè)，ADC數(shù)據(jù)采集模塊為2ch 14bit,每個(gè)ADC數(shù)據(jù)采集模塊和2個(gè)可控放大器的相連。ADC數(shù)據(jù)采集模塊為雙通道，14bit，80Msa的高性能芯片。
[0021]DSP還連接有音頻接口。可以連接音頻設(shè)備，輸出聲音信號(hào)。
[0022]所述ADC數(shù)據(jù)采集模塊和可控放大器相連，ADC數(shù)據(jù)采集模塊和2個(gè)可控放大器的相連?？煽胤糯笃髦С?13dB?-18dB的增益調(diào)整。
[0023]本實(shí)用新型包括ADC數(shù)據(jù)采集模塊、數(shù)字信號(hào)處理器件和SPIU00M網(wǎng)絡(luò)接口，實(shí)現(xiàn)中頻信號(hào)采樣和處理，進(jìn)一步的，可根據(jù)應(yīng)用需要選配固件以實(shí)現(xiàn)檢測(cè)、捕獲等目的。
【權(quán)利要求】
1.混合中頻數(shù)字化儀，其特征在于:包括FPGA，所述FPGA連接有ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊，所述ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊相連，F(xiàn)PGA還連接有DSP、SPI 口和RS232串口，所述DSP連接有IOOM以太網(wǎng)和RS232串口。
2.根據(jù)權(quán)利要求1所述的混合中頻數(shù)字化儀，其特征在于:FPGA和DSP的連接點(diǎn)之間還連接有外部存儲(chǔ)器接口。
3.根據(jù)權(quán)利要求2所述的混合中頻數(shù)字化儀，其特征在于:所述外部存儲(chǔ)器接口和NORFlash或者同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器或者NAND Flash相連。
4.根據(jù)權(quán)利要求1所述的混合中頻數(shù)字化儀，其特征在于:ADC數(shù)據(jù)采集模塊和可控放大器相連。
5.根據(jù)權(quán)利要求1所述的混合中頻數(shù)字化儀，其特征在于:所述ADC數(shù)據(jù)采集模塊為2個(gè)，ADC數(shù)據(jù)采集模塊為2ch 14bit。
6.根據(jù)權(quán)利要求1所述的混合中頻數(shù)字化儀,其特征在于:時(shí)鐘分配模塊還和外部主系統(tǒng)時(shí)鐘輸入相連。
7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的混合中頻數(shù)字化儀，其特征在于:DSP還連接有音頻接口。
8.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的混合中頻數(shù)字化儀，其特征在于:所述ADC數(shù)據(jù)采集模塊和可控放大器相連，ADC數(shù)據(jù)采集模塊和2個(gè)可控放大器的相連。
【文檔編號(hào)】G06F13/40GK203596015SQ201320832186
【公開日】2014年5月14日 申請(qǐng)日期:2013年12月17日 優(yōu)先權(quán)日:2013年12月17日
【發(fā)明者】萬(wàn)傳彬, 陸建國(guó), 王林, 陳剛, 李華, 王云, 樊宏坤 申請(qǐng)人:成都國(guó)蓉科技有限公司