一種模塊化soc驗(yàn)證平臺(tái)的制作方法
【專利摘要】本實(shí)用新型提供一種模塊化的SOC驗(yàn)證平臺(tái)，用于集成電路驗(yàn)證測(cè)試領(lǐng)域。該系統(tǒng)的特點(diǎn)是采用一個(gè)基板加可選模塊的結(jié)構(gòu)形式，基板中包含通用性的電源、時(shí)鐘、串口、電平轉(zhuǎn)換、LED顯示電路，其他功能電路都作為可選模塊的形式，由獨(dú)立的子模塊實(shí)現(xiàn)，包括DSP/MCU、FPGA、LCD測(cè)試界面、數(shù)模轉(zhuǎn)換、運(yùn)算放大、射頻幾個(gè)部分，各模塊相對(duì)獨(dú)立，這樣的模塊化結(jié)構(gòu)設(shè)計(jì)具有很高的可重用性和可替代性，因此可以有效減少后續(xù)驗(yàn)證平臺(tái)開(kāi)發(fā)的時(shí)間，同時(shí)也可以節(jié)約成本。
【專利說(shuō)明】一種模塊化SOC驗(yàn)證平臺(tái)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路驗(yàn)證測(cè)試領(lǐng)域，用于SOC系統(tǒng)芯片或數(shù)字無(wú)線收發(fā)芯片開(kāi)發(fā)。
【背景技術(shù)】
[0002]在SOC芯片的設(shè)計(jì)過(guò)程中，系統(tǒng)驗(yàn)證的時(shí)間約占70%以上，要縮短芯片的上市時(shí)間，提高產(chǎn)品質(zhì)量，就必須對(duì)驗(yàn)證技術(shù)進(jìn)行分析和研究。驗(yàn)證平臺(tái)的設(shè)計(jì)是整個(gè)驗(yàn)證工作的重要環(huán)節(jié)，快速、高效的平臺(tái)設(shè)計(jì)對(duì)提高驗(yàn)證效率有很大裨益。
[0003]傳統(tǒng)的驗(yàn)證平臺(tái)設(shè)計(jì)多以FPGA或MCU開(kāi)發(fā)板為基礎(chǔ)，擴(kuò)展相應(yīng)功能電路模塊，或?qū)⒋蟛糠止δ茈娐芳稍谝粋€(gè)模塊電路中，當(dāng)設(shè)計(jì)需求發(fā)生變更時(shí)平臺(tái)的可重用性較差。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供一種模塊化SOC驗(yàn)證平臺(tái)系統(tǒng)，該系統(tǒng)采用一個(gè)基板加可選子模塊的結(jié)構(gòu)形式，各子模塊功能相互獨(dú)立，具有很高的可重用性和可替代性，因此可以有效減少后續(xù)驗(yàn)證平臺(tái)開(kāi)發(fā)的時(shí)間，同時(shí)也可以節(jié)約成本。
[0005]該平臺(tái)采用一個(gè)基板+可選模塊的設(shè)計(jì)結(jié)構(gòu)，其特點(diǎn)是各子模塊相互獨(dú)立，這樣的模塊化結(jié)構(gòu)設(shè)計(jì)具有很高的可重用性，當(dāng)某個(gè)功能模塊的設(shè)計(jì)需求發(fā)生變更時(shí)，可以僅針對(duì)該功能模塊進(jìn)行設(shè)計(jì)修改，因此可以縮短平臺(tái)的開(kāi)發(fā)時(shí)間，同時(shí)也可以有效節(jié)約成本。雖然設(shè)計(jì)和實(shí)現(xiàn)驗(yàn)證平臺(tái)要比傳統(tǒng)方式更花費(fèi)時(shí)間，但可以有效減少后續(xù)驗(yàn)證平臺(tái)開(kāi)發(fā)的時(shí)間和成本，總體來(lái)說(shuō)可以極大地提高驗(yàn)證平臺(tái)開(kāi)發(fā)效率，為系統(tǒng)芯片或數(shù)字無(wú)線收發(fā)芯片開(kāi)發(fā)中的概念設(shè)計(jì)、結(jié)構(gòu)劃分、算法開(kāi)發(fā)、軟硬件協(xié)同驗(yàn)證的快速實(shí)施提供基礎(chǔ)。
[0006]本實(shí)用新型采用的技術(shù)方案為:基板中包含通用性的電源、時(shí)鐘、串口、電平轉(zhuǎn)換、LED顯示電路，其他功能電路都作為可選子模塊的形式，包括DSP/MCU、FPGA、IXD測(cè)試界面、數(shù)模轉(zhuǎn)換、運(yùn)算放大、射頻幾個(gè)部分，各模塊相對(duì)獨(dú)立。其中:
[0007]所述的DSP/MCU子模塊是基于通用DSP/MCU設(shè)計(jì)的電路，主要包括了主處理器、時(shí)鐘、DDR、NAND FLASH、電源管理部分，為SOC系統(tǒng)驗(yàn)證和測(cè)試提供豐富的DSP運(yùn)算資源和MCU控制功能。DSP/MCU模塊與基板的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、串口、IXD接口信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)均通過(guò)基板上的電平轉(zhuǎn)換電路連接到FPGA模塊，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，可以選擇多種時(shí)鐘和復(fù)位方案；串口信號(hào)連接到基板的RS232接口電路，支持硬件流控；IXD接口信號(hào)通過(guò)基板連接到LCD測(cè)試界面模塊；
[0008]所述的FPGA模塊包括FPGA器件和JTAG下載電路。FPGA模塊與基板之間的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、收/發(fā)數(shù)據(jù)、射頻控制信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)通過(guò)基板上的電平轉(zhuǎn)換電路與DSP/MCU模塊連接，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，系統(tǒng)時(shí)鐘信號(hào)通過(guò)基板也連接到射頻模塊，可以選擇多種時(shí)鐘和復(fù)位方案；收/發(fā)數(shù)據(jù)信號(hào)通過(guò)基板連接到數(shù)模轉(zhuǎn)換模塊，用于收/發(fā)通道數(shù)據(jù)的模/數(shù)轉(zhuǎn)換和傳輸；射頻控制信號(hào)通過(guò)基板連接到射頻模塊，用于射頻模塊設(shè)置；
[0009]所述的LCD測(cè)試界面模塊是24位TFT_LCD電路，帶有觸摸屏功能，與基板的接口信號(hào)包括電源、數(shù)據(jù)、控制信號(hào)，通過(guò)基板與DSP/MCU模塊連接；
[0010]所述的數(shù)模轉(zhuǎn)換子模塊包括IObit的ADC和DAC，實(shí)現(xiàn)數(shù)據(jù)的模/數(shù)轉(zhuǎn)換功能，可設(shè)置為原碼或補(bǔ)碼方式。該模塊與基板的接口信號(hào)包括電源、時(shí)鐘、收/發(fā)數(shù)據(jù)、模擬基帶信號(hào)，其中收/發(fā)數(shù)據(jù)和時(shí)鐘信號(hào)通過(guò)基板連接到FPGA模塊，模擬基帶信號(hào)通過(guò)基板連接到運(yùn)算放大子模塊；
[0011]所述的運(yùn)算放大子模塊包括運(yùn)放和濾波電路，實(shí)現(xiàn)模擬基帶信號(hào)的放大、濾波、共模電平轉(zhuǎn)換功能，+5V、-5V供電，可以兼容多種射頻共模電平。與基板的接口信號(hào)包括電源和模擬基帶信號(hào)，通過(guò)基板模擬基帶信號(hào)一端連接到數(shù)模轉(zhuǎn)換子模塊，另一端連接到射頻子模塊，當(dāng)運(yùn)算放大子模塊缺省時(shí)，也可以選擇直連方式，使基板上的模擬基帶信號(hào)不經(jīng)過(guò)運(yùn)算放大子模塊，直接連接數(shù)模轉(zhuǎn)換子模塊和射頻子模塊；
[0012]所述的射頻子模塊具有一定頻段的射頻接收、發(fā)射功能，與基板的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、模擬基帶、射頻控制信號(hào)，其中系統(tǒng)時(shí)鐘和射頻控制信號(hào)通過(guò)基板連接到FPGA模塊，系統(tǒng)時(shí)鐘信號(hào)設(shè)計(jì)為雙向信號(hào)，可以兼容多種時(shí)鐘方案；模擬基帶信號(hào)通過(guò)基板可連接到運(yùn)算放大子模塊或數(shù)模轉(zhuǎn)換子模塊，在基板上設(shè)置實(shí)現(xiàn)選擇。射頻子模塊中設(shè)置模擬基帶和射頻信號(hào)測(cè)試點(diǎn)，便于單元和系統(tǒng)測(cè)試。
[0013]所述的子模塊獨(dú)立于基板，通過(guò)連接器與基板連接，實(shí)現(xiàn)子模塊間的信號(hào)傳輸；
[0014]所述的子模塊按照最小功能單元?jiǎng)澐?，各模塊功能獨(dú)立，方便單個(gè)子模塊的替換和重用；
[0015]所述的基板可為各子模塊提供電源、時(shí)鐘、復(fù)位等系統(tǒng)信號(hào)，實(shí)現(xiàn)子模塊間IO信號(hào)的電平轉(zhuǎn)換，與各子模塊組成SOC芯片的驗(yàn)證測(cè)試系統(tǒng)，為SOC系統(tǒng)芯片或數(shù)字無(wú)線收發(fā)芯片開(kāi)發(fā)中的概念設(shè)計(jì)、結(jié)構(gòu)劃分、算法開(kāi)發(fā)、軟硬件協(xié)同驗(yàn)證提供硬件平臺(tái)環(huán)境；
[0016]所述的各子模塊都含有特定位置的定位孔，便于疊層固定在基板上，減小系統(tǒng)體積，方便平臺(tái)移動(dòng)。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1是本實(shí)用新型的實(shí)施方式示意圖；
[0018]圖2是本實(shí)用新型的基板結(jié)構(gòu)示意圖；
[0019]圖3是本實(shí)用新型的基板和子模塊疊層結(jié)構(gòu)剖面圖。
【具體實(shí)施方式】
[0020]以下結(jié)合附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】進(jìn)行說(shuō)明。
[0021]如圖1所示，本實(shí)用新型提供一種模塊化SOC驗(yàn)證平臺(tái)系統(tǒng)，該系統(tǒng)采用一個(gè)基板加可選子模塊的結(jié)構(gòu)形式，各子模塊功能相互獨(dú)立，具有很高的可重用性和可替代性，因此可以有效減少后續(xù)驗(yàn)證平臺(tái)開(kāi)發(fā)的時(shí)間，同時(shí)也可以節(jié)約成本。
[0022]如圖2所示，基板可為各子模塊提供電源、時(shí)鐘、復(fù)位等系統(tǒng)信號(hào)，實(shí)現(xiàn)子模塊間IO信號(hào)的電平轉(zhuǎn)換，包含了串口和LED顯示兩種通用的測(cè)試電路。其中電源部分采用可調(diào)諧電源芯片，且各子模塊分別供電，可以在適度范圍內(nèi)調(diào)整各子模塊的供電電壓，方便單個(gè)子模塊的替換和修改。
[0023]電源部分為運(yùn)算放大子模塊實(shí)現(xiàn)+5V和-5V供電，該電源電路可以適應(yīng)絕大部分射頻子模塊和數(shù)模轉(zhuǎn)換子模塊的共模電壓參考，提高了射頻子模塊和數(shù)模轉(zhuǎn)換子模塊的可替代性。
[0024]基板中采用兩種方式保證DSP/MCU、FPGA、數(shù)模轉(zhuǎn)換和射頻子模塊的IO電平兼容，一種方式是基板上設(shè)計(jì)DSP/MCU與FPGA子模塊之間的電平轉(zhuǎn)換電路，通過(guò)調(diào)整電平轉(zhuǎn)換電路的供電電壓，可以實(shí)現(xiàn)DSP/MCU與FPGA子模塊之間多種IO電平的轉(zhuǎn)換；另一種方式是FPGA子模塊中設(shè)計(jì)IO信號(hào)的Bank供電電壓調(diào)諧功能，包括與數(shù)模轉(zhuǎn)換和射頻子模塊連接的信號(hào)IO端口。通過(guò)這兩種方式保證整個(gè)系統(tǒng)的IO電平兼容，也方便單個(gè)子模塊的修改。
[0025]如圖2所示，一種模塊化SOC驗(yàn)證平臺(tái)系統(tǒng)中包括DSP/MCU、FPGA, IXD測(cè)試界面、數(shù)模轉(zhuǎn)換、運(yùn)算放大、射頻幾個(gè)子模塊，各子模塊功能上相互獨(dú)立。
[0026]其中DSP/MCU子模塊是基于通用DSP/MCU設(shè)計(jì)的電路，主要包括了主處理器、時(shí)鐘、DDR、NAND FLASH、電源管理等部分，可為SOC系統(tǒng)驗(yàn)證和測(cè)試提供豐富的DSP運(yùn)算資源和MCU控制功能。DSP/MCU模塊與基板的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、串口、IXD接口信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)均通過(guò)基板上的電平轉(zhuǎn)換電路連接到FPGA模塊，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，可以選擇多種時(shí)鐘和復(fù)位方案；串口信號(hào)連接到基板的RS232接口電路，支持硬件流控；IXD接口信號(hào)通過(guò)基板連接到LCD測(cè)試界面模塊；；
[0027]所述的FPGA子模塊是采用可編程器件設(shè)計(jì)的最小電路，包括FPGA器件和JTAG下載電路，F(xiàn)PGA模塊與基板之間的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、收/發(fā)數(shù)據(jù)、射頻控制信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)通過(guò)基板上的電平轉(zhuǎn)換電路與DSP/MCU模塊連接，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，系統(tǒng)時(shí)鐘信號(hào)通過(guò)基板也連接到射頻模塊，可以選擇多種時(shí)鐘和復(fù)位方案；收/發(fā)數(shù)據(jù)信號(hào)通過(guò)基板連接到數(shù)模轉(zhuǎn)換模塊，用于收/發(fā)通道數(shù)據(jù)的模/數(shù)轉(zhuǎn)換和傳輸；射頻控制信號(hào)通過(guò)基板連接到射頻模塊，用于射頻模塊設(shè)置；
[0028]所述的LCD測(cè)試界面子模塊是24位TFT_LCD電路，帶有觸摸屏功能，與基板的接口信號(hào)包括電源、數(shù)據(jù)、控制信號(hào)，通過(guò)基板與DSP/MCU模塊連接；
[0029]所述的數(shù)模轉(zhuǎn)換子模塊包括IObit的ADC和DAC，實(shí)現(xiàn)數(shù)據(jù)的模/數(shù)轉(zhuǎn)換功能，可設(shè)置為原碼或補(bǔ)碼方式。該模塊與基板的接口信號(hào)包括電源、時(shí)鐘、收/發(fā)數(shù)據(jù)、模擬基帶信號(hào)，其中收/發(fā)數(shù)據(jù)和時(shí)鐘信號(hào)通過(guò)基板連接到FPGA模塊，模擬基帶信號(hào)通過(guò)基板連接到運(yùn)算放大子模塊；
[0030]所述的運(yùn)算放大子模塊包括運(yùn)放和濾波電路，實(shí)現(xiàn)模擬基帶信號(hào)的放大、濾波、共模電平轉(zhuǎn)換功能，+5V、-5V供電，可以兼容多種射頻共模電平。與基板的接口信號(hào)包括電源和模擬基帶信號(hào)，通過(guò)基板模擬基帶信號(hào)一端連接到數(shù)模轉(zhuǎn)換子模塊，另一端連接到射頻子模塊，當(dāng)運(yùn)算放大子模塊缺省時(shí)，也可以選擇直連方式，使基板上的模擬基帶信號(hào)不經(jīng)過(guò)運(yùn)算放大子模塊，直接連接數(shù)模轉(zhuǎn)換子模塊和射頻子模塊；
[0031]所述的射頻子模塊具有一定頻段的射頻接收、發(fā)射功能，與基板的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、模擬基帶、射頻控制信號(hào)，其中系統(tǒng)時(shí)鐘和射頻控制信號(hào)通過(guò)基板連接到FPGA模塊，系統(tǒng)時(shí)鐘信號(hào)設(shè)計(jì)為雙向信號(hào)，可以兼容多種時(shí)鐘方案；模擬基帶信號(hào)通過(guò)基板可連接到運(yùn)算放大子模塊或數(shù)模轉(zhuǎn)換子模塊，在基板上設(shè)置實(shí)現(xiàn)選擇。射頻子模塊中設(shè)置模擬基帶和射頻信號(hào)測(cè)試點(diǎn)，便于單元和系統(tǒng)測(cè)試。
[0032]各子模塊獨(dú)立于基板，通過(guò)連接器與基板連接，由基板實(shí)現(xiàn)子模塊間的信號(hào)傳輸，便于各子模塊替換。其中運(yùn)算放大子模塊可以設(shè)置直連方式，該模塊有輸入和輸出兩組連接器與基板連接，當(dāng)該子模塊不需要時(shí)，可以通過(guò)設(shè)置輸入和輸出連接器之間的信號(hào)直連功能而去掉該子模塊。
[0033]如圖3所示，一種模塊化SOC驗(yàn)證平臺(tái)系統(tǒng)中所述的各子模塊都含有特定位置的定位孔，便于疊層固定在基板上，基板的背面放置FPGA子模塊，基板的上層放置DSP/MCU子模塊、數(shù)模轉(zhuǎn)換子模塊和運(yùn)算放大子模塊，最上層放置LCD子模塊和射頻子模塊，該疊層位置便于分階段的完成集成電路功能測(cè)試和驗(yàn)證，同時(shí)可以減小系統(tǒng)體積，方便平臺(tái)移動(dòng)。
【權(quán)利要求】
1.一種模塊化SOC驗(yàn)證平臺(tái)，其特征在于:該平臺(tái)采用一個(gè)基板加可選子模塊的結(jié)構(gòu)形式，基板中包含電源、時(shí)鐘、串口、電平轉(zhuǎn)換、LED顯示電路，其他功能電路如DSP/MCU、FPGA、LCD測(cè)試界面、數(shù)模轉(zhuǎn)換、運(yùn)算放大、射頻幾個(gè)部分，各模塊相對(duì)獨(dú)立，其中: 所述的DSP/MCU模塊包括了主處理器、時(shí)鐘、DDR、NAND FLASH、電源管理部分，為SOC系統(tǒng)驗(yàn)證和測(cè)試提供DSP運(yùn)算資源和MCU控制功能； 所述的FPGA模塊包括FPGA器件和JTAG下載電路，F(xiàn)PGA模塊與基板之間的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、收/發(fā)數(shù)據(jù)、射頻控制信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)通過(guò)基板上的電平轉(zhuǎn)換電路與DSP/MCU模塊連接，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，系統(tǒng)時(shí)鐘信號(hào)通過(guò)基板也連接到射頻模塊，可以選擇多種時(shí)鐘和復(fù)位方案；收/發(fā)數(shù)據(jù)信號(hào)通過(guò)基板連接到數(shù)模轉(zhuǎn)換模塊，用于收/發(fā)通道數(shù)據(jù)的模/數(shù)轉(zhuǎn)換和傳輸；射頻控制信號(hào)通過(guò)基板連接到射頻模塊，用于射頻模塊設(shè)置； 所述的LCD測(cè)試界面模塊是24位TFT_LCD電路，帶有觸摸屏功能，與基板的接口信號(hào)包括電源、數(shù)據(jù)、控制信號(hào)，通過(guò)基板與DSP/MCU模塊連接； 所述的數(shù)模轉(zhuǎn)換子模塊包括IObit的模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器，實(shí)現(xiàn)數(shù)據(jù)的模/數(shù)轉(zhuǎn)換功能，可設(shè)置為原碼或補(bǔ)碼方式，該模塊與基板的接口信號(hào)包括電源、時(shí)鐘、收/發(fā)數(shù)據(jù)、模擬基帶信號(hào)，其中收/發(fā)數(shù)據(jù)和時(shí)鐘信號(hào)通過(guò)基板連接到FPGA模塊，模擬基帶信號(hào)通過(guò)基板連接到運(yùn)算放大子模塊； 所述的運(yùn)算放大子模塊包括運(yùn)放和濾波電路，實(shí)現(xiàn)模擬基帶信號(hào)的放大、濾波、共模電平轉(zhuǎn)換功能，+5V、-5V供電，可以兼容多種射頻共模電平；與基板的接口信號(hào)包括電源和模擬基帶信號(hào)，通過(guò)基板模擬基帶信號(hào)一端連接到數(shù)模轉(zhuǎn)換子模塊，另一端連接到射頻子模塊，當(dāng)運(yùn)算放大子模塊缺省時(shí)，也可以選擇直連方式，使基板上的模擬基帶信號(hào)不經(jīng)過(guò)運(yùn)算放大子模塊，直接連接數(shù)模轉(zhuǎn)換子模塊和射頻子模塊； 腿的射頻子模塊具有一定頻段的射頻接收、發(fā)射功能，與麵的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、模擬》、射頻控制言號(hào)，其中系統(tǒng)時(shí)鐘和射步贓制言號(hào)趣!基板連接到iTCA模塊，系統(tǒng)時(shí)鐘信號(hào)設(shè)計(jì)為雙向信號(hào)，可以兼容多種時(shí)鐘方案;模擬基帶信號(hào)通過(guò)基板可連接到運(yùn)算放大子模塊或數(shù)模轉(zhuǎn)換子模塊，在蔚肚設(shè)置實(shí)麵擇，射頻子模塊中設(shè)置樹(shù)寸頻信號(hào)測(cè)試點(diǎn)，便于單元和系統(tǒng)測(cè)試， 基板的背面放置FPGA模塊，基板的上層放置DSP/MCU模塊、數(shù)模轉(zhuǎn)換模塊和運(yùn)算放大模塊，最上層放置LCD測(cè)試界面模塊和射頻子模塊。
2.根據(jù)權(quán)利要求1所述的平臺(tái)，其特征在于:各模塊獨(dú)立于基板，通過(guò)連接器與基板連接，實(shí)現(xiàn)模塊間的信號(hào)傳輸。
3.根據(jù)權(quán)利要求1所述的平臺(tái)，其特征在于:所述的基板可為各子模塊提供電源、時(shí)鐘、復(fù)位信號(hào)，實(shí)現(xiàn)模塊間IO信號(hào)的電平轉(zhuǎn)換。
4.根據(jù)權(quán)利要求1所述的平臺(tái)，其特征在于:各各子模塊都含有特定位置的定位孔，便于疊層固定在基板上，減小系統(tǒng)體積，方便平臺(tái)移動(dòng)。
5.根據(jù)權(quán)利要求1所述的平臺(tái)，其特征在于DSP/MCU模塊與基板的接口信號(hào)包括電源、系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口、串口、LCD接口信號(hào)，其中系統(tǒng)時(shí)鐘、復(fù)位、存儲(chǔ)器控制、SPI接口信號(hào)均通過(guò)基板上的電平轉(zhuǎn)換電路連接到FPGA模塊，系統(tǒng)時(shí)鐘和復(fù)位信號(hào)是雙向設(shè)計(jì)，可以選擇多種時(shí)鐘和復(fù)位方案；串口信號(hào)連接到基板的RS232接口電路，支持硬件流控；LCD接口信號(hào)通過(guò)基板連接到LCD測(cè)試界面模塊。
【文檔編號(hào)】G06F11/267GK203588254SQ201320783831
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年12月3日 優(yōu)先權(quán)日:2013年12月3日
【發(fā)明者】包玉華, 徐海軍 申請(qǐng)人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司