一種綜合功能io板卡的制作方法
【專利摘要】本實(shí)用新型公開了一種綜合功能IO板卡，包括CPCI總線、DM642系統(tǒng)、FPGA、AD7322、AD7694、AD5532B、DPSK輸入接口電路、模擬量和電阻量輸入接口電路、輸出電壓跟隨電路和星箭分離模擬信號(hào)接口電路，所述FPGA的第一信號(hào)端口與所述DM642系統(tǒng)的第一信號(hào)端口連接，所述FPGA的第二信號(hào)端口與所述星箭分離模擬信號(hào)接口電路的信號(hào)端口連接，所述DM642系統(tǒng)的第二信號(hào)端口接CPCI總線，所述FPGA的信號(hào)輸出端通過磁耦隔離后分別與所述AD7322的信號(hào)輸入端、所述AD7694的信號(hào)輸入端和所述AD5532B的信號(hào)輸入端連接。本實(shí)用新型采用TMS320DM642+FPGA+外圍的設(shè)計(jì)方式，F(xiàn)PGA選擇SRAM型可在線重新配置的型號(hào)，上層軟件可以對(duì)板卡FPGA程序進(jìn)行重新配置，以適應(yīng)不同型號(hào)、不同平臺(tái)的星載計(jì)算機(jī)的不同的總線協(xié)議以及IO定義，方便測(cè)試。
【專利說明】 一種綜合功能IO板卡
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種測(cè)試設(shè)備，尤其涉及一種綜合功能IO板卡。
【背景技術(shù)】
[0002]綜合功能IO板卡是針對(duì)星載計(jì)算機(jī)通用的、測(cè)試覆蓋性強(qiáng)的地面測(cè)試，而其涉及到各種模擬信號(hào)的測(cè)試與采集，較復(fù)雜的整套設(shè)備，綜合功能IO板卡在基本滿足星載計(jì)算機(jī)外部測(cè)試條件下集合于一張板卡上，簡(jiǎn)化復(fù)雜的設(shè)備，并提供便捷的功能應(yīng)用測(cè)試。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的就在于為了解決上述問題而提供一種綜合功能IO板卡。
[0004]為了達(dá)到上述目的，本實(shí)用新型采用了以下技術(shù)方案:
[0005]一種綜合功能 IO 板卡，包括 CPCI 總線、DM642 系統(tǒng)、FPGA, AD7322、AD7694、AD5532B、DPSK輸入接口電路、模擬量和電阻量輸入接口電路、輸出電壓跟隨電路和星箭分離模擬信號(hào)接口電路，所述FPGA的第一信號(hào)端口與所述DM642系統(tǒng)的第一信號(hào)端口連接，所述FPGA的第二信號(hào)端口與所述星箭分離模擬信號(hào)接口電路的信號(hào)端口連接，所述DM642系統(tǒng)的第二信號(hào)端口接CPCI總線，所述FPGA的信號(hào)輸出端通過磁耦隔離后分別與所述AD7322的信號(hào)輸入端、所述AD7694的信號(hào)輸入端和所述AD5532B的信號(hào)輸入端連接，所述AD7322的信號(hào)輸出端與所述DPSK輸入接口電路的信號(hào)輸入端連接，所述AD7694的信號(hào)輸出端與所述模擬量和電阻量輸入接口電路的信號(hào)輸入端連接，所述AD5532B的信號(hào)輸出端與所述輸出電壓跟隨電路的信號(hào)輸入端連接。
[0006]具體地，所述綜合功能IO板卡還包括開關(guān)電源和隔離電源，所述開關(guān)電源和所述隔離電源均為所所述CPCI總線供電。
[0007]本實(shí)用新型的有益效果在于:
[0008]本實(shí)用新型為一種綜合功能IO板卡，其采用TMS320DM642+FPGA+外圍的設(shè)計(jì)方式，F(xiàn)PGA選擇SRAM型可在線重新配置的型號(hào)，上層軟件可以對(duì)板卡FPGA程序進(jìn)行重新配置，從而可以適應(yīng)不同型號(hào)、不同平臺(tái)的星載計(jì)算機(jī)的不同的總線協(xié)議以及IO定義，方便測(cè)試。
【專利附圖】

【附圖說明】
[0009]圖1是本實(shí)用新型一種綜合功能IO板卡的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0010]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明:
[0011]如圖1所示，本實(shí)用新型一種綜合功能IO板卡，包括CPCI總線、DM642系統(tǒng)、FPGA、AD7322、AD7694、AD5532B、DPSK輸入接口電路、模擬量和電阻量輸入接口電路、輸出電壓跟隨電路和星箭分離模擬信號(hào)接口電路，所述FPGA的第一信號(hào)端口與所述DM642系統(tǒng)的第一信號(hào)端口連接，所述FPGA的第二信號(hào)端口與所述星箭分離模擬信號(hào)接口電路的信號(hào)端口連接，所述DM642系統(tǒng)的第二信號(hào)端口接CPCI總線，所述FPGA的信號(hào)輸出端通過磁耦隔離后分別與所述AD7322的信號(hào)輸入端、所述AD7694的信號(hào)輸入端和所述AD5532B的信號(hào)輸入端連接，所述AD7322的信號(hào)輸出端與所述DPSK輸入接口電路的信號(hào)輸入端連接，所述AD7694的信號(hào)輸出端與所述模擬量和電阻量輸入接口電路的信號(hào)輸入端連接，所述AD5532B的信號(hào)輸出端與所述輸出電壓跟隨電路的信號(hào)輸入端連接。
[0012]所述綜合功能IO板卡還包括開關(guān)電源和隔離電源，所述開關(guān)電源和所述隔離電源均為所所述CPCI總線供電。
[0013]本實(shí)用新型綜合功能IO板卡為標(biāo)準(zhǔn)6U尺寸板卡，包括36路AD采集、32路DA輸出以及16路TTL電平10，52路脈沖測(cè)試輸入24路大電流OC輸出、32路小電流OC輸出、2路DPSK解調(diào)。
[0014]星箭分離信號(hào)輸出為默認(rèn)高電平，+IOV左右，設(shè)置為星箭分離狀態(tài)時(shí)輸出為AGND，與模擬地共地。
[0015]綜合功能卡解調(diào)電路采用AD7322采樣PSK信號(hào)，采樣頻率為262144Hz，如果解調(diào)2路DPSK信號(hào)，則每路采樣頻率為131072Hz。采樣后送數(shù)字解調(diào)芯片STEL-2105解調(diào)。STEL-2105支持QPSK/DPSK解調(diào)，通過設(shè)置寄存器，可以實(shí)現(xiàn)不同載波、不同碼速率的DPSK解調(diào)。因?yàn)椴蓸宇l率最大262144Hz，所以可以解調(diào)的最大載波頻率為65536Hz ;如果要兩路同時(shí)解調(diào)，則可以解調(diào)的最大載波頻率為32768Hz，DPSK解調(diào)的同步字可設(shè)置。
【權(quán)利要求】
1.一種綜合功能IO板卡，包括CPCI總線，其特征在于:還包括DM642系統(tǒng)、FPGA,AD7322、AD7694、AD5532B、DPSK輸入接口電路、模擬量和電阻量輸入接口電路、輸出電壓跟隨電路和星箭分離模擬信號(hào)接口電路，所述FPGA的第一信號(hào)端口與所述DM642系統(tǒng)的第一信號(hào)端口連接，所述FPGA的第二信號(hào)端口與所述星箭分離模擬信號(hào)接口電路的信號(hào)端口連接，所述DM642系統(tǒng)的第二信號(hào)端口接CPCI總線，所述FPGA的信號(hào)輸出端通過磁耦隔離后分別與所述AD7322的信號(hào)輸入端、所述AD7694的信號(hào)輸入端和所述AD5532B的信號(hào)輸入端連接，所述AD7322的信號(hào)輸出端與所述DPSK輸入接口電路的信號(hào)輸入端連接，所述AD7694的信號(hào)輸出端與所述模擬量和電阻量輸入接口電路的信號(hào)輸入端連接，所述AD5532B的信號(hào)輸出端與所述輸出電壓跟隨電路的信號(hào)輸入端連接。
2.根據(jù)權(quán)利要求1所述的一種綜合功能IO板卡，其特征在于:所述綜合功能IO板卡還包括開關(guān)電源和隔離電源，所述開關(guān)電源和所述隔離電源均為所所述CPCI總線供電。
【文檔編號(hào)】G06F13/20GK203561987SQ201320737230
【公開日】2014年4月23日 申請(qǐng)日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】葉明 , 陳卓, 張澤渺 申請(qǐng)人:成都旋極歷通信息技術(shù)有限公司