一種基于fpga軟核的攝像頭控制系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型涉及一種基于FPGA軟核的攝像頭控制系統(tǒng)，屬于電子【技術(shù)領(lǐng)域】。系統(tǒng)包括核心FPGA主芯片、CPU配置程序存儲(chǔ)器件FLASH、系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM、CMOS攝像頭ov7670、顯示器件LCD、程序調(diào)試用計(jì)算機(jī)；核心FPGA主芯片有NIOSⅡCPU，CPU配置程序存儲(chǔ)器件FLASH2通過FLASH控制模塊與NIOSⅡCPU連接，系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3通過SDRAM模塊與NIOSⅡCPU連接，CMOS攝像頭ov7670通過攝像頭控制模塊與NIOSⅡCPU連接，顯示器件LCD5通過LCD控制模塊與NIOSⅡCPU連接，程序調(diào)試用計(jì)算機(jī)通過USB控制模塊與NIOSⅡCPU連接。本系統(tǒng)僅僅只需要一個(gè)FPGA最小系統(tǒng)，一個(gè)攝像頭和一個(gè)顯示器及其其它附屬電路就能夠?qū)崿F(xiàn)圖像開發(fā)，不僅成本低廉，而且處理功能強(qiáng)大，方便我們產(chǎn)品開發(fā)和應(yīng)用。
【專利說明】 —種基于FPGA軟核的攝像頭控制系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于FPGA軟核的攝像頭控制系統(tǒng)，應(yīng)用于許多電子產(chǎn)品開發(fā)階段，屬于電子【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]在以往的電子技術(shù)研發(fā)中，開發(fā)周期長，研發(fā)成本高，這些都大大減緩了新產(chǎn)品投入市場的時(shí)間，給公司帶來巨大的資金壓力。如果采用FPGA進(jìn)行產(chǎn)品研發(fā)，它不僅可以簡化設(shè)計(jì)過程，而且可以降低整個(gè)系統(tǒng)的體積和成本，增加系統(tǒng)的可靠性。它們無需花費(fèi)傳統(tǒng)意義下制造集成電路所需大量時(shí)間和精力，避免了投資風(fēng)險(xiǎn)。此外FPGA設(shè)計(jì)產(chǎn)品具有以下幾個(gè)明顯的優(yōu)點(diǎn):設(shè)計(jì)靈活、增大功能密集度、提高可靠性、縮短設(shè)計(jì)周期、數(shù)據(jù)處理速度快、研發(fā)成本大大降低。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型要解決的技術(shù)問題是降低圖像開發(fā)難度，提供一種基于FPGA軟核的攝像頭控制系統(tǒng)，僅僅只需要一個(gè)FPGA最小系統(tǒng)，一個(gè)攝像頭和一個(gè)顯示器及其其它附屬電路就能夠?qū)崿F(xiàn)圖像開發(fā)，不僅成本低廉，而且處理功能強(qiáng)大，方便我們產(chǎn)品開發(fā)和應(yīng)用。
[0004]本實(shí)用新型的系統(tǒng)包括核心FPGA主芯片1、CPU配置程序存儲(chǔ)器件FLASH2、系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3、CM0S攝像頭ov76704、顯示器件IXD5、程序調(diào)試用計(jì)算機(jī)6 ;核心FPGA主芯片I有NIOS II CPU, CPU配置程序存儲(chǔ)器件FLASH2通過FLASH控制模塊(FLASH CONTROL)與NIOS II CPU連接，系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3通過SDRAM模塊(SDRAM CONTROL)與NIOS II CPU連接，CMOS攝像頭ov76704通過攝像頭控制模塊(C0MS CONTROL)與NIOS II CPU連接，顯示器件LCD5通過LCD控制模塊(LCD CONTROL)與NIOS II CPU連接，程序調(diào)試用計(jì)算機(jī)6通過USB控制模塊(USB CONTROL)與NIOS II CPU連接。
[0005]所述核心FPGA主芯片I還連接有圖像數(shù)據(jù)存儲(chǔ)器件SD卡7 (SDHC CARD),通過SD卡控制模塊(SD CONTROL)連接。實(shí)現(xiàn)圖像的存儲(chǔ)功能。
[0006]本實(shí)用新型鑒于FPGA設(shè)計(jì)的靈活性，只要是芯片有足夠的邏輯資源就可以設(shè)計(jì)成各種邏輯功能的功能模塊，不再需要我們再在CPU外圍進(jìn)行其他邏輯電路設(shè)計(jì)，從而減少了開發(fā)時(shí)間，也大大降低了開發(fā)成本，是一個(gè)一舉多得的電子產(chǎn)品設(shè)計(jì)方法。
【專利附圖】

【附圖說明】
[0007]圖1是本實(shí)用新型系統(tǒng)結(jié)構(gòu)框圖。
[0008]圖中:1-核心FPGA主芯片，2- CPU配置程序存儲(chǔ)器件FLASH，3_系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM，4- CMOS攝像頭ov7670，5-顯示器件IXD，6_程序調(diào)試用計(jì)算機(jī)，7-圖像數(shù)據(jù)存儲(chǔ)器件SD卡?！揪唧w實(shí)施方式】
[0009]下面結(jié)合附圖和【具體實(shí)施方式】，對本實(shí)用新型作進(jìn)一步說明。
[0010]實(shí)施方式一:如圖1所示，本實(shí)施例的系統(tǒng)包括核心FPGA主芯片1、CPU配置程序存儲(chǔ)器件FLASH2、系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3、CMOS攝像頭ov76704、顯示器件IXD5、程序調(diào)試用計(jì)算機(jī)6 ;核心FPGA主芯片I有NIOS II CPU, CPU配置程序存儲(chǔ)器件FLASH2通過FLASH控制模塊(FLASH CONTROL)與NIOS II CPU連接，系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3通過SDRAM模塊(SDRAM CONTROL)與NIOS II CPU連接，CMOS攝像頭ov76704通過攝像頭控制模塊(C0MS CONTROL)與NIOS II CPU連接，顯示器件LCD5通過IXD控制模塊(IXD CONTROL)與NIOS II CPU連接，程序調(diào)試用計(jì)算機(jī)6通過USB控制模塊(USB CONTROL)與NIOS II CPU連接。核心FPGA主芯片I還連接有圖像數(shù)據(jù)存儲(chǔ)器件SD卡7 (SDHC CARD)，通過SD卡控制模塊(SD CONTROL)連接。實(shí)現(xiàn)圖像的存儲(chǔ)功能。
[0011]實(shí)施方式二:如圖1所示，本實(shí)施例的系統(tǒng)包括核心FPGA主芯片1、CPU配置程序存儲(chǔ)器件FLASH2、系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3、CMOS攝像頭ov76704、顯示器件IXD5、程序調(diào)試用計(jì)算機(jī)6 ;核心FPGA主芯片I有NIOS II CPU, CPU配置程序存儲(chǔ)器件FLASH2通過FLASH控制模塊(FLASH CONTROL)與NIOS II CPU連接，系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM3通過SDRAM模塊(SDRAM CONTROL)與NIOS II CPU連接，CMOS攝像頭ov76704通過攝像頭控制模塊(C0MS CONTROL)與NIOS II CPU連接，顯示器件LCD5通過IXD控制模塊(IXD CONTROL)與NIOS II CPU連接，程序調(diào)試用計(jì)算機(jī)6通過USB控制模塊(USB CONTROL)與 NIOS II CPU 連接。
[0012]以上結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】作了詳細(xì)說明，但是本實(shí)用新型并不限于上述實(shí)施方式，在本領(lǐng)域普通技術(shù)人員所具備的知識范圍內(nèi)，還可以在不脫離本發(fā)明宗旨的前提下作出各種變化。
【權(quán)利要求】
1.一種基于FPGA軟核的攝像頭控制系統(tǒng)，其特征在于:包括核心FPGA主芯片(1)、CPU配置程序存儲(chǔ)器件FLASH (2)、系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM (3)、CMOS攝像頭ov7670 (4)、顯示器件LCD (5)、程序調(diào)試用計(jì)算機(jī)(6);核心FPGA主芯片(I)有NIOS IICPU, CPU配置程序存儲(chǔ)器件FLASH (2)通過FLASH控制模塊與NIOS II CPU連接，系統(tǒng)運(yùn)行時(shí)程序及數(shù)據(jù)存儲(chǔ)空間SDRAM (3)通過SDRAM模塊與NIOS II CPU連接，CMOS攝像頭ov7670 (4)通過攝像頭控制模塊與NIOS II CPU連接，顯示器件IXD (5)通過IXD控制模塊與NIOS II CPU連接，程序調(diào)試用計(jì)算機(jī)(6)通過USB控制模塊與NIOS II CPU連接。
2.根據(jù)權(quán)利要求1所述的基于FPGA軟核的攝像頭控制系統(tǒng)，其特征在于:所述核心FPGA主芯片(I)還通過SD卡控制模塊連接有圖像數(shù)據(jù)存儲(chǔ)器件SD卡(7)。
【文檔編號】G06F13/10GK203520388SQ201320474976
【公開日】2014年4月2日 申請日期:2013年8月6日 優(yōu)先權(quán)日:2013年8月6日
【發(fā)明者】文錦芬, 胡嘉林 申請人:昆明理工大學(xué)