基于存儲(chǔ)器接口的擴(kuò)展設(shè)備及其時(shí)鐘調(diào)試方法
【專利摘要】本發(fā)明提供了一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備及其時(shí)鐘調(diào)試方法，該擴(kuò)展設(shè)備包括：時(shí)鐘相位調(diào)節(jié)部件，用于產(chǎn)生具有相同頻率及不同相位的多個(gè)時(shí)鐘信號(hào)；時(shí)鐘開關(guān)矩陣，對(duì)所述多個(gè)時(shí)鐘信號(hào)進(jìn)行選擇輸出；存儲(chǔ)器接口模塊，包括多個(gè)接口部件，各接口部件分別工作在第一時(shí)鐘域和/或不同于第一時(shí)鐘域的其他時(shí)鐘域；功能單元，在第一時(shí)鐘域內(nèi)對(duì)所述時(shí)鐘開關(guān)矩陣進(jìn)行控制并與所述存儲(chǔ)器接口模塊進(jìn)行數(shù)據(jù)交互。本發(fā)明無需進(jìn)行異步時(shí)鐘域處理即可保證數(shù)據(jù)的正常交互，實(shí)現(xiàn)方式簡(jiǎn)單，效率很高。
【專利說明】基于存儲(chǔ)器接口的擴(kuò)展設(shè)備及其時(shí)鐘調(diào)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備及其時(shí)鐘調(diào)試方法。
【背景技術(shù)】
[0002]隨著大規(guī)模集成電路技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片(S0C，又稱為片上系統(tǒng))得到了廣泛的應(yīng)用，SOC通常可以集成有處理器核、接口模塊、運(yùn)算模塊等多種模塊。為了能與諸如SDRAM存儲(chǔ)器等片外存儲(chǔ)器進(jìn)行數(shù)據(jù)交互，SOC通常集成有相應(yīng)的存儲(chǔ)器接口。
[0003]SOC可以通過基于SDRAM總線的擴(kuò)展設(shè)備訪問SDRAM存儲(chǔ)器，這對(duì)擴(kuò)展設(shè)備的時(shí)鐘設(shè)計(jì)、調(diào)試方法提出了挑戰(zhàn).
【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備及其時(shí)鐘調(diào)試方法，能夠在較為簡(jiǎn)單的設(shè)計(jì)原則下很好地解決上述時(shí)鐘設(shè)計(jì)和調(diào)試中的困難，無需進(jìn)行異步時(shí)鐘域處理即可保證數(shù)據(jù)的正常交互。
[0005]為解決上述技術(shù)問題，本發(fā)明提供了一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備，包括:
[0006]時(shí)鐘相位調(diào)節(jié)部件，用于產(chǎn)生具有相同頻率及不同相位的多個(gè)時(shí)鐘信號(hào)；
[0007]時(shí)鐘開關(guān)矩陣，對(duì)所述多個(gè)時(shí)鐘信號(hào)進(jìn)行選擇輸出；
[0008]存儲(chǔ)器接口模塊，包括多個(gè)接口部件，各接口部件分別工作在第一時(shí)鐘域和/或不同于第一時(shí)鐘域的其他時(shí)鐘域；
[0009]功能單元，在第一時(shí)鐘域內(nèi)對(duì)所述時(shí)鐘開關(guān)矩陣進(jìn)行控制并與所述存儲(chǔ)器接口模塊進(jìn)行數(shù)據(jù)交互；
[0010]其中，所述時(shí)鐘開關(guān)矩陣在外部的時(shí)鐘撥碼開關(guān)信號(hào)控制下，將所述多個(gè)時(shí)鐘信號(hào)其中之一選擇為所述第一時(shí)鐘域的工作時(shí)鐘；所述時(shí)鐘開關(guān)矩陣在所述功能單元產(chǎn)生的時(shí)鐘控制開關(guān)信號(hào)控制下，將所述多個(gè)時(shí)鐘信號(hào)中的一個(gè)或多個(gè)分別選擇為所述其他時(shí)鐘域的工作時(shí)鐘。
[0011]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述的存儲(chǔ)器接口模塊包括:
[0012]I/O 復(fù)用器；
[0013]存儲(chǔ)器從控制器，在所述第一時(shí)鐘域內(nèi)與所述功能單元進(jìn)行數(shù)據(jù)交互，在第二時(shí)鐘域內(nèi)與外部的主控部件進(jìn)行數(shù)據(jù)交互，在第三時(shí)鐘域內(nèi)經(jīng)由所述I/o復(fù)用器與外部的存儲(chǔ)器進(jìn)行數(shù)據(jù)交互；
[0014]存儲(chǔ)器主控制器，在所述第一時(shí)鐘域內(nèi)與所述功能單元進(jìn)行數(shù)據(jù)交互，在所述第三時(shí)鐘域內(nèi)經(jīng)由所述I/O復(fù)用器與外部的存儲(chǔ)器進(jìn)行數(shù)據(jù)交互；
[0015]總線仲裁申請(qǐng)單元，在第四時(shí)鐘域內(nèi)執(zhí)行預(yù)設(shè)的測(cè)試功能。
[0016]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述功能單元包括相位配置寄存器，用于控制所述總線仲裁申請(qǐng)單元進(jìn)入測(cè)試使能狀態(tài)并執(zhí)行所述預(yù)設(shè)的測(cè)試功能。
[0017]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述功能單元包括多個(gè)測(cè)試寄存器，所述存儲(chǔ)器從控制器在第二時(shí)鐘域內(nèi)從所述主控部件接收數(shù)據(jù)，并在第一時(shí)鐘域內(nèi)將該數(shù)據(jù)傳輸至所述測(cè)試寄存器。
[0018]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述功能單元包括兩個(gè)測(cè)試寄存器，并且所述兩個(gè)測(cè)試寄存器滿足按位取反的邏輯關(guān)系。
[0019]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述預(yù)設(shè)的測(cè)試功能包括:所述總線仲裁申請(qǐng)單元發(fā)送預(yù)設(shè)的測(cè)試數(shù)據(jù)序列至所述主控部件，并接收所述主控部件反饋的測(cè)試結(jié)果信號(hào)。
[0020]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述存儲(chǔ)器為SDRAM存儲(chǔ)器。
[0021]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述時(shí)鐘相位調(diào)節(jié)部件產(chǎn)生4個(gè)相同頻率的時(shí)鐘信號(hào)，所述4個(gè)時(shí)鐘信號(hào)的相位分別是O°、90°、180°以及270°。
[0022]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述時(shí)鐘相位調(diào)節(jié)部件為鎖相環(huán)或者數(shù)字時(shí)鐘管理器。
[0023]本發(fā)明還提供了上述擴(kuò)展設(shè)備的時(shí)鐘調(diào)試方法，包括:
[0024]步驟1，通過所述時(shí)鐘撥碼開關(guān)信號(hào)設(shè)定第一時(shí)鐘域的工作時(shí)鐘的相位；
[0025]步驟2，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇其他時(shí)鐘域的工作時(shí)鐘的相位，以使所述存儲(chǔ)器接口模塊中的各接口部件都正常工作；
[0026]步驟3，如果所述步驟2失敗，則返回所述步驟1，更換所述第一時(shí)鐘域的工作時(shí)鐘的相位，并重新執(zhí)行所述步驟2。
[0027]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述步驟2包括:
[0028]步驟21，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第二時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述功能單元正常進(jìn)行數(shù)據(jù)交互；
[0029]步驟22，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第三時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互，并且所述存儲(chǔ)器主控制器能與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互；
[0030]步驟23，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第四時(shí)鐘域的工作時(shí)鐘的相位，以使所述總線仲裁申請(qǐng)單元能正常執(zhí)行所述預(yù)設(shè)的測(cè)試功能且測(cè)試結(jié)果正確；
[0031]其中，所述步驟21、步驟22和步驟23都成功則所述步驟2成功，否則所述步驟2失敗。
[0032]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0033]本發(fā)明實(shí)施例的擴(kuò)展設(shè)備利用時(shí)鐘開關(guān)矩陣將多個(gè)同頻不同相的時(shí)鐘信號(hào)選擇輸出為不同時(shí)鐘域的工作時(shí)鐘，只要進(jìn)行適當(dāng)?shù)南辔贿x擇，功能單元以及存儲(chǔ)器接口模塊都可以正常工作，不同時(shí)鐘域的邏輯設(shè)計(jì)都可以認(rèn)為是同步設(shè)計(jì)，無需進(jìn)行異步時(shí)鐘域處理，實(shí)現(xiàn)方式簡(jiǎn)單，效率較高，可以大大簡(jiǎn)化基于存儲(chǔ)器接口的擴(kuò)展設(shè)備的設(shè)計(jì)以及調(diào)試流程。
【專利附圖】

【附圖說明】
[0034]圖1是本發(fā)明實(shí)施例的擴(kuò)展設(shè)備的結(jié)構(gòu)框圖；
[0035]圖2是本發(fā)明實(shí)施例的擴(kuò)展設(shè)備的時(shí)鐘調(diào)試方法的流程示意圖；[0036]圖3是圖2中步驟2的詳細(xì)流程示意圖。
【具體實(shí)施方式】
[0037]下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明作進(jìn)一步說明，但不應(yīng)以此限制本發(fā)明的保護(hù)范圍。
[0038]本實(shí)施例提供了一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備，外部的主控部件可以經(jīng)由該擴(kuò)展設(shè)備訪問存儲(chǔ)器。作為一個(gè)非限制性的例子，該主控部件例如可以是S0C，該存儲(chǔ)器例如可以是SDRAM存儲(chǔ)器。當(dāng)然，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，該主控部件還可以是其他適當(dāng)?shù)牟考?，該存?chǔ)器還可以是其他適當(dāng)類型的存儲(chǔ)器。
[0039]參考圖1，在一非限制性的實(shí)例中，擴(kuò)展設(shè)備10與系統(tǒng)級(jí)芯片(SOC) 11相連以及SDRAM存儲(chǔ)器12相連，系統(tǒng)級(jí)芯片11可以經(jīng)由擴(kuò)展設(shè)備10訪問SDRAM存儲(chǔ)器12。
[0040]進(jìn)一步而言，擴(kuò)展設(shè)備10可以包括:時(shí)鐘相位調(diào)節(jié)部件101、時(shí)鐘開關(guān)矩陣102、功能單元103以及存儲(chǔ)器接口模塊104。
[0041]其中，時(shí)鐘相位調(diào)節(jié)部件101用于產(chǎn)生具有相同頻率及不同相位的多個(gè)時(shí)鐘信號(hào)。時(shí)鐘相位調(diào)節(jié)部件101例如可以是鎖相環(huán)(PLL)或者數(shù)字時(shí)鐘管理器(DCM)。時(shí)鐘相位調(diào)節(jié)部件101產(chǎn)生的時(shí)鐘信號(hào)的數(shù)量至少是2個(gè)，各個(gè)時(shí)鐘信號(hào)具有相同的頻率以及不同的相位，不同時(shí)鐘信號(hào)的相位可以根據(jù)實(shí)際需要進(jìn)行設(shè)定。作為一個(gè)優(yōu)選的實(shí)施例，時(shí)鐘相位調(diào)節(jié)部件101產(chǎn)生4個(gè)時(shí)鐘信號(hào)，其相位分別是0°、90°、180°以及270°。
[0042]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，以上僅是優(yōu)選的方案，該時(shí)鐘相位調(diào)節(jié)部件101產(chǎn)生的時(shí)鐘信號(hào)還可以是其他情況，例如可以是3個(gè)時(shí)鐘信號(hào)，相位分別是0°、120°和240°。
[0043]時(shí)鐘開關(guān)矩陣102與時(shí)鐘相位調(diào)節(jié)部件101相連，對(duì)時(shí)鐘相位調(diào)節(jié)部件101輸出的多個(gè)時(shí)鐘信號(hào)進(jìn)行選擇輸出，將其分別傳輸至功能模塊103以及存儲(chǔ)器接口模塊104內(nèi)的多個(gè)接口部件。
[0044]功能單元103在第一時(shí)鐘域內(nèi)對(duì)時(shí)鐘開關(guān)矩陣102進(jìn)行控制并與存儲(chǔ)器接口模塊104進(jìn)行數(shù)據(jù)交互。存儲(chǔ)器接口模塊104中的各接口部件分別工作在第一時(shí)鐘域和/或不同于第一時(shí)鐘域的其他時(shí)鐘域。
[0045]進(jìn)一步而言，時(shí)鐘開關(guān)矩陣102在外部的時(shí)鐘撥碼開關(guān)信號(hào)控制下，將時(shí)鐘相位調(diào)節(jié)部件101輸出的多個(gè)時(shí)鐘信號(hào)其中之一選擇為第一時(shí)鐘域的工作時(shí)鐘；時(shí)鐘開關(guān)矩陣102在功能單元103產(chǎn)生的時(shí)鐘控制開關(guān)信號(hào)控制下，將時(shí)鐘相位調(diào)節(jié)部件101輸出的多個(gè)時(shí)鐘信號(hào)中的一個(gè)或多個(gè)分別選擇為其他時(shí)鐘域的工作時(shí)鐘。
[0046]本實(shí)施例中，存儲(chǔ)器接口模塊104可以包括=SDRAM從控制器105、SDRAM主控制器106、總線仲裁申請(qǐng)單元107以及I/O復(fù)用器(I/O MUX) 108。
[0047]其中，SDRAM從控制器105在第一時(shí)鐘域內(nèi)與功能單元103進(jìn)行數(shù)據(jù)交互，在第二時(shí)鐘域內(nèi)與系統(tǒng)級(jí)芯片11進(jìn)行數(shù)據(jù)交互，在第三時(shí)鐘域內(nèi)經(jīng)由I/o復(fù)用器108與SDRAM存儲(chǔ)器12進(jìn)行數(shù)據(jù)交互；SDRAM主控制器106在第一時(shí)鐘域內(nèi)與功能單元103進(jìn)行數(shù)據(jù)交互，在第三時(shí)鐘域內(nèi)經(jīng)由I/O復(fù)用器108與外部的SDRAM存儲(chǔ)器12進(jìn)行數(shù)據(jù)交互；總線仲裁申請(qǐng)單元107在第四時(shí)鐘域內(nèi)執(zhí)行預(yù)設(shè)的測(cè)試功能。另外，總線仲裁申請(qǐng)單元107還可以在第四時(shí)鐘域內(nèi)執(zhí)行總線的申請(qǐng)和認(rèn)可信號(hào)的處理，從而對(duì)SDRAM存儲(chǔ)器12的訪問請(qǐng)求進(jìn)行仲裁。[0048]時(shí)鐘開關(guān)矩陣102將4個(gè)不同相位的時(shí)鐘信號(hào)選擇輸出，分別作為第一時(shí)鐘域的工作時(shí)鐘Clkl，第二時(shí)鐘域的工作時(shí)鐘Clk2，第三時(shí)鐘域的工作時(shí)鐘Clk3以及第四時(shí)鐘域的工作時(shí)鐘Clk4。
[0049]進(jìn)一步而言，功能單元103可以包括相位配置寄存器(phaSe_Cfg_reg)，該相位配置寄存器用于控制總線仲裁申請(qǐng)單元107進(jìn)入測(cè)試使能狀態(tài)并執(zhí)行預(yù)設(shè)的測(cè)試功能。另夕卜，該相位配置寄存器還可以用于控制時(shí)鐘開關(guān)矩陣102，以進(jìn)行時(shí)鐘的相位選擇。
[0050]功能單元103還可以包括相位狀態(tài)寄存器(phase_status_reg),用于記錄總線仲裁申請(qǐng)單元107執(zhí)行的測(cè)試功能的測(cè)試結(jié)果。更加具體而言，當(dāng)總線仲裁申請(qǐng)單元107進(jìn)入測(cè)試使能狀態(tài)時(shí)，總線仲裁申請(qǐng)單元107可以發(fā)送預(yù)設(shè)的測(cè)試數(shù)據(jù)序列至系統(tǒng)級(jí)芯片11，例如，可以通過ExtBusReq端口發(fā)送測(cè)試數(shù)據(jù)序列(如11110101010110101010)至系統(tǒng)級(jí)芯片11 ;系統(tǒng)級(jí)芯片11檢測(cè)接收到的序列，如果正確,則系統(tǒng)級(jí)芯片11通過ExtBusAck端口發(fā)送一個(gè)確認(rèn)測(cè)試正確的確認(rèn)信號(hào)，例如一個(gè)周期的高電平信號(hào)，否則默認(rèn)為低電平；該測(cè)試結(jié)果的正確與否可以被記錄在相位狀態(tài)寄存器(phase_status_reg)中。系統(tǒng)級(jí)芯片11可以讀取該相位狀態(tài)寄存器，以確認(rèn)總線仲裁申請(qǐng)單元107使用的是否是合適的時(shí)鐘相位。
[0051]另外，功能單元103可以包括多個(gè)測(cè)試寄存器，SDRAM從控制器105可以在第二時(shí)鐘域內(nèi)從系統(tǒng)級(jí)芯片11接收數(shù)據(jù)，并在第一時(shí)鐘域內(nèi)將該數(shù)據(jù)傳輸至功能單元103內(nèi)的測(cè)試寄存器。作為一個(gè)優(yōu)選的實(shí)施例，功能單元103可以包含2個(gè)測(cè)試寄存器testl_reg和test2_reg,這兩個(gè)測(cè)試寄存器滿足按位取反的邏輯關(guān)系(testl_reg=?test2_reg),例如testl_reg=0x5aa55aa5, test2—reg=0xa55aa55ao
[0052]下面對(duì)圖1從各個(gè)模塊的時(shí)鐘選擇策略方面進(jìn)行說明。
[0053]功能單元103工作在第一時(shí)鐘域，其工作時(shí)鐘為Clkl。功能單元103的時(shí)鐘輸入通過外部的時(shí)鐘撥碼開關(guān)信號(hào)來選擇，該時(shí)鐘撥碼開關(guān)信號(hào)可以由時(shí)鐘撥碼開關(guān)產(chǎn)生。在上電時(shí)，由外部的時(shí)鐘撥碼開關(guān)信號(hào)決定選擇0°時(shí)鐘、90°時(shí)鐘、180°時(shí)鐘和270°時(shí)鐘中的哪一個(gè)時(shí)鐘作為其工作時(shí)鐘Clkl，第一時(shí)鐘域的工作時(shí)鐘Clkl在這里又稱為本地系統(tǒng)時(shí)鐘。
[0054]SDRAM從控制器105工作在第一時(shí)鐘域、第二時(shí)鐘域和第三時(shí)鐘域中，也就是SDRAM從控制器105的工作時(shí)鐘有3個(gè):Clkl、Clk2和Clk3。
[0055]其中，第一時(shí)鐘域的工作時(shí)鐘Clkl對(duì)于SDRAM從控制器105而言是同步時(shí)鐘，將來自第二時(shí)鐘域的總線數(shù)據(jù)、控制信號(hào)同步到本地系統(tǒng)時(shí)鐘，與功能單元103進(jìn)行數(shù)據(jù)交互。
[0056]第二時(shí)鐘域的工作時(shí)鐘Clk2對(duì)于SDRAM從控制器105而言是采樣時(shí)鐘，用于對(duì)來自系統(tǒng)級(jí)芯片11的總線數(shù)據(jù)進(jìn)行采樣并鎖存，繼而可以傳輸給第一時(shí)鐘域內(nèi)的寄存器。第二時(shí)鐘域的工作時(shí)鐘Clk2的選擇是由功能單元103控制的，其可以是0°時(shí)鐘、90°時(shí)鐘、180°時(shí)鐘和270°時(shí)鐘其中之一。
[0057]第三時(shí)鐘域的工作時(shí)鐘Clk3對(duì)于SDRAM從控制器105而言是用于I/O處理的時(shí)鐘，SDRAM從控制器105經(jīng)由I/O復(fù)用器108并采用該工作時(shí)鐘Clk3訪問SDRAM存儲(chǔ)器12。第三時(shí)鐘域的工作時(shí)鐘Clk3的選擇是由功能單元103控制的，其可以是0°時(shí)鐘、90°時(shí)鐘、180°時(shí)鐘和270°時(shí)鐘其中之一。需要說明的是，I/O復(fù)用器108在訪問SDRAM時(shí)采用的時(shí)鐘IO_CLK可以不同于工作時(shí)鐘Clk3，而且實(shí)際應(yīng)用中通常也不同于工作時(shí)鐘Clk3。
[0058]SDRAM主控制器106工作在第一時(shí)鐘域和第三時(shí)鐘域中，也就是SDRAM主控制器106的工作時(shí)鐘有2個(gè):Clkl和Clk3。
[0059]其中，第一時(shí)鐘域的工作時(shí)鐘Clkl對(duì)于SDRAM主控制器106而言是系統(tǒng)時(shí)鐘，SDRAM主控制器106采用該工作時(shí)鐘Clkl與功能單元103進(jìn)行數(shù)據(jù)交互。
[0060]第三時(shí)鐘域的工作時(shí)鐘Clk3對(duì)于SDRAM主控制器106而言是用于I/O處理的時(shí)鐘，SDRAM主控制器106經(jīng)由I/O復(fù)用器108并采用該工作時(shí)鐘Clk3訪問SDRAM存儲(chǔ)器12。如前所述，第三時(shí)鐘域的工作時(shí)鐘Clk3的選擇是由功能單元103控制的，其可以是0°時(shí)鐘、90°時(shí)鐘、180。時(shí)鐘和270°時(shí)鐘其中之一。
[0061]總線仲裁申請(qǐng)單元107工作在第四時(shí)鐘域，也就是總線仲裁申請(qǐng)單元107的工作時(shí)鐘為Clk4。第四時(shí)鐘域的工作時(shí)鐘Clk4也是由功能單元103輸出的時(shí)鐘控制開關(guān)控制信號(hào)確定，其可以是0°時(shí)鐘、90°時(shí)鐘、180°時(shí)鐘和270°時(shí)鐘其中之一。
[0062]參考圖2，上述實(shí)施例給出的擴(kuò)展設(shè)備的時(shí)鐘調(diào)試方法可以包括如下步驟:
[0063]步驟1，通過所述時(shí)鐘撥碼開關(guān)信號(hào)設(shè)定第一時(shí)鐘域的工作時(shí)鐘的相位；
[0064]步驟2，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇其他時(shí)鐘域的工作時(shí)鐘的相位，以使所述存儲(chǔ)器接口模塊中的各接口部件都正常工作；
[0065]步驟3，如果所述步驟2失敗，則返回所述步驟1，更換所述第一時(shí)鐘域的工作時(shí)鐘的相位，并重新執(zhí)行所述步驟2。
[0066]參考圖3，更加具體而言，對(duì)于圖1所示的具體實(shí)例，該步驟2可以包括如下步驟:
[0067]步驟21，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第二時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述功能單元正常進(jìn)行數(shù)據(jù)交互；
[0068]步驟22，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第三時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互，并且所述存儲(chǔ)器主控制器能與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互；
[0069]步驟23，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第四時(shí)鐘域的工作時(shí)鐘的相位，以使所述總線仲裁申請(qǐng)單元能正常執(zhí)行所述預(yù)設(shè)的測(cè)試功能且測(cè)試結(jié)果正確；
[0070]其中，如果所述步驟21、步驟22和步驟23都成功則所述步驟2成功，否則所述步驟2失敗。
[0071]下面結(jié)合圖1至圖3進(jìn)行詳細(xì)說明。
[0072]首先執(zhí)行步驟1，確定第一時(shí)鐘域的工作時(shí)鐘Clkl的相位。例如，可以通過外部的時(shí)鐘撥碼開關(guān)對(duì)時(shí)鐘開關(guān)矩陣102進(jìn)行控制，隨機(jī)選擇一個(gè)相位的時(shí)鐘信號(hào)，例如0°相位時(shí)鐘。Clkl的相位確定后，在一次調(diào)試過程中不會(huì)再做改變。
[0073]之后執(zhí)行步驟21，確定第二時(shí)鐘域的工作時(shí)鐘Clk2，該工作時(shí)鐘Clk2的相位需要確保外部的系統(tǒng)級(jí)芯片11與擴(kuò)展設(shè)備10之間的數(shù)據(jù)讀寫鏈路正常，更加具體而言，需要保證系統(tǒng)級(jí)芯片11能夠經(jīng)由SDRAM從控制器105與功能單元103之間正常進(jìn)行數(shù)據(jù)交互。例如，系統(tǒng)級(jí)芯片11可以對(duì)功能單元103中的測(cè)試寄存器test_regl和test_reg2進(jìn)行大量不同的讀寫操作，并依照test_regl和test_reg2之間預(yù)設(shè)的邏輯關(guān)系來判斷讀寫操作是否正確。測(cè)試過程中，可以通過功能單元103中的相位配置寄存器phase_cfg_reg來選擇工作時(shí)鐘Clk的相位，以確定工作時(shí)鐘Clk2的最佳相位。
[0074]然后執(zhí)行步驟22，確定第三時(shí)鐘域的工作時(shí)鐘Clk3的相位。該工作時(shí)鐘Clk3主要用于SDRAM從控制器105和SDRAM主控制器106與SDRAM存儲(chǔ)器12之間的I/O處理，不但需要保證系統(tǒng)級(jí)芯片11能夠與SDRAM存儲(chǔ)器12正常進(jìn)行數(shù)據(jù)交互(也就是旁路擴(kuò)展設(shè)備10)，還需要保證SDRAM主控制器106也能夠和SDRAM存儲(chǔ)器12正常進(jìn)行數(shù)據(jù)交互。例如，系統(tǒng)級(jí)芯片11可以經(jīng)由SDRAM從控制器105對(duì)SDRAM存儲(chǔ)器12進(jìn)行數(shù)據(jù)讀寫，以驗(yàn)證讀寫是否正常；SDRAM主控制器106也可以對(duì)SDRAM存儲(chǔ)器12進(jìn)行數(shù)據(jù)讀寫，以驗(yàn)證讀寫是否正常。
[0075]接下來執(zhí)行步驟23，確定第四時(shí)鐘域的工作時(shí)鐘Clk4的相位，以使總線仲裁申請(qǐng)單元107能正常執(zhí)行預(yù)設(shè)的測(cè)試功能且測(cè)試結(jié)果正確。首先可以通過功能單元103使得總線仲裁申請(qǐng)單元107進(jìn)入測(cè)試使能狀態(tài)，總線仲裁申請(qǐng)單元107通過ExtBusReq端口循環(huán)發(fā)送測(cè)試數(shù)據(jù)序列，假如總線仲裁申請(qǐng)單元107在ExtBusAck端口上連續(xù)檢測(cè)到若干個(gè)高電平時(shí)就表明測(cè)試結(jié)果成功，也就是確認(rèn)工作時(shí)鐘Clk4的相位正確，否則視為不正確。在測(cè)試過程中，將工作時(shí)鐘Clk4的相位依次循環(huán)選擇為0°、90° ,180°以及270°相位并進(jìn)行測(cè)試，并分別在相位狀態(tài)寄存器(phase_status_reg)中記錄下來測(cè)試結(jié)果,至此工作時(shí)鐘Clk4的時(shí)鐘相位也被確定下來。
[0076]如果上述步驟21、步驟22和步驟23中的任何一個(gè)步驟失敗，也就是不存在能確保上述邏輯功能正常的正確相位，那么返回步驟1，更換第一時(shí)鐘域的工作時(shí)鐘Clkl的相位，重新執(zhí)行上述步驟21、步驟22和步驟23，直至四個(gè)時(shí)鐘域的工作時(shí)鐘的相位都能夠使得擴(kuò)展設(shè)備10的邏輯功能正常。
[0077]需要說明的是，雖然上述實(shí)施例是以四個(gè)時(shí)鐘域?yàn)槔M(jìn)行說明，并且四個(gè)時(shí)鐘域可以選擇的工作時(shí)鐘的相位分別是0°、90°、180°以及270°，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，時(shí)鐘域的數(shù)量與時(shí)鐘相位調(diào)節(jié)部件產(chǎn)生的時(shí)鐘信號(hào)的數(shù)量是沒有必然聯(lián)系的。根據(jù)實(shí)際設(shè)計(jì)的需要，時(shí)鐘域的數(shù)量可以是其他適當(dāng)?shù)臄?shù)字，時(shí)鐘相位調(diào)節(jié)部件產(chǎn)生的時(shí)鐘信號(hào)的數(shù)量也可以是其他適當(dāng)?shù)臄?shù)字，而且各個(gè)時(shí)鐘信號(hào)的相位也可以是其他適當(dāng)?shù)南辔?，不限于上述具體例子。
[0078]以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，只是依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單的修改、等同的變換，均仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種基于存儲(chǔ)器接口的擴(kuò)展設(shè)備，其特征在于，包括: 時(shí)鐘相位調(diào)節(jié)部件，用于產(chǎn)生具有相同頻率及不同相位的多個(gè)時(shí)鐘信號(hào)； 時(shí)鐘開關(guān)矩陣，對(duì)所述多個(gè)時(shí)鐘信號(hào)進(jìn)行選擇輸出； 存儲(chǔ)器接口模塊，包括多個(gè)接口部件，各接口部件分別工作在第一時(shí)鐘域和/或不同于第一時(shí)鐘域的其他時(shí)鐘域； 功能單元，在第一時(shí)鐘域內(nèi)對(duì)所述時(shí)鐘開關(guān)矩陣進(jìn)行控制并與所述存儲(chǔ)器接口模塊進(jìn)行數(shù)據(jù)交互； 其中，所述時(shí)鐘開關(guān)矩陣在外部的時(shí)鐘撥碼開關(guān)信號(hào)控制下，將所述多個(gè)時(shí)鐘信號(hào)其中之一選擇為所述第一時(shí)鐘域的工作時(shí)鐘；所述時(shí)鐘開關(guān)矩陣在所述功能單元產(chǎn)生的時(shí)鐘控制開關(guān)信號(hào)控制下，將所述多個(gè)時(shí)鐘信號(hào)中的一個(gè)或多個(gè)分別選擇為所述其他時(shí)鐘域的工作時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的擴(kuò)展設(shè)備，其特征在于，所述的存儲(chǔ)器接口模塊包括: I/O復(fù)用器； 存儲(chǔ)器從控制器，在所述第一時(shí)鐘域內(nèi)與所述功能單元進(jìn)行數(shù)據(jù)交互，在第二時(shí)鐘域內(nèi)與外部的主控部件進(jìn)行數(shù)據(jù)交互，在第三時(shí)鐘域內(nèi)經(jīng)由所述I/O復(fù)用器與外部的存儲(chǔ)器進(jìn)行數(shù)據(jù)交互； 存儲(chǔ)器主控制器，在所述第一時(shí)鐘域內(nèi)與所述功能單元進(jìn)行數(shù)據(jù)交互，在所述第三時(shí)鐘域內(nèi)經(jīng)由所述I/o復(fù)用器與外部的存儲(chǔ)器進(jìn)行數(shù)據(jù)交互； 總線仲裁申請(qǐng)單元，在第 四時(shí)鐘域內(nèi)執(zhí)行預(yù)設(shè)的測(cè)試功能。
3.根據(jù)權(quán)利要求2所述的擴(kuò)展設(shè)備，其特征在于，所述功能單元包括相位配置寄存器，用于控制所述總線仲裁申請(qǐng)單元進(jìn)入測(cè)試使能狀態(tài)并執(zhí)行所述預(yù)設(shè)的測(cè)試功能。
4.根據(jù)權(quán)利要求2所述的擴(kuò)展設(shè)備，其特征在于，所述功能單元包括多個(gè)測(cè)試寄存器，所述存儲(chǔ)器從控制器在第二時(shí)鐘域內(nèi)從所述主控部件接收數(shù)據(jù)，并在第一時(shí)鐘域內(nèi)將該數(shù)據(jù)傳輸至所述測(cè)試寄存器。
5.根據(jù)權(quán)利要求4所述的擴(kuò)展設(shè)備，其特征在于，所述功能單元包括兩個(gè)測(cè)試寄存器，并且所述兩個(gè)測(cè)試寄存器滿足按位取反的邏輯關(guān)系。
6.根據(jù)權(quán)利要求2所述的擴(kuò)展設(shè)備，其特征在于，所述預(yù)設(shè)的測(cè)試功能包括:所述總線仲裁申請(qǐng)單元發(fā)送預(yù)設(shè)的測(cè)試數(shù)據(jù)序列至所述主控部件，并接收所述主控部件反饋的測(cè)試結(jié)果信號(hào)。
7.根據(jù)權(quán)利要求2所述的擴(kuò)展設(shè)備，其特征在于，所述存儲(chǔ)器為SDRAM存儲(chǔ)器。
8.根據(jù)權(quán)利要求1至7所述的擴(kuò)展設(shè)備，其特征在于，所述時(shí)鐘相位調(diào)節(jié)部件產(chǎn)生4個(gè)相同頻率的時(shí)鐘信號(hào)，所述4個(gè)時(shí)鐘信號(hào)的相位分別是0°、90°、180°以及270°。
9.根據(jù)權(quán)利要求1至7所述的擴(kuò)展設(shè)備，其特征在于，所述時(shí)鐘相位調(diào)節(jié)部件為鎖相環(huán)或者數(shù)字時(shí)鐘管理器。
10.權(quán)利要求1至9中任一項(xiàng)所述的擴(kuò)展設(shè)備的時(shí)鐘調(diào)試方法，其特征在于，包括: 步驟1，通過所述時(shí)鐘撥碼開關(guān)信號(hào)設(shè)定第一時(shí)鐘域的工作時(shí)鐘的相位； 步驟2，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇其他時(shí)鐘域的工作時(shí)鐘的相位，以使所述存儲(chǔ)器接口模塊中的各接口部件都正常工作； 步驟3，如果所述步驟2失敗，則返回所述步驟1，更換所述第一時(shí)鐘域的工作時(shí)鐘的相位，并重新執(zhí)行所述步驟2。
11.根據(jù)權(quán)利要求10所述的時(shí)鐘調(diào)試方法，其特征在于，所述擴(kuò)展設(shè)備為權(quán)利要求2至9中任一項(xiàng)所述的擴(kuò)展設(shè)備，所述步驟2包括: 步驟21，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第二時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述功能單元正常進(jìn)行數(shù)據(jù)交互； 步驟22，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第三時(shí)鐘域的工作時(shí)鐘的相位，以使所述主控部件能經(jīng)由所述存儲(chǔ)器從控制器與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互，并且所述存儲(chǔ)器主控制器能與所述存儲(chǔ)器正常進(jìn)行數(shù)據(jù)交互； 步驟23，通過所述功能單元輸出的時(shí)鐘控制開關(guān)信號(hào)選擇所述第四時(shí)鐘域的工作時(shí)鐘的相位，以使所述總線仲裁申請(qǐng)單元能正常執(zhí)行所述預(yù)設(shè)的測(cè)試功能且測(cè)試結(jié)果正確；其中，所述步驟21、步驟22`和步驟23都成功則所述步驟2成功，否則所述步驟2失敗。
【文檔編號(hào)】G06F15/76GK103678249SQ201310750608
【公開日】2014年3月26日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】張華 , 王相如 申請(qǐng)人:蘇州君嬴電子科技有限公司