1553b總線rt節(jié)點(diǎn)與can總線的轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明提出的一種1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，旨在提出一種靈活，可靠，能使1553B總線與CAN總線的連接更為快捷的轉(zhuǎn)換器。本發(fā)明通過下述技術(shù)方案予以實(shí)現(xiàn)：DSP芯片通過地址、數(shù)據(jù)和控制信號(hào)線訪問FPGA的1553B遠(yuǎn)程終端RT的IP核與CAN協(xié)議芯片，接收FPGA的1553B遠(yuǎn)程終端RT的IP核和CAN協(xié)議芯片產(chǎn)生的中斷信號(hào)，調(diào)度控制軟件運(yùn)行平臺(tái)讀取、配置1553B總線RT節(jié)點(diǎn)參數(shù)、CAN總線節(jié)點(diǎn)參數(shù)，在數(shù)據(jù)應(yīng)用層上完成1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換；FPGA芯片采用1553B的遠(yuǎn)程終端RT的IP核模式作為1553B總線協(xié)議控制器，結(jié)合1553B接口驅(qū)動(dòng)變壓器電路接入1553B總線網(wǎng)絡(luò),鏈接1553B總線的物理層；CAN協(xié)議芯片結(jié)合CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)。
【專利說明】1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種信息處理【技術(shù)領(lǐng)域】中關(guān)于1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器。
【背景技術(shù)】
[0002]在控制系統(tǒng)中，常同時(shí)采用都有較高可靠性的1553B總線和CAN總線進(jìn)行設(shè)備互連，雖然采用指令/響應(yīng)方式異步操作和雙冗余設(shè)計(jì)的1553B總線，具有更高可靠性，但相比CAN總線成本更高。CAN總線屬于一種工業(yè)總線，具有更高的性價(jià)比。很多工業(yè)設(shè)備都設(shè)有CAN總線接口，由于控制方式以及信息傳遞方式轉(zhuǎn)換的需要，在某些測(cè)控系統(tǒng)中，經(jīng)常存在1553B總線與CAN總線之間的總線轉(zhuǎn)換。由于CAN總線在其汽車電子系統(tǒng)中的卓越表現(xiàn)，受到了越來越多的用戶的關(guān)注和認(rèn)可。
[0003]這兩種總線都是傳輸速率高、可靠性高、實(shí)時(shí)性能好的總線，但是它們都存在一定的不足。1553B總線的任一次數(shù)據(jù)傳輸都是由主節(jié)點(diǎn)發(fā)出命令開始，從節(jié)點(diǎn)接到命令后解析并執(zhí)行，同時(shí)把相應(yīng)狀態(tài)反饋給主節(jié)點(diǎn)，這使得網(wǎng)絡(luò)上的數(shù)據(jù)傳輸率大大降低，并使主節(jié)點(diǎn)控制器非常繁忙，而且在下端出現(xiàn)異常時(shí)，數(shù)據(jù)不能立即上傳，必須等待主節(jié)點(diǎn)的傳輸命令，靈活性較差。而CAN總線為多主競(jìng)發(fā)總線，能較好解決這個(gè)問題。但CAN總線也存在很多不足，例如它無法和1553B總線一樣給出一個(gè)比較確定的響應(yīng)時(shí)間，而且沒有雙冗余或多冗余結(jié)構(gòu)設(shè)計(jì)，這使得CAN總線的可靠性和實(shí)時(shí)性不如1553B。但1553B總線硬件成本非常高，相同條件下是CAN總線的幾百倍，對(duì)于測(cè)試系統(tǒng)來說是很難承受的，因此在測(cè)控系統(tǒng)中對(duì)于控制多采用1553B總線，對(duì)于測(cè)試采用CAN總線，而這兩者之間的信息交互就成了整個(gè)系統(tǒng)的關(guān)鍵，從而促使了現(xiàn)有技術(shù)1553B與CAN總線轉(zhuǎn)換卡的誕生。現(xiàn)有技術(shù)1553B與CAN總線轉(zhuǎn)換卡采用ARM9處理器作為中間轉(zhuǎn)換平臺(tái)，RTLinux操作系統(tǒng)作為調(diào)度，通過上層應(yīng)用程序?qū)崿F(xiàn)1553B總線與CAN總線之間的信息轉(zhuǎn)換，通過轉(zhuǎn)換卡擴(kuò)展LCD接口和串口，實(shí)現(xiàn)轉(zhuǎn)換數(shù)據(jù)的實(shí)時(shí)監(jiān)控。但如何在FPGA中設(shè)計(jì)一個(gè)可靠性較高的異步FIFO實(shí)現(xiàn)高速4Mb/s的1553B總線和IMb/s的CAN總線互連轉(zhuǎn)換，降低亞穩(wěn)態(tài)發(fā)生概率，目前還沒有完全解決。1553B總線的幀結(jié)構(gòu)有2種，其實(shí)命令字和狀態(tài)字共用一種幀結(jié)構(gòu)，而這兩種幀僅僅是同步頭不同。1553B的幀中，開始3位為同步位，數(shù)據(jù)字是上跳沿，而命令字和狀態(tài)字為下降沿，4?19位為數(shù)據(jù)位,數(shù)據(jù)字中為傳輸?shù)臄?shù)據(jù),而命令字和狀態(tài)字中為命令或狀態(tài)位,最后一位為奇偶校驗(yàn)位。而在CAN總線中，只有一種幀結(jié)構(gòu)，僅僅是，是否采用擴(kuò)展幀而已，其中幀起始由單個(gè)顯位組成，仲裁場(chǎng)由標(biāo)識(shí)符和RTR位組成，一共12位，控制場(chǎng)由2個(gè)保留位和4個(gè)DLC位組成，數(shù)據(jù)場(chǎng)由O到8個(gè)字組成，每個(gè)字8位，CRC場(chǎng)由15位的CRC序列和I位標(biāo)識(shí)位組成，ACK場(chǎng)由I位ACK間隙和一位ACK界定符組成，最后的幀結(jié)束由連續(xù)的7個(gè)隱性位組成?？梢?，1553B和CAN總線不但巾貞結(jié)構(gòu)不同，命令體系不一樣，而且不同的1553B與CAN總線之間的轉(zhuǎn)換方法也是不一樣的，因此1553B與CAN總線之間的轉(zhuǎn)換不僅僅是幀結(jié)構(gòu)的轉(zhuǎn)換，還涉及到兩個(gè)系統(tǒng)之間命令的解析，因此兩種總線的轉(zhuǎn)換方式更加靈活的實(shí)現(xiàn)需要一定的技術(shù)支持。
【發(fā)明內(nèi)容】

[0004]本發(fā)明針對(duì)上述現(xiàn)有技術(shù)存在的不足之處，提出一種更加靈活，可靠性較高，能使1553B總線與CAN總線的連接更為快捷的1553B總線與CAN總線的遠(yuǎn)程終端RT節(jié)點(diǎn)轉(zhuǎn)換器。
[0005]本發(fā)明的上述目的可以通過以下措施來達(dá)到，一種1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，包括數(shù)字信號(hào)處理DSP芯片、數(shù)據(jù)存儲(chǔ)芯片F(xiàn)lash、現(xiàn)場(chǎng)可編程門陣列FPGA芯片和CAN協(xié)議芯片，其特征在于:DSP芯片通過RS422總線接口直接訪問Flash數(shù)據(jù)存儲(chǔ)芯片，通過地址、數(shù)據(jù)和控制信號(hào)線訪問FPGA的1553B遠(yuǎn)程終端RT的IP核與CAN協(xié)議芯片，接收FPGA的1553B遠(yuǎn)程終端RT的IP核和CAN協(xié)議芯片產(chǎn)生的中斷信號(hào)；DSP芯片調(diào)度控制軟件運(yùn)行平臺(tái)讀取、配置1553B總線RT節(jié)點(diǎn)參數(shù)、CAN總線節(jié)點(diǎn)參數(shù)，在數(shù)據(jù)應(yīng)用層上完成1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換，以及數(shù)據(jù)存儲(chǔ)芯片F(xiàn)lash兩種總線的配置參數(shù)及轉(zhuǎn)換格式數(shù)據(jù)存儲(chǔ)；FPGA芯片采用1553B的遠(yuǎn)程終端RT的IP核模式作為1553B總線協(xié)議控制器，通過1553B接口驅(qū)動(dòng)變壓器電路接入1553B總線網(wǎng)絡(luò)，鏈接1553B總線的物理層；CAN協(xié)議芯片作為CAN總線協(xié)議控制器，通過CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)。
[0006]本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果。
[0007]本發(fā)明把帶有CAN總線接口的設(shè)備以遠(yuǎn)程終端(Remote Terminal,RT)節(jié)點(diǎn)的方式接入1553B總線系統(tǒng)，用1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器來完成1553B總線與CAN總線的連接更為快捷。本發(fā)明采用DSP芯片作為總線數(shù)據(jù)轉(zhuǎn)換和調(diào)度控制軟件運(yùn)行平臺(tái)，在數(shù)據(jù)應(yīng)用層上完成1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換。FPGA的1553B遠(yuǎn)程終端RT模塊IP核，完成1553B的起始位、校驗(yàn)位產(chǎn)生，指令應(yīng)答等1553B協(xié)議層的封裝。通過1553B接口驅(qū)動(dòng)電路和變壓器電路，鏈接到1553B總線的物理層。CAN協(xié)議芯片作為CAN總線協(xié)議控制器，完成報(bào)文頭、校驗(yàn)位、應(yīng)答位等CAN協(xié)議層的封裝。通過CAN隔離驅(qū)動(dòng)電路，鏈接到CAN總線的物理層。
[0008]用戶通過RS422把1553B總線參數(shù)(如RT地址、子地址等)、CAN總線參數(shù)(如波特率、幀格式等)和數(shù)據(jù)轉(zhuǎn)換方式參數(shù)等發(fā)送到本發(fā)明并保存到Flash數(shù)據(jù)存儲(chǔ)芯片中。啟動(dòng)本發(fā)明，則由DSP軟件運(yùn)行讀取參數(shù)、配置1553B總線RT節(jié)點(diǎn)參數(shù)和CAN總線節(jié)點(diǎn)參數(shù)，并在數(shù)據(jù)應(yīng)用上進(jìn)行總線之間的轉(zhuǎn)換，通過DSP控制的指示燈和RS422接口展示和信息傳輸，實(shí)現(xiàn)了轉(zhuǎn)換數(shù)據(jù)的實(shí)時(shí)監(jiān)控?？傊谋景l(fā)明的參數(shù)配置文件，即可完成多種1553B總線RT節(jié)點(diǎn)到CAN總線設(shè)備的轉(zhuǎn)換，無需對(duì)原通信軟件做變動(dòng)。
【專利附圖】

【附圖說明】
[0009]下圖結(jié)合附圖和實(shí)施例進(jìn)一步說明本發(fā)明，但并不因此將本發(fā)明限制在所屬的實(shí)施例范圍之中。
[0010]圖1是本發(fā)明1553B總線的遠(yuǎn)程終端RT節(jié)點(diǎn)與CAN總線轉(zhuǎn)換器的組成原理示意圖。
[0011]圖2是本發(fā)明1553B總線的遠(yuǎn)程終端RT節(jié)點(diǎn)與CAN總線轉(zhuǎn)換器DSP軟件流程圖。【具體實(shí)施方式】[0012]參閱圖1。1553B總線的遠(yuǎn)程終端RT節(jié)點(diǎn)與CAN總線轉(zhuǎn)換器，包括DSP芯片、Flash數(shù)據(jù)存儲(chǔ)芯片、FPGA芯片和CAN協(xié)議芯片。DSP作為總線數(shù)據(jù)轉(zhuǎn)換和調(diào)度控制軟件運(yùn)行平臺(tái)，在數(shù)據(jù)應(yīng)用層上完成1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換。DSP芯片外接多個(gè)指示燈和RS422接口，可[al]直接訪問Flash數(shù)據(jù)存儲(chǔ)芯片，通過內(nèi)部地址、數(shù)據(jù)和控制信號(hào)線可訪問FPGA的1553B遠(yuǎn)程終端RT的IP核與CAN協(xié)議芯片，同時(shí)可接收FPGA的1553B遠(yuǎn)程終端RT的IP核和CAN協(xié)議芯片產(chǎn)生的中斷信號(hào)。1553B遠(yuǎn)程終端RT模塊IP核將接收到1553B總線數(shù)據(jù)后產(chǎn)生中斷到DSP芯片，完成1553B的起始位、校驗(yàn)位產(chǎn)生，指令應(yīng)答等1553B協(xié)議層的封裝，同時(shí)通過1553B接口驅(qū)動(dòng)電路變壓器電路鏈接1553B總線的物理層，接入1553B總線網(wǎng)絡(luò)；CAN總線設(shè)備通過CAN隔離轉(zhuǎn)換電路鏈接CAN總線的物理層，CAN協(xié)議芯片作為CAN總線協(xié)議控制器，完成報(bào)文頭、校驗(yàn)位、應(yīng)答位等CAN協(xié)議層的封裝，并在在接收到相應(yīng)的數(shù)據(jù)后產(chǎn)生中斷到DSP，DSP接收到中斷后讀取數(shù)據(jù)，根據(jù)幀ID識(shí)別碼判斷結(jié)果進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，用幀ID識(shí)別碼中包含的RT地址及子地址和數(shù)據(jù)，寫入對(duì)應(yīng)FPGA的1553B遠(yuǎn)程終端RT模塊IP核。
[0013]FPGA芯片采用1553B的遠(yuǎn)程終端RT的IP核模式作為1553B總線協(xié)議控制器，通過1553B接口驅(qū)動(dòng)電路和變壓器電路接入1553B總線網(wǎng)絡(luò)，鏈接1553B總線的物理層；CAN協(xié)議芯片作為CAN總線協(xié)議控制器，通過CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)。FPGA的1553B遠(yuǎn)程終端RT模塊IP核結(jié)合1553B接口驅(qū)動(dòng)電路和變壓器電路，完成1553B總線的1553B協(xié)議層封裝和物理層鏈接。CAN協(xié)議芯片結(jié)合CAN隔離驅(qū)動(dòng)電路，完成CAN總線協(xié)議層的封裝和物理層鏈接。CAN協(xié)議芯片在接收到CAN總線數(shù)據(jù)后產(chǎn)生中斷到DSP芯片。
[0014]FPGA芯片采用RT模塊IP核作為1553B總線協(xié)議控制器，通過1553B接口驅(qū)動(dòng)電路和變壓器電路接入1553B總線網(wǎng)絡(luò)，可把DSP要發(fā)送的數(shù)據(jù)通過1553B協(xié)議層封裝后發(fā)送到1553B總線，也可以接收1553B總線的數(shù)據(jù)解析封裝提取出有效數(shù)據(jù)，通過產(chǎn)生中斷通知DSP進(jìn)行讀取。
[0015]CAN協(xié)議芯片作為CAN總線協(xié)議控制器，通過CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)，可把DSP要發(fā)送的數(shù)據(jù)通過CAN協(xié)議層封裝后發(fā)送到CAN總線，也可以接收CAN總線的數(shù)據(jù)解析封裝提取出有效數(shù)據(jù)，通過產(chǎn)生中斷通知DSP進(jìn)行讀取。
[0016]DSP將1553B總線與CAN總線之間數(shù)據(jù)轉(zhuǎn)換內(nèi)容如下表所示:
【權(quán)利要求】
1.一種1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，包括數(shù)字信號(hào)處理DSP芯片、數(shù)據(jù)存儲(chǔ)芯片F(xiàn)lash、現(xiàn)場(chǎng)可編程門陣列FPGA芯片和CAN協(xié)議芯片，其特征在于:DSP芯片通過RS422總線接口直接訪問Flash數(shù)據(jù)存儲(chǔ)芯片，通過地址、數(shù)據(jù)和控制信號(hào)線訪問FPGA的1553B遠(yuǎn)程終端RT的IP核與CAN協(xié)議芯片，接收FPGA的1553B遠(yuǎn)程終端RT的IP核和CAN協(xié)議芯片產(chǎn)生的中斷信號(hào)；DSP芯片調(diào)度控制軟件運(yùn)行平臺(tái)讀取、配置1553B總線RT節(jié)點(diǎn)參數(shù)、CAN總線節(jié)點(diǎn)參數(shù)，在數(shù)據(jù)應(yīng)用層上完成1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換，以及數(shù)據(jù)存儲(chǔ)芯片F(xiàn)lash兩種總線的配置參數(shù)及轉(zhuǎn)換格式數(shù)據(jù)存儲(chǔ)；FPGA芯片采用1553B的遠(yuǎn)程終端RT的IP核模式作為1553B總線協(xié)議控制器，結(jié)合1553B接口驅(qū)動(dòng)變壓器電路接入1553B總線網(wǎng)絡(luò)，鏈接1553B總線的物理層；CAN協(xié)議芯片作為CAN總線協(xié)議控制器，結(jié)合CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)。
2.如權(quán)利要求1所述的1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，其特征在于:1553B遠(yuǎn)程終端RT模塊IP核將接收到1553B總線數(shù)據(jù)后產(chǎn)生中斷到DSP芯片，完成1553B的起始位、校驗(yàn)位產(chǎn)生，指令應(yīng)答1553B協(xié)議層的封裝，同時(shí)通過1553B接口驅(qū)動(dòng)變壓器電路鏈接1553B總線的物理層，接入1553B總線網(wǎng)絡(luò)。
3.如權(quán)利要求1所述的1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，其特征在于:CAN總線設(shè)備通過CAN隔離轉(zhuǎn)換電路鏈接CAN總線的物理層，CAN協(xié)議芯片作為CAN總線協(xié)議控制器，完成報(bào)文頭、校驗(yàn)位、應(yīng)答位CAN協(xié)議層的封裝，并在在接收到相應(yīng)的數(shù)據(jù)后廣生中斷到DSP，DSP接收到中斷后讀取數(shù)據(jù)，根據(jù)幀ID識(shí)別碼判斷結(jié)果進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，用幀ID識(shí)別碼中包含的RT地址及子地址結(jié)合完整數(shù)據(jù)，寫入對(duì)應(yīng)FPGA的1553B遠(yuǎn)程終端RT模塊IP核。
4.如權(quán)利要求1所述的1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，其特征在于:DSP針對(duì)接收到中斷讀取的數(shù)據(jù)，根據(jù)總線轉(zhuǎn)換內(nèi)容所定生成相應(yīng)CAN總線的幀ID識(shí)別碼和數(shù)據(jù)格式，如果數(shù)據(jù)大于4個(gè)字，則在幀ID識(shí)別碼中生成相應(yīng)的分包序號(hào)和分包總數(shù)，且需要把數(shù)據(jù)進(jìn)行多次分包發(fā)送到CAN總線，直到數(shù)據(jù)發(fā)送完畢，最后把相關(guān)轉(zhuǎn)換信息通過指示燈和RS422傳輸?shù)綄?shí)時(shí)監(jiān)控界面。
5.如權(quán)利要求1所述的1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，其特征在于:FPGA芯片采用RT模塊IP核作為1553B總線協(xié)議控制器，通過1553B接口驅(qū)動(dòng)電路和變壓器電路接入1553B總線網(wǎng)絡(luò)，把DSP要發(fā)送的數(shù)據(jù)通過1553B協(xié)議層封裝后發(fā)送到1553B總線，或接收1553B總線的數(shù)據(jù)解析封裝提取出有效數(shù)據(jù)，通過產(chǎn)生中斷通知DSP進(jìn)行讀取。
6.如權(quán)利要求1所述的1553B總線RT節(jié)點(diǎn)與CAN總線的轉(zhuǎn)換器，其特征在于:CAN協(xié)議芯片作為CAN總線協(xié)議控制器，通過CAN隔離驅(qū)動(dòng)電路接入CAN總線網(wǎng)絡(luò)，把DSP要發(fā)送的數(shù)據(jù)通過CAN協(xié)議層封裝后發(fā)送到CAN總線，或接收CAN總線的數(shù)據(jù)解析封裝提取出有效數(shù)據(jù)，通過產(chǎn)生中斷通知DSP進(jìn)行讀取。
【文檔編號(hào)】G06F13/40GK104008082SQ201310750105
【公開日】2014年8月27日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】梅員, 鄧洪峰, 衛(wèi)攸寧, 郝紅宇, 趙海波, 毛微, 楊鵬, 李琴琴, 吳學(xué)文 申請(qǐng)人:西南技術(shù)物理研究所