基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法
【專利摘要】本發(fā)明公開了一種基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法，其實施步驟如下：基于低通濾波特性將時鐘網格根據每個驅動器的影響范圍分隔為多個驅動窗口，遍歷驅動窗口，針對每一次進行遍歷的當前驅動窗口，估算當前驅動窗口內的負載電容大小，根據當前工藝下典型的輸入信號跳變時間及負載電容大小，遍歷進行雙線性插值查表計算所有備選驅動器的器件延時及輸出信號跳變時間；依次選出不大于用戶指定的最大跳變時間、器件延時在用戶指定范圍內、面積最小的單元作為當前驅動窗口的驅動器，完成時鐘網格驅動優(yōu)化。本發(fā)明能夠在保證網格得到合理驅動的情況下不造成驅動過剩、節(jié)省芯片面積占用、可擴展性強，能夠方便地與其它網格優(yōu)化策略結合。
【專利說明】基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法
【技術領域】
[0001]本發(fā)明涉及微電子技術的集成電路(Integrated Circuit,以下簡稱IC)設計自動化領域，具體涉及一種基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法。
【背景技術】
[0002]在半定制集成電路的物理設計中，器件基本是從工藝廠商提供的單元庫里選擇的，因此單元的時序和物理指標需要特別考慮以滿足各種設計要求。器件的時序主要指器件延時和輸出信號跳變時間，器件的物理指標主要關心單元面積大小。
[0003]器件延時表示信號通過一個邏輯門時所經歷的時間，一般定義輸入信號電壓變化的50%到輸出信號電壓變化50%所需要的時間為門延時的大小(tpm，tpHL)0如圖1所示的器件中，tpLH, tpHL即為該器件的器件延時。信號斜率反映了單個信號翻轉速度的快慢，可以通過信號的上升時間k、下降時間tf來表示。如圖2所示，上升時間仁通?？梢远x為電壓值的10%上升到90%所需的時間，相應的下降時間tf是指從電壓值的90%下降到10%所需的時間。
[0004]半定制IC設計中的器件延時及其輸出信號跳變時間都是通過查找工藝廠商提供的時序庫文件獲得的。而時序庫中的數據是根據物理數據庫中實際版圖的RC參數，結合晶體管級的理論參數模型，經過集成電路仿真程序(SPICE)仿真，并考慮到不同輸入信號的跳變時間和輸出端的負載變量而建立的數據表。只要給定輸入信號的跳變時間(τΗη)和輸出端的負載電容(ClMd)，就能夠通過查表得到單元延時(Ddelay)及其輸出信號跳變時間(TMUt)。實際時序庫中的數據通常只是7x7或8x8的表，因而也就只有49或64組直接可用的值，當輸入跳變時間或負載電容值不在表中時，可以通過雙線性插值得到單元延時及輸出跳變時間。如圖3所示(為了簡化說明，圖3只畫出了 5x5的表格)，單元器件的輸入信號跳變時間(Trin)和輸出端負載電容(Cltjad)分別是0.03和0.04，其在5x5表格中分別處于ΤΗη和Cltjad的區(qū)間0.0214?0.0432和0.023?0.054內，因此通過插值算法得到單元的延遲Ddelay和輸出信號跳變時間TMUt分別是0.03688和0.03038。
[0005]評判所用驅動單元的合適與否，主要看這三個指標——驅動單元的器件延時(Ddelay)、信號的輸出跳變時間(TMUt)以及單元的面積(D_)，前兩者間接地表示了該驅動單元的驅動能力是否能夠滿足具體需要，而面積則代表了它在該驅動能力下必須付出的尺寸代價。在如今的大規(guī)模芯片設計中，常常出現由于驅動單元擁塞造成布線擁塞、時序難以收斂、局部電壓降過大、局部功耗密度過高等一系列負面影響，除了布局不佳之外，驅動單元的單元類型的選擇欠妥也是重要的原因。由此可知，在實際設計中，并不是選用驅動能力越強的驅動單元越好，往往也要考慮到驅動單元的單元面積占用。由于時鐘網絡一般需要使用大量的驅動單元，對于驅動單元的類型選擇就顯得尤為重要。因此，如何實現集成電路時鐘網格驅動優(yōu)化方法，已經成為集成電路發(fā)展過程中亟待解決的關鍵技術問題。

【發(fā)明內容】
[0006]本發(fā)明要解決的技術問題是提供一種能夠在保證網格得到合理驅動的情況下不造成驅動過剩、節(jié)省芯片面積占用、可擴展性強、可與其它網格優(yōu)化策略結合的基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法。
[0007]為了解決上述技術問題，本發(fā)明采用的技術方案為:
[0008]一種基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法，其實施步驟如下:
[0009]1)基于低通濾波特性將集成電路的時鐘網格根據每個驅動器的影響范圍分隔為多個驅動窗口，取出一個驅動窗口作為當前驅動窗口，跳轉執(zhí)行下一步；
[0010]2)根據式(1)估算當前驅動窗口的負載電容大小；
[0011]
【權利要求】
1.一種基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法，其特征在于實施步驟如下: 1)基于低通濾波特性將集成電路的時鐘網格根據每個驅動器的影響范圍分隔為多個驅動窗口，取出一個驅動窗口作為當前驅動窗口，跳轉執(zhí)行下一步； 2)根據式(I)估算當前驅動窗口的負載電容大小；
Qvin Ctrunk—win+Cstubs—win+Csinks—win( I ) 式(I)中，Cwin指當前驅動窗口的負載電容大小，c_k win指所述時鐘網格的時鐘主干網格在當前驅動窗口中的負載電容，Cstubswin指當前驅動窗口中時鐘子網格的負載電容；Csinkswin指當前驅動窗口中所有負載單元的引腳電容； 3)根據當前工藝下的典型輸入信號跳變時間和當前驅動窗口的負載電容大小，遍歷雙線性插值查表計算所有備選驅動器的器件延時及輸出信號跳變時間； 4)從備選驅動器中選出輸出信號跳變時間不大于用戶指定的最大跳變時間、器件延時在預設延時閾值內、面積最小的驅動器作為當前驅動窗口的驅動器； 5)檢查是否所有驅動窗口已經遍歷完畢，如果尚未遍歷完畢，則取出一個尚未處理的驅動窗口作為當前驅動窗口并跳轉執(zhí)行步驟2);否則，判定驅動優(yōu)化結束并退出。
2.根據權利要求1所述的基于驅動窗口的集成電路時鐘網格驅動優(yōu)化方法，其特征在于，所述步驟I)中將集成電路的時鐘網格分隔得到的驅動窗口為矩形窗口，所述時鐘網格的每一個主干交叉點位于矩形窗口的中心。
【文檔編號】G06F17/50GK103617322SQ201310616466
【公開日】2014年3月5日 申請日期:2013年11月27日 優(yōu)先權日:2013年11月27日
【發(fā)明者】樂大珩, 楊正強, 趙振宇, 竇強, 何小威, 馬馳遠, 馮超超, 余金山, 馬卓 申請人:中國人民解放軍國防科學技術大學