一種鎖步的處理器總線監(jiān)控方法與計(jì)算的制造方法
【專利摘要】本發(fā)明涉及一種鎖步的處理器總線監(jiān)控方法與計(jì)算機(jī)，用于實(shí)現(xiàn)計(jì)算機(jī)的實(shí)時(shí)的高概率故障檢測(cè)和隔離。本發(fā)明采用總線鎖步監(jiān)控電路模塊，對(duì)兩個(gè)處理器總線周期操作事務(wù)（讀取，寫入，中斷與異常處理等）進(jìn)行同步“位—位”比較。其第一處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第二處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊之間互相連接，第一總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第一總線鎖步監(jiān)控模塊與PCI總線等的橋接，第二總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第二總線鎖步監(jiān)控模塊與PCI總線等的橋接。本發(fā)明故障檢測(cè)率很高、故障檢測(cè)的實(shí)時(shí)性好、實(shí)現(xiàn)簡(jiǎn)便。
【專利說(shuō)明】一種鎖步的處理器總線監(jiān)控方法與計(jì)算機(jī)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計(jì)算機(jī)技術(shù)，涉及一種鎖步的處理器總線監(jiān)控方法與計(jì)算機(jī)。
【背景技術(shù)】
[0002]計(jì)算機(jī)的高故障檢測(cè)率對(duì)于其在安全關(guān)鍵領(lǐng)域的應(yīng)用具有非常重要的意義。傳統(tǒng)的計(jì)算機(jī)的故障檢測(cè)主要采用看門狗、閉環(huán)檢測(cè)等方法實(shí)現(xiàn)，故障檢測(cè)率很難到達(dá)到98%以上，計(jì)算結(jié)果比較監(jiān)控可實(shí)現(xiàn)很高的故障檢測(cè)率，但故障檢測(cè)的實(shí)時(shí)性不高。鎖步(Lock-Step)計(jì)算機(jī)是另一種實(shí)現(xiàn)高完整性計(jì)算的方法，Lock-Step既能以很高的概率檢測(cè)故障又能實(shí)時(shí)地檢測(cè)故障。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是:為解決【背景技術(shù)】中的問(wèn)題，提供一種鎖步的處理器總線監(jiān)控方法與計(jì)算機(jī)，能實(shí)現(xiàn)計(jì)算機(jī)的實(shí)時(shí)的高概率故障檢測(cè)和隔離，保證計(jì)算機(jī)數(shù)據(jù)處理的高完整性。
[0004]本發(fā)明的技術(shù)解決方案是:
[0005]一種鎖步的處理器總線監(jiān)控計(jì)算機(jī)，包括處理器和總線橋轉(zhuǎn)換模塊，處理器通過(guò)總線橋轉(zhuǎn)換模塊與PCI總線連接，其特殊之處在于:所述處理器包括第一處理器和第二處理器，所述總線橋轉(zhuǎn)換模塊包括第一總線橋轉(zhuǎn)換模塊和第二總線橋轉(zhuǎn)換模塊，所述計(jì)算機(jī)還包括第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊；所述第一處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第二處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊之間互相連接，第一總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第一總線鎖步監(jiān)控模塊與PCI總線等的橋接，第二總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第二總線鎖步監(jiān)控模塊與PCI總線等的橋接，第一總線鎖步監(jiān)控模塊工作模式選擇端接高電平，第二總線鎖步監(jiān)控模塊工作模式選擇端接低電平。
[0006]上述總線鎖步監(jiān)控模塊包括比較監(jiān)控邏輯、定時(shí)器、錯(cuò)誤處理邏輯、多路開(kāi)關(guān)、第一緩存器和第二緩存器；第一處理器與第一緩存器和比較監(jiān)控邏輯連接，第一緩存器與比較監(jiān)控邏輯連接，第二處理器與第二緩存器和比較監(jiān)控邏輯連接，第二緩存器與比較監(jiān)控邏輯連接，比較監(jiān)控邏輯具有多個(gè)輸出端，分別作為處理器、定時(shí)器、多路開(kāi)關(guān)的輸入，比較監(jiān)控邏輯與錯(cuò)誤處理邏輯互相連接，第一緩存器的輸出作為多路開(kāi)關(guān)的輸入，多路開(kāi)關(guān)的輸出端與總線橋轉(zhuǎn)換模塊連接；定時(shí)器與錯(cuò)誤處理邏輯連接。
[0007]上述處理器與總線鎖步監(jiān)控模塊之間通過(guò)60X總線連接，總線鎖步監(jiān)控模塊與總線橋轉(zhuǎn)換模塊之間也通過(guò)60X總線連接，所述總線橋轉(zhuǎn)換模塊是用于實(shí)現(xiàn)60X總線接口與存儲(chǔ)器總線接口、PCI總線接口、異步串行總線接口、離散信號(hào)接口的轉(zhuǎn)換的60X總線橋轉(zhuǎn)換模塊。
[0008]一種鎖步的處理器總線監(jiān)控方法，其特殊之處在于，包括以下步驟:
[0009]I】?jī)蓚€(gè)處理器執(zhí)行相應(yīng)指令時(shí)，觸發(fā)總線周期操作事務(wù)，每個(gè)處理器給兩個(gè)總線鎖步監(jiān)控模塊均發(fā)送處理器總線請(qǐng)求信號(hào)；
[0010]2】若總線鎖步監(jiān)控模塊檢測(cè)到某個(gè)處理器總線請(qǐng)求信號(hào)，則對(duì)總線信號(hào)進(jìn)行存儲(chǔ)，并給該處理器發(fā)送等待信號(hào)，同時(shí)等待另一處理器的總線請(qǐng)求信號(hào)；
[0011]3】若總線鎖步監(jiān)控模塊檢測(cè)到另一處理器的總線請(qǐng)求信號(hào)，對(duì)該總線信號(hào)進(jìn)行存儲(chǔ)，也給另一處理器發(fā)送等待信號(hào)；若在一定時(shí)間內(nèi)檢測(cè)不到另一處理器的總線請(qǐng)求信號(hào)，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。
[0012]4】總線鎖步監(jiān)控模塊對(duì)兩個(gè)處理器發(fā)出的總線請(qǐng)求信號(hào)進(jìn)行比較；若比較結(jié)果匹配，總線鎖步監(jiān)控模塊將信號(hào)輸出，根據(jù)總線橋轉(zhuǎn)換模塊回饋信號(hào)，撤銷等待信號(hào)，返回步驟1】，若比較結(jié)果不匹配，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。
[0013]上述步驟4中故障處理具體步驟是:
[0014]總線鎖步監(jiān)控模塊向兩個(gè)處理器發(fā)送中斷信號(hào)、向外部發(fā)送錯(cuò)誤指示信號(hào)和故障隔離信號(hào)。
[0015]上述總線周期操作事務(wù)包括讀取、寫入、中斷與異常處理。
[0016]本發(fā)明具有的優(yōu)點(diǎn)效果是:采用Lock-Step模塊，能實(shí)時(shí)高概率的檢測(cè)和隔離處理器故障，故障檢測(cè)率達(dá)到98%以上，保證了計(jì)算機(jī)數(shù)據(jù)處理的高完整性；將總線信號(hào)比較檢測(cè)、故障隔離與總線橋接功能分離，系統(tǒng)實(shí)現(xiàn)簡(jiǎn)便。
【專利附圖】

【附圖說(shuō)明】
[0017]圖1是Lock-Step計(jì)算機(jī)硬件構(gòu)成圖；
[0018]圖2是Lock-Step模塊工作狀態(tài)與轉(zhuǎn)換圖；
[0019]圖3是Lock-St印模塊功能框圖。
【具體實(shí)施方式】
[0020]鎖步的處理器總線監(jiān)控計(jì)算機(jī)組成結(jié)構(gòu):
[0021]鎖步的處理器總線監(jiān)控計(jì)算機(jī)組成如附圖1所示，核心部分是2個(gè)總線鎖步監(jiān)控模塊，一個(gè)以主模式工作，另一個(gè)以從模式工作，其余部分可采用通用器件、電路實(shí)現(xiàn)；其余部分主要包括以下結(jié)構(gòu):
[0022]1、處理器
[0023]處理器包括第一處理器和第二處理器，具有60X總線接口的處理器。如:P0WERPC系列處理器。
[0024]2、60X總線橋轉(zhuǎn)換模塊
[0025]總線橋轉(zhuǎn)換模塊包括第一總線橋轉(zhuǎn)換模塊和第二總線橋轉(zhuǎn)換模塊，實(shí)現(xiàn)60X總線接口與存儲(chǔ)器總線接口、PCI總線接口、異步串行總線接口、離散信號(hào)接口的轉(zhuǎn)換。
[0026]3、ROM存儲(chǔ)器與RAM存儲(chǔ)器
[0027]ROM存儲(chǔ)器采用快速電子擦除只讀存儲(chǔ)器，用于存儲(chǔ)程序，RAM存儲(chǔ)器采用SDRAM、DDRAM,用于存儲(chǔ)應(yīng)用程序和數(shù)據(jù)。
[0028]4、時(shí)鐘模塊
[0029]提供33MHz-100MHz 時(shí)鐘信號(hào)。
[0030]5、電源轉(zhuǎn)換模塊[0031]提供總線鎖步監(jiān)控模塊、處理器、60x總線橋轉(zhuǎn)換模塊等所需電源。
[0032]設(shè)計(jì)的Lock-Step模塊實(shí)現(xiàn)對(duì)兩個(gè)處理器所有總線周期操作事務(wù)(讀取，寫入，中斷、異常處理等)的同步、實(shí)時(shí)比較與故障檢測(cè)，其結(jié)構(gòu)包括比較監(jiān)控邏輯、定時(shí)器、錯(cuò)誤處理邏輯、多路開(kāi)關(guān)、第一緩存器和第二緩存器。
[0033]以上各部分的連接關(guān)系是:
[0034]第一處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第二處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊之間互相連接，第一總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第一總線鎖步監(jiān)控模塊與PCI總線等的橋接，第二總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第二總線鎖步監(jiān)控模塊與PCI總線等的橋接，第一總線鎖步監(jiān)控模塊工作模式選擇端接高電平，第二總線鎖步監(jiān)控模塊工作模式選擇端接低電平。
[0035]總線鎖步監(jiān)控模塊包括比較監(jiān)控邏輯、定時(shí)器、錯(cuò)誤處理邏輯、多路開(kāi)關(guān)、第一緩存器和第二緩存器；第一處理器與第一緩存器和比較監(jiān)控邏輯連接，第一緩存器與比較監(jiān)控邏輯連接，第二處理器與第二緩存器和比較監(jiān)控邏輯連接，第二緩存器與比較監(jiān)控邏輯連接，比較監(jiān)控邏輯與錯(cuò)誤處理邏輯互相連接，第一緩存器的輸出作為多路開(kāi)關(guān)的輸入，多路開(kāi)關(guān)的輸出端與總線橋轉(zhuǎn)換模塊連接；比較監(jiān)控邏輯具有多個(gè)輸出端，分別作為處理器、定時(shí)器、多路開(kāi)關(guān)的輸入，定時(shí)器與錯(cuò)誤處理邏輯連接。
[0036]以上結(jié)構(gòu)中處理器與總線鎖步監(jiān)控模塊之間通過(guò)60X總線連接，總線鎖步監(jiān)控模塊與總線橋轉(zhuǎn)換模塊之間通過(guò)60X總線連接，所述總線橋轉(zhuǎn)換模塊為60X總線橋轉(zhuǎn)換模塊；也可以采用其他類型的總線進(jìn)行連接，相應(yīng)的總線橋轉(zhuǎn)換模塊也要適應(yīng)性的更換。
[0037]總線橋轉(zhuǎn)換模塊與總線鎖步監(jiān)控模塊可以做在一個(gè)芯片中，也可以做成兩個(gè)單獨(dú)的芯片。
[0038]一種鎖步的處理器總線監(jiān)控方法，包括以下步驟:
[0039]I】?jī)蓚€(gè)處理器執(zhí)行相應(yīng)指令時(shí)，觸發(fā)總線周期操作事務(wù)，每個(gè)處理器給兩個(gè)總線鎖步監(jiān)控模塊均發(fā)送處理器總線請(qǐng)求信號(hào)；
[0040]2】若總線鎖步監(jiān)控模塊檢測(cè)到某個(gè)處理器總線請(qǐng)求信號(hào)，則對(duì)總線信號(hào)進(jìn)行存儲(chǔ)，并給該處理器發(fā)送等待信號(hào)，同時(shí)等待另一處理器的總線請(qǐng)求信號(hào)；
[0041]3】若總線鎖步監(jiān)控模塊檢測(cè)到另一處理器的總線請(qǐng)求信號(hào)，對(duì)該總線信號(hào)進(jìn)行存儲(chǔ)，也給另一處理器發(fā)送等待信號(hào)；若在一定時(shí)間內(nèi)檢測(cè)不到另一處理器的總線請(qǐng)求信號(hào)，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。
[0042]4】總線鎖步監(jiān)控模塊對(duì)兩個(gè)處理器發(fā)出的總線請(qǐng)求信號(hào)進(jìn)行比較；若比較結(jié)果匹配，總線鎖步監(jiān)控模塊將信號(hào)輸出，根據(jù)總線橋轉(zhuǎn)換模塊回饋信號(hào)，撤銷等待信號(hào)，返回步驟1】，若比較結(jié)果不匹配，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。
[0043]故障處理具體步驟是:總線鎖步監(jiān)控模塊向兩個(gè)處理器發(fā)送中斷信號(hào)、向外部發(fā)送錯(cuò)誤指示信號(hào)和故障隔離信號(hào)。
[0044]總線周期操作事務(wù)包括讀取、寫入、中斷與異常處理。
[0045]Lock-Step模塊狀態(tài)與轉(zhuǎn)換:
[0046]Lock-Step模塊上電后、或工作中檢測(cè)到復(fù)位(Reset)信號(hào)，將自動(dòng)進(jìn)入初始狀態(tài):Wait狀態(tài)。[0047]Lock-Step模塊工作狀態(tài)與轉(zhuǎn)換關(guān)系如附圖2所示:Wait狀態(tài)為初始狀態(tài)，此狀態(tài)下Lock-Step模塊等待處理器請(qǐng)求總線周期操作事務(wù)，當(dāng)Lock-Step模塊檢測(cè)到處理器總線請(qǐng)求信號(hào)，將進(jìn)入Statel狀態(tài)，對(duì)60X總線信號(hào)進(jìn)行處理，完成后模塊進(jìn)入State2狀態(tài)，等待另一處理器的總線請(qǐng)求信號(hào)。一旦檢測(cè)到另一處理器的總線請(qǐng)求信號(hào)，模塊將進(jìn)入State3狀態(tài)，對(duì)相應(yīng)總線周期操作事務(wù)對(duì)應(yīng)的兩個(gè)60X總線上相關(guān)信號(hào)進(jìn)行比較，完成后模塊進(jìn)入State4狀態(tài)，對(duì)兩個(gè)60X總線信號(hào)進(jìn)行處理，如果比較結(jié)果匹配，模塊返回初始Wait狀態(tài)，如果不匹配，模塊進(jìn)入State5狀態(tài)，完成故障處理后也返回初始Wait狀態(tài)。
[0048]Lock-Step模塊功能框圖如附圖3所示，有多種工作狀態(tài)，實(shí)現(xiàn)兩個(gè)處理器總線周期操作事務(wù)同步、實(shí)時(shí)比較、故障指示功能?？偩€周期操作事務(wù)包括讀取，寫入，中斷與異常處理。
[0049](I)寫入操作鎖步
[0050]處理器執(zhí)行寫入指令時(shí)，將觸發(fā)總線寫周期操作事務(wù)，發(fā)送信號(hào)到60X總線。Lock-Step模塊在Wait狀態(tài)實(shí)時(shí)檢測(cè)60X總線上的BR、DffBO等信號(hào)，一旦檢測(cè)到，比較監(jiān)控邏輯立即給處理器發(fā)送總線保持(wait)信號(hào)，暫停處理器寫入操作，并將地址、數(shù)據(jù)等信號(hào)寫入Lock-Step模塊內(nèi)部相應(yīng)的緩存器中，如附圖3所示。同時(shí)等待另一處理器觸發(fā)寫總線周期操作事務(wù)，一旦檢測(cè)到，立即給另一處理器的發(fā)送總線保持(wait)信號(hào)，暫停處理器寫入操作，并將另一 60X總線地址、數(shù)據(jù)等信號(hào)寫入模塊內(nèi)部另一緩存器中。之后，比較監(jiān)控邏輯對(duì)兩個(gè)緩存器中的所有對(duì)應(yīng)數(shù)據(jù)進(jìn)行逐位比較，完成后，撤銷兩個(gè)處理器的總線保持(wait)信號(hào)，兩個(gè)處理器執(zhí)行后續(xù)總線周期操作事務(wù)，實(shí)現(xiàn)兩個(gè)處理器的總線同步操作。如果比較結(jié)果匹配，Lock-Step模塊將主處理器(Master)的緩存信號(hào)送入60X總線橋轉(zhuǎn)換模塊，進(jìn)而將數(shù)據(jù)寫入存儲(chǔ)器。如果不匹配，Lock-Step模塊發(fā)送中斷、錯(cuò)誤指示與故障隔離信號(hào)。
[0051]Lock-Step模塊若檢測(cè)到一個(gè)處理器觸發(fā)寫總線周期操作事務(wù)，若在其內(nèi)部定時(shí)器預(yù)定期限內(nèi)未檢測(cè)到另一個(gè)處理器觸發(fā)寫總線周期操作事務(wù)，將撤銷此處理器的總線保持(wait)信號(hào)，并發(fā)送中斷、錯(cuò)誤指示與故障隔離信號(hào)。
[0052](2)讀取操作鎖步
[0053]處理器執(zhí)行讀取指令時(shí)，將觸發(fā)總線讀取周期操作事務(wù)，發(fā)送信號(hào)到60X總線。Lock-Step模塊在Wait狀態(tài)實(shí)時(shí)檢測(cè)60X總線上的BR、ACK等信號(hào)，一旦檢測(cè)到，直接將60X總線上的所有輸出信號(hào)送入60X總線橋轉(zhuǎn)換模塊，同時(shí)Lock-Step模塊將60X總線地址、控制等信號(hào)、60X總線橋轉(zhuǎn)換模塊從存儲(chǔ)器讀出的數(shù)據(jù)信號(hào)寫入模塊內(nèi)部的緩存器中，并給處理器發(fā)送總線保持(wait)信號(hào)，暫停處理器讀取操作。此后，等待另一處理器觸發(fā)總線讀取周期操作事務(wù)，一旦檢測(cè)到，立即給另一處理器的發(fā)送總線保持(wait)信號(hào)，并將另一 60X總線地址、控制等信號(hào)寫入模塊內(nèi)部的緩存器中。之后，Lock-Step模塊對(duì)兩個(gè)緩存器中緩存的地址、控制等信息進(jìn)行逐位比較，完成后，將60X總線橋轉(zhuǎn)換模塊回送的數(shù)據(jù)信號(hào)同時(shí)發(fā)送給60X總線并撤銷兩個(gè)處理器的總線保持(wait)信號(hào)，兩個(gè)處理器執(zhí)行后續(xù)總線周期操作事務(wù)，實(shí)現(xiàn)兩個(gè)處理器的總線同步操作。如果Lock-Step模塊比較結(jié)果不匹配，將發(fā)送中斷、錯(cuò)誤指示與故障隔離信號(hào)。
[0054]Lock-Step模塊檢測(cè)到一個(gè)處理器觸發(fā)讀取總線周期操作事務(wù)，若在其內(nèi)部定時(shí)器預(yù)定期限內(nèi)未檢測(cè)到另一個(gè)處理器觸發(fā)讀取總線周期操作事務(wù)，將撤銷此處理器的總線保持(wait)信號(hào)，并發(fā)送中斷、錯(cuò)誤指示與故障隔離信號(hào)。
[0055](3)中斷、異常等操作鎖步
[0056]中斷，異常等其他60X總線周期事務(wù)操作的鎖步與同步采用(I)、(2)類似的實(shí)現(xiàn)方法。
[0057]Lock-Step模塊故障處理
[0058]Lock-Step模塊在檢測(cè)出錯(cuò)誤之后，即認(rèn)為計(jì)算機(jī)已經(jīng)不可靠、將發(fā)送中斷、錯(cuò)誤指示與故障隔離信號(hào)。故障隔離信號(hào)用于隔離計(jì)算機(jī)，中斷信號(hào)強(qiáng)制處理器進(jìn)入故障處理例程進(jìn)行故障處理與恢復(fù)，直到兩個(gè)處理器恢復(fù)鎖步，計(jì)算機(jī)恢復(fù)正常工作，錯(cuò)誤指示與故障隔離信號(hào)自動(dòng)撤銷。
【權(quán)利要求】
1.一種鎖步的處理器總線監(jiān)控計(jì)算機(jī)，包括處理器和總線橋轉(zhuǎn)換模塊，處理器通過(guò)總線橋轉(zhuǎn)換模塊與PCI總線連接，其特征在于:所述處理器包括第一處理器和第二處理器，所述總線橋轉(zhuǎn)換模塊包括第一總線橋轉(zhuǎn)換模塊和第二總線橋轉(zhuǎn)換模塊，所述計(jì)算機(jī)還包括第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊；所述第一處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第二處理器與第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊分別連接，第一總線鎖步監(jiān)控模塊和第二總線鎖步監(jiān)控模塊之間互相連接，第一總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第一總線鎖步監(jiān)控模塊與PCI總線等的橋接，第二總線橋轉(zhuǎn)換模塊實(shí)現(xiàn)第二總線鎖步監(jiān)控模塊與PCI總線等的橋接，第一總線鎖步監(jiān)控模塊工作模式選擇端接高電平，第二總線鎖步監(jiān)控模塊工作模式選擇端接低電平。
2.根據(jù)權(quán)利要求1所述鎖步的處理器總線監(jiān)控計(jì)算機(jī)，其特征在于:所述總線鎖步監(jiān)控模塊包括比較監(jiān)控邏輯、定時(shí)器、錯(cuò)誤處理邏輯、多路開(kāi)關(guān)、第一緩存器和第二緩存器； 第一處理器與第一緩存器和比較監(jiān)控邏輯連接，第一緩存器與比較監(jiān)控邏輯連接，第二處理器與第二緩存器和比較監(jiān)控邏輯連接，第二緩存器與比較監(jiān)控邏輯連接，比較監(jiān)控邏輯具有多個(gè)輸出端，分別作為處理器、定時(shí)器、多路開(kāi)關(guān)的輸入，比較監(jiān)控邏輯與錯(cuò)誤處理邏輯互相連接，第一緩存器的輸出作為多路開(kāi)關(guān)的輸入，多路開(kāi)關(guān)的輸出端與總線橋轉(zhuǎn)換模塊連接；定時(shí)器與錯(cuò)誤處理邏輯連接。
3.根據(jù)權(quán)利要求1所述鎖步的處理器總線監(jiān)控計(jì)算機(jī)，其特征在于:處理器與總線鎖步監(jiān)控模塊之間通過(guò)60X總線連接，總線鎖步監(jiān)控模塊與總線橋轉(zhuǎn)換模塊之間也通過(guò)60X總線連接，所述總線橋轉(zhuǎn)換模塊是用于實(shí)現(xiàn)60X總線接口與存儲(chǔ)器總線接口、PCI總線接口、異步串行總線接口、離散信號(hào)接口的轉(zhuǎn)換的60X總線橋轉(zhuǎn)換模塊。
4.一種鎖步的處理器總線監(jiān)控方法，其特征在于，包括以下步驟: 1】?jī)蓚€(gè)處理器執(zhí)行相應(yīng)指令時(shí)，觸發(fā)總線周期操作事務(wù)，每個(gè)處理器給兩個(gè)總線鎖步監(jiān)控模塊均發(fā)送處理器總線請(qǐng)求信號(hào)； 2】若總線鎖步監(jiān)控模塊檢測(cè)到某個(gè)處理器總線請(qǐng)求信號(hào)，則對(duì)總線信號(hào)進(jìn)行存儲(chǔ)，并給該處理器發(fā)送等待信號(hào)，同時(shí)等待另一處理器的總線請(qǐng)求信號(hào)； 3】若總線鎖步監(jiān)控模塊檢測(cè)到另一處理器的總線請(qǐng)求信號(hào)，對(duì)該總線信號(hào)進(jìn)行存儲(chǔ)，也給另一處理器發(fā)送等待信號(hào)；若在一定時(shí)間內(nèi)檢測(cè)不到另一處理器的總線請(qǐng)求信號(hào)，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。 4】總線鎖步監(jiān)控模塊對(duì)兩個(gè)處理器發(fā)出的總線請(qǐng)求信號(hào)進(jìn)行比較；若比較結(jié)果匹配，總線鎖步監(jiān)控模塊將信號(hào)輸出，根據(jù)總線橋轉(zhuǎn)換模塊回饋信號(hào)，撤銷等待信號(hào)，返回步驟I】，若比較結(jié)果不匹配，進(jìn)行故障處理，撤銷等待信號(hào)，返回步驟I】。
5.根據(jù)權(quán)利要求4所述的鎖步的處理器總線監(jiān)控方法，其特征在于，步驟4中故障處理具體步驟是: 總線鎖步監(jiān)控模塊向兩個(gè)處理器發(fā)送中斷信號(hào)、向外部發(fā)送錯(cuò)誤指示信號(hào)和故障隔離信號(hào)。
6.根據(jù)權(quán)利要求5所述的鎖步的處理器總線監(jiān)控方法，其特征在于，所述總線周期操作事務(wù)包括讀取、寫入、中斷與異常處理。
【文檔編號(hào)】G06F11/267GK103544087SQ201310529919
【公開(kāi)日】2014年1月29日 申請(qǐng)日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】張喜民, 韓強(qiáng), 周嘯, 李鵬, 趙小冬, 沈華, 孫允明, 段小虎, 謝建春, 馬小博, 李亞鋒 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所