數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)的制作方法
【專利摘要】一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，包括主系統(tǒng)，與主系統(tǒng)連接的NAND閃存，主系統(tǒng)為嵌入式芯片S3C44BOX，嵌入式芯片S3C44BOX為32位的RISC處理器，其內(nèi)部集成了動(dòng)態(tài)RAM控制器、LCD控制器、實(shí)時(shí)時(shí)鐘、UART控制器、定時(shí)器、中斷控制器、DMA控制器和大量的I／O端口；主系統(tǒng)設(shè)置USB接口、網(wǎng)絡(luò)接口和RS485接口；主系統(tǒng)連接一多路信號(hào)采集子系統(tǒng)。本發(fā)明基于嵌入式CPU和嵌入式操作系統(tǒng)開發(fā)出具有多路信號(hào)采集、大容量存儲(chǔ)、多樣化的外部接口的特點(diǎn)的數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，很好地適應(yīng)了目前對(duì)該類存儲(chǔ)系統(tǒng)的要求。
【專利說(shuō)明】數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種存儲(chǔ)系統(tǒng)，具體涉及一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)。
【背景技術(shù)】
[0002]隨著科技的飛速發(fā)展，生產(chǎn)過(guò)程變得越來(lái)越復(fù)雜，要求數(shù)據(jù)處理裝置具備更高的處理速度、更多的功能集成和多樣化的外部接口。隨著計(jì)算機(jī)技術(shù)、信息技術(shù)和集成電路制造技術(shù)的進(jìn)步，人們已能設(shè)計(jì)復(fù)雜的數(shù)據(jù)處理裝置。
[0003]文基于嵌入式CPU和嵌入式操作系統(tǒng)，設(shè)計(jì)了具有多路萬(wàn)能信號(hào)采集、大容量存儲(chǔ)系統(tǒng)、USB接口、網(wǎng)絡(luò)接口和RS485接口的數(shù)據(jù)處理裝置，實(shí)現(xiàn)了具有抗掉電功能的文件存儲(chǔ)系統(tǒng)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，其基于嵌入式CPU和嵌入式操作系統(tǒng)開發(fā)出具有多路信號(hào)采集、大容量存儲(chǔ)、多樣化的外部接口的特點(diǎn)的數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，很好地適應(yīng)了目前對(duì)該類存儲(chǔ)系統(tǒng)的要求。
[0005]本發(fā)明的技術(shù)解決方案是:
一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，包括主系統(tǒng)，與主系統(tǒng)連接的NAND閃存，其特殊之處在于:所述主系統(tǒng)為嵌入式芯片S3C44B0X，所述嵌入式芯片S3C44B0X為32位的RISC處理器，其內(nèi)部集成了動(dòng)態(tài)RAM控制器、LCD控制器、實(shí)時(shí)時(shí)鐘、UART控制器、定時(shí)器、中斷控制器、DMA控制器和大量的I / O端口 ；所述主系統(tǒng)設(shè)置USB接口、網(wǎng)絡(luò)接口和RS485接口 ；所述主系統(tǒng)連接一多路信號(hào)采集子系統(tǒng)。
[0006]上述多路信號(hào)采集子系統(tǒng)包括用AT89C52單片機(jī)作為的CPU，采用18 bit串行接口的多斜率積分式的AD芯片MAX132作為數(shù)據(jù)采集器件，PGA信號(hào)放大電路和信號(hào)調(diào)理電路；所述多路信號(hào)采集子系統(tǒng)通過(guò)RS422接口和主系統(tǒng)進(jìn)行信息通信。
[0007]上述多路信號(hào)采集子系統(tǒng)選擇了 IOM / 100M自適應(yīng)網(wǎng)卡接口芯片91C113，在系統(tǒng)中加載TCP / IP協(xié)議驅(qū)動(dòng)后，即可實(shí)現(xiàn)局域網(wǎng)通信和Intenet通信。
[0008]上述NAND 閃存采用 8 bit 的 16 MB 的 K9F2808。
[0009]本發(fā)明的優(yōu)點(diǎn)在于:基于嵌入式CPU和嵌入式操作系統(tǒng)開發(fā)出具有多路信號(hào)采集、大容量存儲(chǔ)、多樣化的外部接口的特點(diǎn)的數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，很好地適應(yīng)了目前對(duì)該類存儲(chǔ)系統(tǒng)的要求。
【專利附圖】

【附圖說(shuō)明】
[0010]圖1為本發(fā)明結(jié)構(gòu)原理框圖。
【具體實(shí)施方式】
[0011]參見圖1，一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，包括主系統(tǒng)，與主系統(tǒng)連接的NAND閃存，主系統(tǒng)為嵌入式芯片S3C44B0X，嵌入式芯片S3C44B0X為32位的RISC處理器，其內(nèi)部集成了動(dòng)態(tài)RAM控制器、IXD控制器、實(shí)時(shí)時(shí)鐘、UART控制器、定時(shí)器、中斷控制器、DMA控制器和大量的I / 0端口 ；主系統(tǒng)設(shè)置USB接口、網(wǎng)絡(luò)接口和RS485接口 ；所述主系統(tǒng)連接一多路信號(hào)采集子系統(tǒng)。
[0012]多路信號(hào)采集子系統(tǒng)包括用AT89C52單片機(jī)作為的CPU，采用18 bit串行接口的多斜率積分式的AD芯片MAX132作為數(shù)據(jù)采集器件，PGA信號(hào)放大電路和信號(hào)調(diào)理電路；所述多路信號(hào)采集子系統(tǒng)通過(guò)RS422接口和主系統(tǒng)進(jìn)行信息通信。多路信號(hào)采集子系統(tǒng)選擇了 10M / 100M自適應(yīng)網(wǎng)卡接口芯片91C113，在系統(tǒng)中加載TCP / IP協(xié)議驅(qū)動(dòng)后，即可實(shí)現(xiàn)局域網(wǎng)通信和Intenet通信。
[0013]NAND閃存采用8 bit的16 MB的K9F2808。它由1 024個(gè)塊組成，每個(gè)塊有32頁(yè)，每頁(yè)528 Byte ο
[0014]NAND閃存的uCLinux驅(qū)動(dòng)程序設(shè)計(jì)在uCLiunx系統(tǒng)中使用K9F2808芯片需要編寫其驅(qū)動(dòng)程序，設(shè)置其必要的初始化信息。uCLinux操作系統(tǒng)把NANDf lash作為塊設(shè)備，通過(guò)MTD (Memory Technology Devices)系統(tǒng)實(shí)現(xiàn)對(duì)NAND閃存的管理和使用。只需按照一定規(guī)則霞新編寫NAND專用芯片驅(qū)動(dòng)層即可實(shí)現(xiàn)K9F2808芯片的驅(qū)動(dòng)，具體方法如下:
(1 )在drivers / mtd / nand /目錄下新建一個(gè)文件，文件名為K9F2808.c。
[0015](2)在K9F2808.c中加入flash分區(qū)定義代碼，將K9F2808的存儲(chǔ)空間分為一個(gè)16MB分區(qū)，代碼如下:
const static struct mtd—partition partition—info[] = {name:，’Nand flashpartition 1”，offset:0, size:164102481024 1:
(3)根據(jù)實(shí)際電路連接，定義K9F2808的串行時(shí)序引腳和地址，具體代碼如下:
#define DATA—CLE(1?2) / / CLE 引腳
#define DATA—ALE (1〈〈3)，，ALE 引腳
#define DATA—NCE(1〈〈1) / / NCE引腳#define NAND—10—BASE 0x01 d20000 / /10地址
(4)根據(jù)K9F2808時(shí)序圖，編寫操作和初始化函數(shù)。
[0016](5)將文件加入 uCLinux 內(nèi)核系統(tǒng)。在 drivers / mtd / nand / makefile, common文件中加入代碼行:obj — $(C0NFIG — MTD — NAND)+=K9F2808.0 ;在 drivers / mtd /nand / config.1n文件中找到包含文字if【” $C0NFIG — ARM” =--Y’】;then的行，在其下加入:
dep—tristate”K9F2808 Device support’
`CONFIG—.MTD—。NAND—.ARM$C0NFIG-MTD—.NAND。
【權(quán)利要求】
1.一種數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，包括主系統(tǒng)，與主系統(tǒng)連接的NAND閃存，其特征在于:所述主系統(tǒng)為嵌入式芯片S3C44B0X，所述嵌入式芯片S3C44B0X為32位的RISC處理器，其內(nèi)部集成了動(dòng)態(tài)RAM控制器、LCD控制器、實(shí)時(shí)時(shí)鐘、UART控制器、定時(shí)器、中斷控制器、DMA控制器和大量的I / 0端口 ；所述主系統(tǒng)設(shè)置USB接口、網(wǎng)絡(luò)接口和RS485接口 ；所述主系統(tǒng)連接一多路信號(hào)采集子系統(tǒng)。
2.根據(jù)權(quán)利要求1所述數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，其特征在于:所述多路信號(hào)采集子系統(tǒng)包括用AT89C52單片機(jī)作為的CPU，采用18 bit串行接口的多斜率積分式的AD芯片MAX132作為數(shù)據(jù)采集器件，PGA信號(hào)放大電路和信號(hào)調(diào)理電路；所述多路信號(hào)采集子系統(tǒng)通過(guò)RS422接口和主系統(tǒng)進(jìn)行信息通信。
3.根據(jù)權(quán)利要求2所述數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，其特征在于:所述多路信號(hào)采集子系統(tǒng)選擇了 10M / 100M自適應(yīng)網(wǎng)卡接口芯片91C113，在系統(tǒng)中加載TCP / IP協(xié)議驅(qū)動(dòng)后，即可實(shí)現(xiàn)局域網(wǎng)通信和Intenet通信。
4.根據(jù)權(quán)利要求1?3所述數(shù)據(jù)處理裝置存儲(chǔ)系統(tǒng)，其特征在于:所述NAND閃存采用8 bit 的 16 MB 的 K9F2808。
【文檔編號(hào)】G06F3/06GK103699335SQ201310516385
【公開日】2014年4月2日 申請(qǐng)日期:2013年10月28日 優(yōu)先權(quán)日:2013年10月28日
【發(fā)明者】王耀斌 申請(qǐng)人:陜西高新實(shí)業(yè)有限公司