基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種基于System?Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)，其中方法包括：通過TTCN2SV翻譯器，將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System?Verilog測(cè)試平臺(tái)上，生成System?Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)；在System?Verilog測(cè)試平臺(tái)上利用System?Verilog編譯測(cè)試?yán)?，其中，System?Verilog通過DPI接口調(diào)用System?Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立System?Verilog和TTCN-3的數(shù)據(jù)類型映射表，將System?Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System?Verilog的數(shù)據(jù)類型，并生成測(cè)試?yán)目蓤?zhí)行文件。利用本發(fā)明，能夠解決目前傳統(tǒng)方法對(duì)TTCN-3進(jìn)行編解碼時(shí)無法克服TTCN-3面對(duì)復(fù)雜SUT時(shí)所暴露的性能、容量和可靠性等問題。
【專利說明】 基于System Ver i log對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)程序編譯【技術(shù)領(lǐng)域】，更為具體地，涉及一種基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)。
【背景技術(shù)】
[0002]TTCN (Testing and Test Control Notation,測(cè)試和測(cè)試控制表不法)是一個(gè)由ETSI (European Telecommunications Standards Institute,歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì))維護(hù)的全球適用的標(biāo)準(zhǔn)測(cè)試語言。TTCN-3是被批準(zhǔn)的第三代標(biāo)準(zhǔn)且靈活的語言，用于通過廣泛的接口描述許多類型的系統(tǒng)測(cè)試。
[0003]TTCN-3給出了一種靈活和強(qiáng)有力的測(cè)試方法，它用于描述在多種通信端口上的各種響應(yīng)系統(tǒng)測(cè)試。如果要在被測(cè)系統(tǒng)上運(yùn)行TTCN-3測(cè)試?yán)?，需要使用專用編譯器對(duì)TTCN-3代碼編譯生成可執(zhí)行碼，隨后在對(duì)應(yīng)的運(yùn)行環(huán)境下運(yùn)行。當(dāng)與不同的系統(tǒng)交互時(shí)，TTCN-3會(huì)使用一個(gè)特殊的實(shí)體建立起它和不同系統(tǒng)進(jìn)行對(duì)話的橋梁，這個(gè)實(shí)體為CD模塊。TTCN-3測(cè)試系統(tǒng)需要CD模塊將TTCN-3類型值轉(zhuǎn)化為位串發(fā)送給被測(cè)系統(tǒng)，將從被測(cè)系統(tǒng)收到的數(shù)據(jù)轉(zhuǎn)化成合適的TTCN-3值。
[0004]現(xiàn)有的使用VC等第三方工具對(duì)TTCN-3進(jìn)行編譯的方法，可以歸類為通過構(gòu)建TTCN-3的數(shù)據(jù)類型語法分析樹來提取信息。其構(gòu)建過程依賴TTCN-3語法分析器，構(gòu)建中需要對(duì)TTCN-3語法分析器做較大修改。語法分析器在大多數(shù)情況下并不顯示構(gòu)建地語法分析樹，而編碼需要的是TTCN-3元以內(nèi)代碼中特定數(shù)據(jù)定義語句的語法分析樹，因此這種方法在提取TTCN-3數(shù)據(jù)類型定義信息時(shí)，需要以整個(gè)TTCN-3語法樹作為查找基數(shù)來多次查找并匹配出有效的TTCN-3數(shù)據(jù)類型定義信息，整個(gè)過程是比較復(fù)雜的，需要大量的程序員手動(dòng)操作，耗時(shí)長(zhǎng)，出錯(cuò)率也隨之增高。
[0005]對(duì)一個(gè)TTCN-3上行端口數(shù)據(jù)結(jié)構(gòu)的定義，端口名為G_L2_DATAMESSAGE_IND。
[0006]在22#定義中，G_L2_DATAMESSAGE_IND聯(lián)合體中包含7個(gè)元素，每個(gè)元素分別在Layer3層中定義，若想解碼G_L2_DATAMESSAGE_IND數(shù)據(jù)，必須先行對(duì)Layer3層進(jìn)行解碼。
[0007]如第一個(gè)元素G_L2_UNITDATA_IND定義為record (記錄)類型，其中又包含7個(gè)子元素，在使用C語言進(jìn)行解碼時(shí)，由于C語言中不存在record類型，需要將TTCN-3中的record數(shù)據(jù)類型轉(zhuǎn)化成C語言中的struct類型。TTCN-3的record數(shù)據(jù)中可以將元素標(biāo)記為optional，表示在測(cè)試過程中該元素有可能出現(xiàn)也有可能不出現(xiàn)，此類元素在C語言解碼時(shí)需要為其設(shè)置相應(yīng)的mask (標(biāo)志)，以此指示其出現(xiàn)與否，如31#定義中的subchannel元素。
[0008]G_L2_UNITDATA_IND中的celld子元素為integer類型，等同于C語言中的int類型，在解碼過程中此元素可以直接寫入G_L2_UNITDATA_IND結(jié)構(gòu)體中。而像MEASUREMENTREP0RT類型的元素，由于其還包含下層子元素，所以需要先于G_L2_UNITDATA_IND 對(duì)MEASUREMENTREP0RT 類型數(shù)據(jù)進(jìn)行解碼，MEASUREMENTREP0RT 的定義如 47#所示，可見其中仍包含C語言未知的數(shù)據(jù)類型，需要進(jìn)一步解碼。[0009]以此類推，G_L2_DATAMESSAGE_IND需要至少8層的解碼才能將上行的位串轉(zhuǎn)化成TTCN-3的結(jié)構(gòu)數(shù)據(jù)。G_L2_DATAMESSAGE_IND數(shù)據(jù)的定義為龐大的樹狀結(jié)構(gòu)，每一層較上一層都增加大量的分支，全部解碼G_L2_DATAMESSAGE_IND數(shù)據(jù)需要近萬行的代碼量，是一個(gè)十分耗時(shí)耗力的工作。
[0010]目前，用以克服TTCN-3上述缺點(diǎn)的一種方法是設(shè)計(jì)一種能夠?qū)TCN-3測(cè)試套編譯成C/C++等語言的測(cè)試系統(tǒng)，使用例如VC —類的編譯器，獲得可執(zhí)行的測(cè)試套(ETS)、動(dòng)態(tài)配置系統(tǒng)適配器、編解碼器和平臺(tái)適配器。然而，盡管將TTCN-3轉(zhuǎn)化成C/C++語言，該系統(tǒng)依然無法完全消除上述瓶頸問題。

【發(fā)明內(nèi)容】

[0011]鑒于上述問題,本發(fā)明的目的是提供一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)，以解決目前利用C/C++或者java等語言對(duì)TTCN-3進(jìn)行編譯時(shí)無法克服TTCN-3面對(duì)復(fù)雜SUT (System Under Test，被測(cè)系統(tǒng))時(shí)所暴露的性能、容量和可靠性等問題。
[0012]本發(fā)明提供一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法,包括:
[0013]通過TTCN2SV翻譯器，將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上,生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)；
[0014]在System Verilog測(cè)試平臺(tái)上利用System Verilog編譯測(cè)試?yán)黄渲校?br> [0015]System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立System Verilog和TTCN-3的數(shù)據(jù)類型映射表,將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型,根據(jù)System Verilog的數(shù)據(jù)類型，生成測(cè)試?yán)目蓤?zhí)行文件。
[0016]此外,優(yōu)選的方案是,在System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)的過程中，
[0017]在System Verilog中采用第一關(guān)鍵字,定義導(dǎo)入方法；
[0018]System Verilog利用所定義的導(dǎo)入方法調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成SystemVerilog的數(shù)據(jù)類型；
[0019]在System Verilog中調(diào)用所述System Verilog的數(shù)據(jù)類型。
[0020]此外，優(yōu)選的方案是，在生成測(cè)試?yán)目蓤?zhí)行文件之后，還包括:
[0021]將可執(zhí)行文件導(dǎo)出System Verilog測(cè)試平臺(tái)；其中，
[0022]導(dǎo)出的方法在System Verilog中采用第二關(guān)鍵字定義。
[0023]此外，優(yōu)選的方案是，TTCN-3的數(shù)據(jù)類型和System Verilog的數(shù)據(jù)類型皆為樹形數(shù)據(jù)類型。
[0024]此外，優(yōu)選的方案是，可執(zhí)行文件通過系統(tǒng)適配器和時(shí)鐘控制器與被測(cè)系統(tǒng)進(jìn)行連接和適配。
[0025]本發(fā)明提供一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)，包括:
[0026]TTCN2SV翻譯器映射單元，用于將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上，生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)；
[0027]System Verilog編譯單元，用于在System Verilog測(cè)試平臺(tái)上利用SystemVerilog編譯測(cè)試?yán)?其中，在System Verilog測(cè)試平臺(tái)上，System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立System
的數(shù)據(jù)類型映射表，將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型,根據(jù)System Verilog的數(shù)據(jù)類型,生成測(cè)試?yán)目蓤?zhí)行文件。
[0028]此外,優(yōu)選的方案是，System Verilog編譯單元包括:
[0029]導(dǎo)入定義單元,用于在System Verilog中采用第一關(guān)鍵字,定義導(dǎo)入方法；
[0030]System Verilog利用導(dǎo)入定義單元定義的導(dǎo)入方法調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)。
[0031]此外,優(yōu)選的方案是，System Verilog編譯單元包括:
[0032]導(dǎo)出定義單元,用于在System Verilog中采用第二關(guān)鍵字,定義導(dǎo)入方法；
[0033]導(dǎo)出單元，用于將可執(zhí)行文件導(dǎo)出System Verilog測(cè)試平臺(tái)。此外，優(yōu)選的方案是，基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)還包括:System Verilog測(cè)試單元,用于通過系統(tǒng)適配器和時(shí)鐘控制器將可執(zhí)行文件與被測(cè)系統(tǒng)進(jìn)行連接和適配。
[0034]從上面的技術(shù)方案可知，利用本發(fā)明的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)，能夠得到以下有益效果:
[0035]I)使用System Verilog與TTCN-3語言數(shù)據(jù)結(jié)構(gòu)相似的測(cè)試語言，對(duì)TTCN-3測(cè)試?yán)M(jìn)行編譯，生成可執(zhí)行文件，編譯過程充分保持了樹狀的數(shù)據(jù)類型結(jié)構(gòu)，較以往使用傳統(tǒng)的層層編解碼的方法能夠提高編譯效率。
[0036]2)使用System Verilog對(duì)TTCN-3進(jìn)行編譯的方法能夠有效克服TTCN-3面對(duì)復(fù)雜SUT時(shí)所暴露的性能、容量和可靠性等問題。
[0037]為了實(shí)現(xiàn)上述以及相關(guān)目的，本發(fā)明的一個(gè)或多個(gè)方面包括后面將詳細(xì)說明并在權(quán)利要求中特別指出的特征。下面的說明以及附圖詳細(xì)說明了本發(fā)明的某些示例性方面。然而，這些方面指示的僅僅是可使用本發(fā)明的原理的各種方式中的一些方式。此外，本發(fā)明旨在包括所有這些方面以及它們的等同物。
【專利附圖】

【附圖說明】
[0038]通過參考以下結(jié)合附圖的說明及權(quán)利要求書的內(nèi)容，并且隨著對(duì)本發(fā)明的更全面理解，本發(fā)明的其它目的及結(jié)果將更加明白及易于理解。在附圖中:
[0039]圖1為根據(jù)本發(fā)明實(shí)施例的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法示意圖；
[0040]圖2為根據(jù)本發(fā)明實(shí)施例的基于System Verilog測(cè)試臺(tái)運(yùn)行TTCN-3測(cè)試?yán)龑?duì)SUT進(jìn)行測(cè)試的示意圖；
[0041]圖3為根據(jù)本發(fā)明實(shí)施例的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)框圖。
[0042]在所有附圖中相同的標(biāo)號(hào)指示相似或相應(yīng)的特征或功能。【具體實(shí)施方式】
[0043]在下面的描述中，出于說明的目的，為了提供對(duì)一個(gè)或多個(gè)實(shí)施例的全面理解，闡述了許多具體細(xì)節(jié)。然而，很明顯，也可以在沒有這些具體細(xì)節(jié)的情況下實(shí)現(xiàn)這些實(shí)施例。
[0044]TTCN-3適用于應(yīng)用和測(cè)試等多種領(lǐng)域，例如電信協(xié)議、實(shí)時(shí)檢測(cè)、軟件測(cè)試、汽車、負(fù)載測(cè)試、金融等，然而對(duì)于復(fù)雜的被測(cè)系統(tǒng)SUT (System Under Test，被測(cè)系統(tǒng))，目前的TTCN-3編譯器/調(diào)試器存在性能、容量和可靠性等瓶頸問題。
[0045]針對(duì)上述問題，本發(fā)明利用TTCN-3語言數(shù)據(jù)樹狀結(jié)構(gòu)的特點(diǎn)，采用SystemVerilog對(duì)其進(jìn)行編譯，生成可執(zhí)行文件，以大幅度降低工作量，同時(shí)有效改進(jìn)TTCN-3面對(duì)復(fù)雜SUT時(shí)所暴露的性能、容量和可靠性等問題。
[0046]以下將結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例進(jìn)行詳細(xì)描述。
[0047]圖1示出了根據(jù)本發(fā)明實(shí)施例的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法。
[0048]如圖1所示,本發(fā)明提供的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法,包括如下步驟:
[0049]SllO:通過TTCN2SV翻譯器，將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上，生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)。
[0050]S120:在System Verilog測(cè)試平臺(tái)上利用System Verilog編譯測(cè)試?yán)?；其中?br> [0051]System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立System Verilog和TTCN-3的數(shù)據(jù)類型映射表,將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型,根據(jù)System Verilog的數(shù)據(jù)類型，生成測(cè)試?yán)目蓤?zhí)行文件。
[0052]上述步驟SllO是在System Verilog測(cè)試平臺(tái)中對(duì)TTCN-3進(jìn)行編譯所做的準(zhǔn)備工作，由于在System Verilog測(cè)試平臺(tái)上不能直接識(shí)別TTCN-3的數(shù)據(jù)類型和函數(shù)，因此通過TTCN2SV翻譯器，將TTCN-3的數(shù)據(jù)類型和函數(shù)轉(zhuǎn)化成在System Verilog測(cè)試平臺(tái)上可以直接識(shí)別TTCN-3的數(shù)據(jù)類型和函數(shù)。
[0053]System Verilog簡(jiǎn)稱為SV語言,它結(jié)合了來自Verilog、VHDL、C++的概念,還有驗(yàn)證平臺(tái)語言和斷言語言，也就是說，它將硬件描述語言(HDL)與現(xiàn)代的高層級(jí)驗(yàn)證語言(HVL)結(jié)合了起來。使其對(duì)于進(jìn)行當(dāng)今高度復(fù)雜的設(shè)計(jì)驗(yàn)證的驗(yàn)證工程師具有相當(dāng)大的吸引力。
[0054]System Verilog是一種硬件描述和驗(yàn)證語言(HDVL)，它基于IEEE 1364-2001Verilog硬件描述語言(HDL), Verilog主要采用樹形的語法結(jié)構(gòu)，System Verilog對(duì)其進(jìn)行了擴(kuò)展，包括擴(kuò)充了 C語言數(shù)據(jù)類型、結(jié)構(gòu)、壓縮和非壓縮數(shù)組、接口、斷言等等，這些都使得System Verilog在一個(gè)更高的抽象層次上提高了設(shè)計(jì)建模的能力。這個(gè)統(tǒng)一的語言使得工程師可以建模大型復(fù)雜的設(shè)計(jì)并且驗(yàn)證這些設(shè)計(jì)的功能是否正確。
[0055]其中，System Verilog具有以下優(yōu)點(diǎn):
[0056]1、同時(shí)支持設(shè)計(jì)和驗(yàn)證的標(biāo)準(zhǔn)語言；
[0057]2、支持約束隨機(jī)的產(chǎn)生；
[0058]3、支持覆蓋率統(tǒng)計(jì)分析；[0059]4、支持?jǐn)嘌则?yàn)證；
[0060]5、面向?qū)ο蟮木幊探Y(jié)構(gòu)，有助于采用事務(wù)交易級(jí)的驗(yàn)證和提高驗(yàn)證的重用性。
[0061]此外，System Verilog中包含一個(gè)強(qiáng)大的外部語言接口-DPI (Direct
Programming Interface,直接編程接口)。目前，DPI 只描述了 System Verilog 和 C 語言接口的一些語法結(jié)構(gòu)。通過DPI, System Verilog的任務(wù)和函數(shù)可以調(diào)用C語言函數(shù),在C語言中也可以調(diào)用System Verilog中的函數(shù)。在System Verilog中調(diào)用一個(gè)C語言函數(shù)，就像調(diào)用一個(gè)System Verilog的任務(wù)或函數(shù)一樣簡(jiǎn)單；同樣在C語言中調(diào)用SystemVerilog的任務(wù)和函數(shù)，和調(diào)用C語言的函數(shù)沒有太多區(qū)別。從理論上說，DPI不僅是SystemVerilog和C語言的接口方式，它也是System Verilog和其他編程語言的一個(gè)可選接口。
[0062]System Verilog語言的數(shù)據(jù)結(jié)構(gòu)使其更適合成為對(duì)TTCN-3進(jìn)行編解碼的目標(biāo)語言，因此，本發(fā)明中使用基于System Verilog的工具對(duì)TTCN-3進(jìn)行編譯、調(diào)試和執(zhí)行。
[0063]在本發(fā)明中，在DPI接口中增加System Verilog對(duì)TTCN-3函數(shù)的導(dǎo)入導(dǎo)出方法，使得TTCN-3測(cè)試?yán)梢酝ㄟ^DPI接口在System Verilog測(cè)試平臺(tái)上方便地編譯、調(diào)試和運(yùn)行。
[0064]在上述步驟S120中，System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)的對(duì)應(yīng)的TTCN-3的函數(shù)，其過程如下:
[0065]在System Verilog 中采用關(guān)鍵字 import 定義導(dǎo)入方法(imported method)。
[0066]System Verilog根據(jù)所定義的導(dǎo)入方法通過DPI接口調(diào)用對(duì)應(yīng)的TTCN-3的函數(shù)，將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型。
[0067]然后，就可以在System Verilog中調(diào)用TTCN-3的函數(shù)的輸出結(jié)果(SystemVerilog的數(shù)據(jù)類型)，進(jìn)而對(duì)測(cè)試?yán)M(jìn)行編譯，生成該測(cè)試?yán)目蓤?zhí)行文件。
[0068]最后,就可以利用所定義的導(dǎo)出方法將上述可執(zhí)行文件導(dǎo)出System Verilog測(cè)試平臺(tái)。其中，導(dǎo)出方法可以在System Verilog中采用關(guān)鍵字export定義。
[0069]在上述過程中，在DPI接口中增加System Verilog對(duì)TTCN-3的函數(shù)的導(dǎo)入和導(dǎo)出方法，其導(dǎo)入和導(dǎo)出的關(guān)鍵在于System Verilog數(shù)據(jù)類型和TTCN-3數(shù)據(jù)類型之間的映射。
[0070]其具體的實(shí)現(xiàn)方法:建立System Verilog和TTCN-3的數(shù)據(jù)類型映射表,在SystemVerilog測(cè)試平臺(tái)中，將TTCN-3的樹形的數(shù)據(jù)類型結(jié)構(gòu)映射到System Verilog所提供的System Verilog的樹形的數(shù)據(jù)類型結(jié)構(gòu)中。
[0071]在實(shí)現(xiàn)導(dǎo)入和導(dǎo)出的過程中，使用DPI接口具體流程需要參考仿真器的實(shí)現(xiàn)方式和推薦的代碼風(fēng)格。
[0072]在本發(fā)明一個(gè)具體實(shí)施例中，TTCN-3中常見的record類型是一個(gè)樹形的數(shù)據(jù)類型結(jié)構(gòu)體。在System Verilog語言中，一個(gè)record的名字可以映射為約束類中指令類的集合名，把record元素類型的名字映射為約束類中參數(shù)類的集合名，將record中optional元素的控制參數(shù)映射為System Verilog語言描述的場(chǎng)景實(shí)現(xiàn)指令類的觸發(fā)條件，由此便可實(shí)現(xiàn)由TTCN-3樹形的數(shù)據(jù)類型結(jié)構(gòu)到System Verilog語言描述的樹形的數(shù)據(jù)類型結(jié)構(gòu)的映射。
[0073]在System Verilog中編譯測(cè)試?yán)煽蓤?zhí)行文件，然后將生成的可執(zhí)行文件通過系統(tǒng)適配器和時(shí)鐘控制器與被測(cè)系統(tǒng)SUT進(jìn)行連接和適配。
[0074]綜上所述，利用System Verilog對(duì)TTCN-3進(jìn)行編譯的過程為:將TTCN-3測(cè)試語言映射到System Verilog測(cè)試平臺(tái)，運(yùn)行System Verilog測(cè)試平臺(tái)和TTCN-3測(cè)試語言。圖2示出了根據(jù)本發(fā)明實(shí)施例的基于System Verilog測(cè)試臺(tái)運(yùn)行TTCN-3測(cè)試?yán)龑?duì)SUT進(jìn)行測(cè)試過程，其具體過程如下:
[0075]首先，TTCN-3測(cè)試平臺(tái)的文件通過TTCN2SV翻譯器，將TTCN-3測(cè)試平臺(tái)的文件中的TTCN-3測(cè)試平臺(tái)的文件的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)，生成System Verilog測(cè)試平臺(tái)上的對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)。
[0076]然后，在System Verilog中編譯測(cè)試?yán)?，在System Verilog測(cè)試平臺(tái)上利用System Verilog編譯測(cè)試?yán)?其中，System Verilog通過DPI 接 口調(diào)用 System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，將System Verilog測(cè)試平臺(tái)的對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型。
[0077]最后,通過編解碼器Codec,根據(jù)生成System Verilog的數(shù)據(jù)類型,生成可執(zhí)行文件SIMV,可執(zhí)行文件SIMV通過系統(tǒng)適配器(System Adapter,簡(jiǎn)稱SA)和時(shí)鐘控制器(TimerControl)與被測(cè)系統(tǒng)(System Under Test,簡(jiǎn)稱SUT)進(jìn)行連接和適配。
[0078]上述利用System Verilog對(duì)TTCN-3進(jìn)行編譯測(cè)試的過程，是建立在TTCN-3和System Verilog有著相似的驗(yàn)證方法和相似的數(shù)據(jù)類型的基礎(chǔ)上的。基于TTCN-3和System Verilog的數(shù)據(jù)類型相似性,這種新的基于TTCN-3的System Verilog編譯器/調(diào)試器令使用者可以使用System Verilog的編譯器和調(diào)試器對(duì)TTCN-3進(jìn)行編譯和調(diào)試。因此，本發(fā)明提供的對(duì)TTCN-3進(jìn)行編譯的方法具有卓越的性能、容量和可靠性，適用于廣泛的應(yīng)用和類型。
[0079]上述為本發(fā)明的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法，與上述方法相對(duì)應(yīng)，本發(fā)明還提供一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)。
[0080]圖3為根據(jù)本發(fā)明實(shí)施例的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)框圖。
[0081]如圖3所示，基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)300包括:TTCN2SV翻譯器映射單兀310、System Verilog編譯單兀320和System Verilog測(cè)試單兀330。其中，System Verilog編譯單元320進(jìn)一步包括導(dǎo)入定義單元321、導(dǎo)出定義單元322和導(dǎo)出單元323。
[0082]其中，TTCN2SV翻譯器映射單元310，用于將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上，生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)。
[0083]System Verilog編譯單元320,用于在System Verilog測(cè)試平臺(tái)上利用SystemVerilog編譯測(cè)試?yán)?；其中，在System Verilog測(cè)試平臺(tái)上,System Verilog通過DPI接口調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立System Verilog和TTCN-3的數(shù)據(jù)類型映射表，將System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型,根據(jù)System Verilog的數(shù)據(jù)類型,生成測(cè)試?yán)目蓤?zhí)行文件。
[0084]導(dǎo)入定義單元321,用于在System Verilog中采用第一關(guān)鍵字，定義導(dǎo)入方法；System Verilog利用導(dǎo)入定義單元定義的導(dǎo)入方法調(diào)用System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)。
[0085]導(dǎo)出定義單元322,用于在System Verilog中采用第二關(guān)鍵字,定義導(dǎo)入方法；
[0086]導(dǎo)出單元323,用于將可執(zhí)行文件導(dǎo)出System Verilog測(cè)試平臺(tái)。
[0087]System Verilog測(cè)試單元330，用于通過系統(tǒng)適配器和時(shí)鐘控制器將可執(zhí)行文件與被測(cè)系統(tǒng)進(jìn)行連接和適配。
[0088]通過上述實(shí)施方式可以看出，本發(fā)明提供的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)，基于TTCN-3和System Verilog有著相似的驗(yàn)證方法和相似的數(shù)據(jù)類型，System Verilog利用相似的數(shù)據(jù)類型結(jié)構(gòu)，對(duì)TTCN-3進(jìn)行編譯和調(diào)試生成可執(zhí)行文件，大幅度降低工作量，同時(shí)能夠有效改進(jìn)TTCN-3面對(duì)復(fù)雜SUT時(shí)所暴露的性能、容量和可靠性等問題。
[0089]如上參照附圖以示例的方式描述了根據(jù)本發(fā)明提出的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng)。但是，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，對(duì)于上述本發(fā)明所提出的基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法及系統(tǒng),還可以在不脫離本
【發(fā)明內(nèi)容】
的基礎(chǔ)上做出各種改進(jìn)。因此，本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由所附的權(quán)利要求書的內(nèi)容確定。
【權(quán)利要求】
1.一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的方法，包括: 通過TTCN2SV翻譯器，將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上,生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)； 在所述System Verilog測(cè)試平臺(tái)上利用System Verilog編譯測(cè)試?yán)?；其中? 所述System Verilog通過DPI接口調(diào)用所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立所述System Verilog和所述TTCN-3的數(shù)據(jù)類型映射表，將所述SystemVerilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成所述System Verilog的數(shù)據(jù)類型，根據(jù)所述System Verilog的數(shù)據(jù)類型，生成所述測(cè)試?yán)目蓤?zhí)行文件。
2.如權(quán)利要求1所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的方法，其中，在所述System Verilog通過DPI接口調(diào)用所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)的過程中， 在所述System Verilog中采用第一關(guān)鍵字,定義導(dǎo)入方法； 所述System Verilog利用所定義的導(dǎo)入方法調(diào)用所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，將所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成System Verilog的數(shù)據(jù)類型； 在所述System Verilog中調(diào)用所述System Verilog的數(shù)據(jù)類型。
3.如權(quán)利要求1所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的方法，其中，在生成所述測(cè)試?yán)目蓤?zhí)行文件之后，還包括:. 將所述可執(zhí)行文件導(dǎo)出所述System Verilog測(cè)試平臺(tái)；其中， 所述導(dǎo)出的方法在所述System Verilog中采用第二關(guān)鍵字定義。
4.如權(quán)利要求1所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的方法,其中，所述TTCN-3的數(shù)據(jù)類型和所述System Verilog的數(shù)據(jù)類型皆為樹形數(shù)據(jù)類型。
5.如權(quán)利要求1所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的方法，其中，所述可執(zhí)行文件通過系統(tǒng)適配器和時(shí)鐘控制器與被測(cè)系統(tǒng)進(jìn)行連接和適配。
6.一種基于System Verilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)，包括: TTCN2SV翻譯器映射單元，用于將TTCN-3測(cè)試平臺(tái)上的TTCN-3的數(shù)據(jù)類型和函數(shù)映射到System Verilog測(cè)試平臺(tái)上，生成System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型和函數(shù)； System Verilog編譯單元，用于在所述System Verilog測(cè)試平臺(tái)上利用SystemVerilog編譯測(cè)試?yán)?；其中，所述System Verilog通過DPI接口調(diào)用所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)，建立所述System Verilog和所述TTCN-3的數(shù)據(jù)類型映射表，將所述System Verilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的數(shù)據(jù)類型映射生成所述SystemVerilog的數(shù)據(jù)類型，根據(jù)所述System Verilog的數(shù)據(jù)類型，生成所述測(cè)試?yán)目蓤?zhí)行文件。
7.如權(quán)利要求6所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)，其中，所述System Verilog編譯單元包括: 導(dǎo)入定義單元，用于在所述System Verilog中采用第一關(guān)鍵字,定義導(dǎo)入方法； 所述System Verilog利用所述導(dǎo)入定義單元定義的導(dǎo)入方法調(diào)用所述SystemVerilog測(cè)試平臺(tái)上對(duì)應(yīng)的TTCN-3的函數(shù)。
8. 如權(quán)利要求6所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)，其中，所述System Verilog編譯單元包括: 導(dǎo)出定義單元，用于在所述System Verilog中采用第二關(guān)鍵字,定義導(dǎo)入方法； 導(dǎo)出單元，用于將所述可執(zhí)行文件導(dǎo)出所述System Verilog測(cè)試平臺(tái)。
9.如權(quán)利要求6所述的基于SystemVerilog對(duì)TTCN-3進(jìn)行編譯的系統(tǒng)，還包括: System Verilog測(cè)試單元，用于通過系統(tǒng)適配器和時(shí)鐘控制器將所述可執(zhí)行文件與被測(cè)系統(tǒng)進(jìn)行連接和適配。
【文檔編號(hào)】G06F9/45GK103473109SQ201310390222
【公開日】2013年12月25日 申請(qǐng)日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】徐慧, 李春林 申請(qǐng)人:北京中創(chuàng)信測(cè)科技股份有限公司