一種可變?cè)鲆娴哪M加法器的制造方法
【專利摘要】本發(fā)明公開了一種可變?cè)鲆娴哪M加法器，包括第一偏置電流源、第一MOS晶體管、第二MOS晶體管、第三MOS晶體管、第四MOS晶體管、第五MOS晶體管、第六MOS晶體管、第七M(jìn)OS晶體管、第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻。所述第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻作為模擬加法器的輸出負(fù)載，通過調(diào)節(jié)控制電壓Vb1和Vb2，改變第八MOS晶體管和第九MOS晶體管的導(dǎo)通電阻，從而調(diào)節(jié)整個(gè)模擬加法器的輸出阻抗，最終在差分輸出端（Vop和Von）反映為模擬加法器的增益發(fā)生改變。
【專利說明】—種可變?cè)鲆娴哪M加法器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路【技術(shù)領(lǐng)域】，涉及一種可變?cè)鲆娴哪M加法器。

【背景技術(shù)】
[0002]隨著模擬集成電路技術(shù)的發(fā)展，對(duì)芯片的面積和功耗提出了越來越高的要求，需要實(shí)現(xiàn)模擬信號(hào)處理的電路盡量結(jié)構(gòu)簡單、面積小和功耗低。模擬加法器和可變?cè)鲆娣糯笃魇悄M信號(hào)處理中常用的兩個(gè)模塊，而且是經(jīng)常級(jí)聯(lián)在一起使用的，分別獨(dú)立實(shí)現(xiàn)信號(hào)的相加和增益的變化功能，兩個(gè)模塊連接之后可以實(shí)現(xiàn)信號(hào)的相加和增益的變化。因?yàn)槭褂昧藘蓚€(gè)模塊，所以電路結(jié)構(gòu)復(fù)雜、芯片面積大功耗高。


【發(fā)明內(nèi)容】

[0003]本發(fā)明為了解決現(xiàn)有技術(shù)的不足，提出了一種可變?cè)鲆娴哪M加法器，同時(shí)實(shí)現(xiàn)信號(hào)的相加和增益變化功能，將大大簡化電路結(jié)構(gòu)，減小芯片面積和功耗。
[0004]本發(fā)明技術(shù)方案是:一種可變?cè)鲆娴哪M加法器，包括第一偏置電流源、第一 MOS晶體管、第二 MOS晶體管、第三MOS晶體管、第四MOS晶體管、第五MOS晶體管、第六MOS晶體管、第七M(jìn)OS晶體管、第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻。
[0005]其中第一偏置電流源一端連接至電壓源VDD，另一端接至第一 MOS晶體管的漏極、第一 MOS晶體管的柵極、第二 MOS晶體管的柵極和第三MOS晶體管的柵極；
[0006]第一 MOS晶體管的漏極連接至自身的柵極，并連接至第二 MOS晶體管的柵極和第三MOS晶體管的柵極，第一 MOS晶體管的源級(jí)連接至地；
[0007]第二 MOS晶體管的漏極連接至第四MOS晶體管的源級(jí)和第五MOS晶體管的源級(jí)，第二 MOS晶體管的柵極連接至第一 MOS晶體管的柵極、第一 MOS晶體管的漏極和第三MOS晶體管的柵極，第二 MOS晶體管的源級(jí)接地，第二 MOS晶體管的作用是尾電流源；
[0008]第三MOS晶體管的漏極連接至第六MOS晶體管的源級(jí)和第七M(jìn)OS晶體管的源級(jí)，第三MOS晶體管的柵極連接至第二 MOS晶體管的柵極、第一 MOS晶體管的柵極和漏極，第三MOS晶體管的源級(jí)接地，第三MOS晶體管的作用是尾電流源；
[0009]第四MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第四MOS晶體管的柵極連接至第一輸入差分信號(hào)的正向輸入端IP，第四MOS晶體管的源級(jí)連接至第五MOS晶體管的源級(jí)和第二 MOS晶體管的漏級(jí)；第五MOS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop,第五MOS晶體管的柵極連接至第一輸入差分信號(hào)的反向輸入端IN,第五MOS晶體管的源級(jí)連接至第四MOS晶體管的源級(jí)和第二 MOS晶體管的漏級(jí)；所述第四MOS晶體管和第五MOS晶體管構(gòu)成第一輸入差分對(duì)管；
[0010]第六MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第六MOS晶體管的柵極連接至第二輸入差分信號(hào)的正向輸入端QP，第六MOS晶體管的源級(jí)連接至第七M(jìn)OS晶體管的源級(jí)和第三MOS晶體管的漏級(jí)；第七M(jìn)OS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop，第七M(jìn)OS晶體管的柵極連接至第二輸入差分信號(hào)的反向輸入端QN，第七M(jìn)OS晶體管的源級(jí)連接至第六MOS晶體管的源級(jí)和第三MOS晶體管的漏級(jí)；所述第六MOS晶體管和第七M(jìn)OS晶體管構(gòu)成第二輸入差分對(duì)管；
[0011]第八MOS晶體管的漏極連接至第五電阻相對(duì)于Von的另一端，第八MOS晶體管的柵極接控制電壓Vb2，第八MOS晶體管的源級(jí)連接至第六電阻相對(duì)于Vop的另一端；第八MOS晶體管在此起到開關(guān)的作用；
[0012]第九MOS晶體管的漏極連接至第三電阻相對(duì)于Von的另一端，第九MOS晶體管的柵極接控制電壓Vbl，第九MOS晶體管的源級(jí)連接至第四電阻相對(duì)于Vop的另一端；第九MOS晶體管在此起到開關(guān)的作用；
[0013]第一電阻的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的反向輸出端Von ；
[0014]第二電阻的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的正向輸出端Vop ；
[0015]第三電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第九MOS晶體管的漏極；
[0016]第四電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第九MOS晶體管的源級(jí)；
[0017]第五電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第八MOS晶體管的漏極；
[0018]第六電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop,另一端連接至第八MOS晶體管的源級(jí)；
[0019]所述第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻作為模擬加法器的輸出負(fù)載，通過調(diào)節(jié)控制電壓Vbl和Vb2，改變第八MOS晶體管和第九MOS晶體管的導(dǎo)通電阻，從而調(diào)節(jié)整個(gè)模擬加法器的輸出阻抗，最終在差分輸出端(Vop和Von)反映為模擬加法器的增益發(fā)生改變；
[0020]本發(fā)明與傳統(tǒng)現(xiàn)有技術(shù)相比，具有的優(yōu)點(diǎn)和效果是:大大簡化了電路結(jié)構(gòu)，減小了芯片面積和功耗。

【專利附圖】

【附圖說明】
[0021]圖1是本發(fā)明所述的可變?cè)鲆娴哪M加法器電路原理圖；

【具體實(shí)施方式】
[0022]下面結(jié)合附圖對(duì)本發(fā)明做詳細(xì)說明。
[0023]參見圖1，一種可變?cè)鲆娴哪M加法器包括第一偏置電流源Idcl、第一 MOS晶體管Ml、第二 MOS晶體管M2、第三MOS晶體管M3、第四MOS晶體管M4、第五MOS晶體管M5、第六MOS晶體管M6、第七M(jìn)OS晶體管M7、第八MOS晶體管M8、第九MOS晶體管M9、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5和第六電阻R6。
[0024]其中第一偏置電流源Idcl —端連接至電壓源VDD，另一端接至第一 MOS晶體管Ml的漏極、第一 MOS晶體管Ml的柵極、第二 MOS晶體管M2的柵極和第三MOS晶體管M3的柵極；
[0025]第一 MOS晶體管Ml的漏極連接至自身的柵極，并連接至第二 MOS晶體管M2的柵極和第三MOS晶體管M3的柵極，第一 MOS晶體管Ml的源級(jí)連接至地；
[0026]第二 MOS晶體管M2的漏極連接至第四MOS晶體管M4的源級(jí)和第五MOS晶體管M5的源級(jí)，第二MOS晶體管M2的柵極連接至第一MOS晶體管Ml的柵極、第一 MOS晶體管Ml的漏極和第三MOS晶體管M3的柵極，第二 MOS晶體管M2的源級(jí)接地，第二 MOS晶體管M2的作用是尾電流源；
[0027]第三MOS晶體管M3的漏極連接至第六MOS晶體管M6的源級(jí)和第七M(jìn)OS晶體管M7的源級(jí)，第三MOS晶體管M3的柵極連接至第二 MOS晶體管M2的柵極、第一 MOS晶體管Ml的柵極和漏極，第三MOS晶體管M3的源級(jí)接地，第三MOS晶體管M3的作用是尾電流源；
[0028]第四MOS晶體管M4的漏極連接至輸出差分信號(hào)的反向輸出端Von，第四MOS晶體管M4的柵極連接至第一輸入差分信號(hào)的正向輸入端IP，第四MOS晶體管M4的源級(jí)連接至第五MOS晶體管M5的源級(jí)和第二 MOS晶體管M2的漏級(jí)；第五MOS晶體管M5的漏極連接至輸出差分信號(hào)的正向輸出端Vop,第五MOS晶體管M5的柵極連接至第一輸入差分信號(hào)的反向輸入端IN，第五MOS晶體管M5的源級(jí)連接至第四MOS晶體管M4的源級(jí)和第二 MOS晶體管M2的漏級(jí)；所述第四MOS晶體管M4和第五MOS晶體管M5構(gòu)成第一輸入差分對(duì)管；
[0029]第六MOS晶體管M6的漏極連接至輸出差分信號(hào)的反向輸出端Von，第六MOS晶體管M6的柵極連接至第二輸入差分信號(hào)的正向輸入端QP，第六MOS晶體管M6的源級(jí)連接至第七M(jìn)OS晶體管M7的源級(jí)和第三MOS晶體管M3的漏級(jí)；第七M(jìn)OS晶體管M7的漏極連接至輸出差分信號(hào)的正向輸出端Vop,第七M(jìn)OS晶體管M7的柵極連接至第二輸入差分信號(hào)的反向輸入端QN，第七M(jìn)OS晶體管M7的源級(jí)連接至第六MOS晶體管M6的源級(jí)和第三MOS晶體管M3的漏級(jí)；所述第六MOS晶體管M6和第七M(jìn)OS晶體管M7構(gòu)成第二輸入差分對(duì)管；
[0030]第八MOS晶體管M8的漏極連接至第五電阻R5相對(duì)于Von的另一端,第八MOS晶體管M8的柵極接控制電壓Vb2，第八MOS晶體管M8的源級(jí)連接至第六電阻R6相對(duì)于Vop的另一端；第八MOS晶體管M8在此起到開關(guān)的作用；
[0031]第九MOS晶體管M9的漏極連接至第三電阻R3相對(duì)于Von的另一端，第九MOS晶體管M9的柵極接控制電壓Vbl，第九MOS晶體管M9的源級(jí)連接至第四電阻R4相對(duì)于Vop的另一端；第九MOS晶體管M9在此起到開關(guān)的作用；
[0032]第一電阻Rl的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的反向輸出端Von ；
[0033]第二電阻R2的一端連接至電源VDD，另一端連接至輸出差分信號(hào)的正向輸出端Vop ；
[0034]第三電阻R3的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第九MOS晶體管M9的漏極；
[0035]第四電阻R4的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第九MOS晶體管M9的源級(jí)；
[0036]第五電阻R5的一端連接至輸出差分信號(hào)的反向輸出端Von,另一端連接至第八MOS晶體管M8的漏極；
[0037]第六電阻R6的一端連接至輸出差分信號(hào)的正向輸出端Vop,另一端連接至第八MOS晶體管M8的源級(jí)；
[0038]所述第八MOS晶體管M8、第九MOS晶體管M9、第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5和第六電阻R6作為模擬加法器的輸出負(fù)載，通過調(diào)節(jié)控制電壓Vbl和Vb2，改變第八MOS晶體管M8和第九MOS晶體管M9的導(dǎo)通電阻，從而調(diào)節(jié)整個(gè)模擬加法器的輸出阻抗，最終在差分輸出端(Vop和Von)反映為模擬加法器的增益發(fā)生改變；
[0039]第一輸入差分信號(hào)的輸入端是IP和IN,第二輸入差分信號(hào)的輸入端是QP和QN,兩個(gè)差分信號(hào)分別在，第四MOS晶體管M4和第五MOS晶體管M5構(gòu)成第一輸入差分對(duì)管,第六MOS晶體管M6和第七M(jìn)OS晶體管M7構(gòu)成第二輸入差分對(duì)管上轉(zhuǎn)換為差分電流，兩路差分電流在第一電阻Rl和第二電阻R2上合成一路差分電流同時(shí)又轉(zhuǎn)換為差分電壓，通過差分輸出端Vop和Von輸出；
[0040]通過調(diào)節(jié)控制電壓Vbl和Vb2，可以改變第八MOS晶體管M8和第九MOS晶體管M9的導(dǎo)通電阻；在第八MOS晶體管M8和第九MOS晶體管M9導(dǎo)通時(shí)，增大控制電壓Vbl和Vb2可以增大第八MOS晶體管M8和第九MOS晶體管M9的導(dǎo)通電阻，進(jìn)而增大整個(gè)模擬加法器的輸出阻抗，提高模擬加法器的增益；在第八MOS晶體管M8和第九MOS晶體管M9導(dǎo)通時(shí)，減小控制電壓Vbl和Vb2可以減小第八MOS晶體管M8和第九MOS晶體管M9的導(dǎo)通電阻，進(jìn)而減小整個(gè)模擬加法器的輸出阻抗，降低模擬加法器的增益；
[0041]且在調(diào)節(jié)控制電壓Vbl和Vb2使模擬加法器的輸出阻抗發(fā)生變化時(shí)，整個(gè)模擬加法器電路的直流工作點(diǎn)穩(wěn)定不變，輸入輸出共模點(diǎn)固定，大大簡化了前級(jí)電路和后級(jí)電路的設(shè)計(jì)。
[0042]所以通過調(diào)節(jié)控制電壓Vbl和Vb2，相互配合，可以實(shí)現(xiàn)第一輸入差分信號(hào)和第一輸入差分信號(hào)的相加功能，同時(shí)改變模擬加法器的增益。
[0043]以上顯示和描述了本發(fā)明的基本原理和主要特征和本發(fā)明的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【權(quán)利要求】
1.一種可變?cè)鲆娴哪M加法器，其特征在于:包括第一偏置電流源、第一 MOS晶體管、第二MOS晶體管、第三MOS晶體管、第四MOS晶體管、第五MOS晶體管、第六MOS晶體管、第七M(jìn)OS晶體管、第八MOS晶體管、第九MOS晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻和第六電阻； 所述第一偏置電流源一端連接至電壓源VDD，另一端分別接至第一 MOS晶體管的漏極、第一 MOS晶體管的柵極、第二 MOS晶體管的柵極和第三MOS晶體管的柵極； 所述第一MOS晶體管的漏極分別連接至自身的柵極、第二MOS晶體管的柵極和第三MOS晶體管的柵極，第一 MOS晶體管的源級(jí)連接至地； 所述第二 MOS晶體管的漏極連接至第四MOS晶體管的源級(jí)和第五MOS晶體管的源級(jí)，第二 MOS晶體管的柵極連接至第三MOS晶體管的柵極，第二 MOS晶體管的源級(jí)接地，第二MOS晶體管的作用是尾電流源； 所述第三MOS晶體管的漏極連接至第六MOS晶體管的源級(jí)和第七M(jìn)OS晶體管的源級(jí)，第三MOS晶體管的源級(jí)接地，第三MOS晶體管的作用是尾電流源； 所述第四MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第四MOS晶體管的柵極連接至第一輸入差分信號(hào)的正向輸入端IP，第四MOS晶體管的源級(jí)還連接至第五MOS晶體管的源級(jí)； 所述第五MOS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop，第五MOS晶體管的柵極連接至第一輸入差分信號(hào)的反向輸入端IN ;所述第四MOS晶體管和第五MOS晶體管構(gòu)成第一輸入差分對(duì)管； 所述第六MOS晶體管的漏極連接至輸出差分信號(hào)的反向輸出端Von，第六MOS晶體管的柵極連接至第二輸入差分信號(hào)的正向輸入端QP，第六MOS晶體管的源級(jí)連接至第七M(jìn)OS晶體管的源級(jí)； 所述第七M(jìn)OS晶體管的漏極連接至輸出差分信號(hào)的正向輸出端Vop，第七M(jìn)OS晶體管的柵極連接至第二輸入差分信號(hào)的反向輸入端QN ;所述第六MOS晶體管和第七M(jìn)OS晶體管構(gòu)成第二輸入差分對(duì)管； 所述第八MOS晶體管的漏極連接至第五電阻相對(duì)于Von的另一端，第八MOS晶體管的柵極接控制電壓Vb2，第八MOS晶體管的源級(jí)連接至第六電阻相對(duì)于Vop的另一端；第八MOS晶體管在此起到開關(guān)的作用； 所述第九MOS晶體管的漏極連接至第三電阻相對(duì)于Von的另一端，第九MOS晶體管的柵極接控制電壓Vbl，第九MOS晶體管的源級(jí)連接至第四電阻相對(duì)于Vop的另一端；第九MOS晶體管在此起到開關(guān)的作用； 第一電阻的一端連接至電源VDD,另一端連接至輸出差分信號(hào)的反向輸出端Von ； 第二電阻的一端連接至電源VDD,另一端連接至輸出差分信號(hào)的正向輸出端Vop ； 第三電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第九MOS晶體管的漏極； 第四電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第九MOS晶體管的源級(jí)； 第五電阻的一端連接至輸出差分信號(hào)的反向輸出端Von，另一端連接至第八MOS晶體管的漏極； 第六電阻的一端連接至輸出差分信號(hào)的正向輸出端Vop，另一端連接至第八MOS晶體管的源級(jí)。
【文檔編號(hào)】G06F7/50GK104300961SQ201310298979
【公開日】2015年1月21日 申請(qǐng)日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】申向順, 李波, 李衛(wèi)斌, 王紅麗, 姜恩春 申請(qǐng)人:陜西北斗恒通信息科技有限公司