具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置制造方法
【專利摘要】本發(fā)明提供了一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置，數(shù)據(jù)采集裝置包括設(shè)置單元，用于接收邏輯電平標準；數(shù)據(jù)采集卡包括：控制單元，用于產(chǎn)生邏輯電平信號以及接收邏輯電平信號，以及依據(jù)邏輯電平標準控制可調(diào)電壓電源產(chǎn)生第一、第二可調(diào)電壓；輸出電路，用于將邏輯電平信號轉(zhuǎn)換為輸出信號；輸入電路，用于將輸入信號轉(zhuǎn)換為邏輯電平信號；固定電壓電源，用于產(chǎn)生向控制單元供電的第一恒定電壓；可調(diào)電壓電源，用于產(chǎn)生向輸出電路和輸入電路供電的第一可調(diào)電壓和第二可調(diào)電壓。本發(fā)明的數(shù)據(jù)采集卡能夠在不同邏輯電平標準下工作，滿足了各種類型的數(shù)字邏輯電平的應(yīng)用需求，使數(shù)據(jù)采集卡的適應(yīng)性更強，應(yīng)用范圍更廣。
【專利說明】具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及測試測量【技術(shù)領(lǐng)域】，特別是涉及一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置。

【背景技術(shù)】
[0002]數(shù)據(jù)采集裝置廣泛應(yīng)用于通信、醫(yī)療、工業(yè)自動化等領(lǐng)域。數(shù)據(jù)采集裝置是一種從被測目標中自動采集并測量數(shù)據(jù)信息的裝置。它可以采集并測量到諸如直流電壓信號、交流電壓信號、直流電流信號、交流電流信號、頻率信號、溫度信號、壓力信號、壓強信號等各種信號。數(shù)據(jù)采集裝置具有可插拔的模塊卡，也稱子卡，不同功能的模塊卡滿足了不同應(yīng)用場合的測量系統(tǒng)搭建需求，靈活的配置模式也方便了用戶的使用。
[0003]如圖1所示，為現(xiàn)有技術(shù)公開的一種數(shù)據(jù)采集裝置100的結(jié)構(gòu)示意圖，所述數(shù)據(jù)采集裝置100包括:主控單元101、供電單元102、背板單元103和子卡104。背板單元103上設(shè)有信號總線1031、控制總線1032、電源總線1033、主板接口 1034和多個卡槽1035，例如卡槽I?卡槽5。子卡104包括開關(guān)卡1041和數(shù)據(jù)采集卡1042，數(shù)據(jù)采集卡20可以是電壓表卡、電流表卡、萬用表卡、示波器卡、頻率計卡等各種類型的單一卡；也可以是包括上述各種單一^^的集成卡，集成有多種測量功能。
[0004]主控單元101連接背板單元103上的主板接口 1034，各種子卡104插入背板單元103上的多個卡槽1035中。主控單元101通過控制總線1032控制各個開關(guān)卡1041完成輸入信號的切換，開關(guān)卡1041將外部輸入信號通過模擬總線1031輸入至數(shù)據(jù)采集卡1042中。主控單元101還通過控制總線1032控制數(shù)據(jù)采集卡1042完成信號測量，并接收數(shù)據(jù)采集卡1042的測量數(shù)據(jù)。供電單元102向主控單元101和電源總線1033供電，開關(guān)卡1041和數(shù)據(jù)采集卡1042可以從電源總線1033上獲得供電電源。此外，數(shù)據(jù)采集裝置100還可以包括與主控單元101連接的接口單元105、顯示單元106、鍵盤輸入單元107等。
[0005]可以看出，數(shù)據(jù)采集裝置100的有效工作，依賴于各種不同功能的子卡104配合實現(xiàn)。其中，具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡為當前流行的各種數(shù)字邏輯的分析、控制提供了便利。
[0006]如圖2所示，為現(xiàn)有技術(shù)公開的一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡200的結(jié)構(gòu)示意圖。數(shù)據(jù)采集卡200包括:控制單元201、輸出電路202、輸入電路203、信號接口204和固定電壓電源205。
[0007]控制單元201用于在輸出電路202處于工作狀態(tài)時，產(chǎn)生邏輯電平信號，以及在輸入電路203處于工作狀態(tài)時，接收邏輯電平信號。輸出電路202用于將控制單元201產(chǎn)生的邏輯電平信號轉(zhuǎn)換為用戶所需的輸出信號。輸入電路203用于將用戶通過信號接口 204接入的輸入信號轉(zhuǎn)換為邏輯電平信號并輸入至控制單元201。輸出電路202與輸入電路203并聯(lián)于控制單元201與信號接口 204之間，且在數(shù)據(jù)采集卡200工作的任一時刻，只有其中一個電路工作。信號接口 204用于接收用戶接入的輸入信號，以及輸出輸出電路202產(chǎn)生的輸出信號。固定電壓電源205用于向控制單元201、輸出電路202和輸入電路203供電。
[0008]對于現(xiàn)有技術(shù)的數(shù)據(jù)采集卡，由于各個單元的供電采用同一恒定電源，例如，僅以單一 5V電壓供電，所以，所能實現(xiàn)的信號接口，其接入的輸入信號或者輸出的輸出信號也只能是一種數(shù)字邏輯電平，如TTL電平。而對于現(xiàn)在豐富的數(shù)字邏輯電平，這種單一的邏輯電平所能應(yīng)用的場合就非常有限。


【發(fā)明內(nèi)容】

[0009]本發(fā)明所要解決的技術(shù)問題是提供一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置，能夠適用于多種不同的邏輯電平。
[0010]為了解決上述問題，本發(fā)明公開了一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡，用于數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集裝置包括:設(shè)置單元，用于接收用戶設(shè)置的邏輯電平標準；所述數(shù)據(jù)采集卡包括:
[0011]控制單元，用于在輸出電路處于工作狀態(tài)時，產(chǎn)生邏輯電平信號，以及在輸入電路處于工作狀態(tài)時，接收邏輯電平信號；
[0012]輸出電路，用于將控制單元產(chǎn)生的邏輯電平信號轉(zhuǎn)換為輸出信號；
[0013]輸入電路，用于將輸入信號轉(zhuǎn)換為邏輯電平信號并輸入至控制單元；
[0014]信號接口，用于接入輸入信號，以及輸出輸出信號；
[0015]固定電壓電源，用于產(chǎn)生向控制單元供電的第一恒定電壓；
[0016]所述數(shù)據(jù)采集卡還包括:可調(diào)電壓電源，用于產(chǎn)生向輸出電路和輸入電路供電的第一可調(diào)電壓和第二可調(diào)電壓；
[0017]所述控制單元還用于依據(jù)所述邏輯電平標準控制可調(diào)電壓電源產(chǎn)生第一可調(diào)電壓和第二可調(diào)電壓。
[0018]作為一個舉例說明，在本發(fā)明中，所述控制單元依據(jù)所述邏輯電平標準產(chǎn)生對應(yīng)的兩個編碼值，所述控制單元的第一控制端輸出所述兩個編碼值；所述可調(diào)電壓電源依據(jù)所述兩個編碼值產(chǎn)生對應(yīng)的第一可調(diào)電壓和第二可調(diào)電壓。
[0019]作為一個舉例說明，在本發(fā)明中，所述可調(diào)電壓電源包括:DAC、第一運算放大器、具有多個通道的開關(guān)、多個接地的電容、多個第二運算放大器和多個電壓輸出端；
[0020]所述DAC、第一運算放大器和開關(guān)依次串聯(lián)連接，所述DAC的輸入端連接控制單元的第一控制端，多個通道的輸出端分別與多個第二運算放大器的輸入端對應(yīng)連接，多個通道的輸出端還分別與多個電容的非接地端對應(yīng)連接，多個第二運算放大器的輸出端分別與多個電壓輸出端對應(yīng)連接，其中兩個電壓輸出端分別輸出所述第一可調(diào)電壓和第二可調(diào)電壓。
[0021]作為一個舉例說明，在本發(fā)明中，多個第二運算放大器的輸出端分別通過多個功率放大器與多個電壓輸出端對應(yīng)連接。
[0022]作為一個舉例說明，在本發(fā)明中，所述控制單元的第二控制端輸出開關(guān)控制信號，所述開關(guān)依據(jù)所述開關(guān)控制信號將其中兩個通道依次導(dǎo)通。
[0023]作為一個舉例說明，在本發(fā)明中，所述控制單元依據(jù)邏輯電平標準控制可調(diào)電壓電源產(chǎn)生對應(yīng)的第一可調(diào)電壓和第二可調(diào)電壓包括:
[0024]控制單元依據(jù)邏輯電平標準產(chǎn)生第一編碼值和第二編碼值，控制單元的第一控制端輸出第一編碼值；
[0025]延時第一預(yù)設(shè)時間后，控制單元的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第一通道導(dǎo)通，與第一通道對應(yīng)的電壓輸出端輸出第一可調(diào)電壓；
[0026]延時第二預(yù)設(shè)時間后，所述開關(guān)的各個通道均斷開；
[0027]控制單元的第一控制端輸出第二編碼值；
[0028]延時第一預(yù)設(shè)時間后，控制單元的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第二通道導(dǎo)通，與第二通道對應(yīng)的電壓輸出端輸出第二可調(diào)電壓；
[0029]延時第二預(yù)設(shè)時間后，所述開關(guān)的各個通道均斷開；
[0030]依上述過程循環(huán)執(zhí)行。
[0031]作為一個舉例說明，在本發(fā)明中，所述數(shù)據(jù)采集卡具有多個用戶接口及其對應(yīng)的多組輸入輸出電路，一組輸入輸出電路包括一個輸出電路和一個輸入電路；所述可調(diào)電壓電源的每兩個電壓輸出端，向其中一組輸入輸出電路輸出第一可調(diào)電壓和第二可調(diào)電壓；所述控制單元的第二控制端輸出開關(guān)控制信號，所述開關(guān)依據(jù)所述開關(guān)控制信號將所述多個通道依次導(dǎo)通。
[0032]作為一個舉例說明，在本發(fā)明中，所述設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為:用戶從多個預(yù)設(shè)的邏輯電平標準中選擇的其中一個邏輯電平標準。
[0033]作為一個舉例說明，在本發(fā)明中，所述設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為:用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值和閾值。
[0034]作為一個舉例說明，在本發(fā)明中，所述控制單元的第三控制端輸出電路選擇信號，所述電路選擇信號使輸出電路處于工作狀態(tài)時，輸入電路處于關(guān)斷狀態(tài)；所述電路選擇信號使輸入電路處于工作狀態(tài)時，輸出電路處于關(guān)斷狀態(tài)。
[0035]作為一個舉例說明，在本發(fā)明中，所述輸入電路包括:二極管、比較器、三態(tài)緩沖器、第二電阻和第三電阻；二極管的負極連接信號接口，二極管的正極連接比較器的正輸入端，比較器的負輸入端接入第二可調(diào)電壓，比較器的輸出端連接三態(tài)緩沖器的輸入端，三態(tài)緩沖器的輸出端連接控制單元的第四控制端，第二電阻的一端連接比較器的輸出端，第二電阻的另一端接入第一恒定電壓，第三電阻的一端連接比較器的正輸入端，第三電阻的另一端接入第一可調(diào)電壓；控制單元的第三控制端與地之間連接第一電阻，第三控制端還連接三態(tài)緩沖器的使能端。
[0036]作為一個舉例說明，在本發(fā)明中，作為一個舉例說明，在本發(fā)明中，所述輸出電路包括:反相器、第一反相三態(tài)緩沖器、第二反相三態(tài)緩沖器、二極管、MOS管、第四電阻、第五電阻和第六電阻；控制單元的第四控制端和信號接口之間依次串聯(lián)連接第一反相三態(tài)緩沖器、第五電阻、第二反相三態(tài)緩沖器和二極管，二極管的負極連接信號接口，第一反相三態(tài)緩沖器的輸出端和地之間連接第六電阻，第六電阻的非接地端連接MOS管的柵極，MOS管的源極接地、MOS管的漏極連接信號接口 ；第一可調(diào)電壓向第二反相三態(tài)緩沖器供電；
[0037]控制單元的第三控制端與地之間連接第一電阻，第三控制端與第二反相三態(tài)緩沖器的使能端之間依次串聯(lián)連接反相器和第四電阻，反相器的輸出端還連接第一反相三態(tài)緩沖器的使能端。
[0038]作為一個舉例說明，在本發(fā)明中，所述固定電壓電源產(chǎn)生的第一恒定電壓還向三態(tài)緩沖器供電。
[0039]作為一個舉例說明，在本發(fā)明中，所述固定電壓電源還用于產(chǎn)生向比較器供電的第二恒定電壓。
[0040]作為一個舉例說明，在本發(fā)明中，所述固定電壓電源還用于產(chǎn)生向反相器和第一反相三態(tài)緩沖器供電的第三恒定電壓。
[0041]本發(fā)明還公開了一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集裝置包括:設(shè)置單元，用于接收用戶設(shè)置的邏輯電平標準；所述數(shù)據(jù)采集裝置包括數(shù)據(jù)采集卡，所述數(shù)據(jù)采集卡為前述的數(shù)據(jù)采集卡。
[0042]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0043]本發(fā)明將數(shù)據(jù)采集卡中輸入輸出電路的電源由傳統(tǒng)固定電源，設(shè)計成可動態(tài)調(diào)整的可調(diào)電壓電源，并且可以設(shè)置不同的邏輯電平標準，依據(jù)邏輯電平標準，使可調(diào)電壓電源產(chǎn)生第一可調(diào)電壓和第二可調(diào)電壓，向輸入輸出電路供電，使輸入輸出電路能夠在不同邏輯電平標準下工作，相應(yīng)的，信號接口接入的輸入信號或者輸出的輸出信號可以是多種類型的邏輯電平，使得數(shù)據(jù)采集卡能夠滿足各種類型的數(shù)字邏輯電平的應(yīng)用需求，數(shù)據(jù)采集卡的適應(yīng)性更強，應(yīng)用范圍更廣。
[0044]同時，使用者只要在設(shè)置單元上做簡單的輸入設(shè)置，調(diào)整設(shè)置的邏輯電平標準，控制單元就可以控制可調(diào)電壓電源供電電壓的調(diào)節(jié)，從而實現(xiàn)了更為自動化的控制操作，也使數(shù)據(jù)采集裝置的易用性，操作性變得更加人性化。
[0045]進一步，本發(fā)明的數(shù)據(jù)采集卡可以具有多組輸入輸出電路，針對每一組輸入輸出電路均可以設(shè)置不同的邏輯電平標準，從而使多個數(shù)字信號接口可以靈活的用于不同的應(yīng)用環(huán)境，應(yīng)用更方便，更靈活。

【專利附圖】

【附圖說明】
[0046]圖1是現(xiàn)有技術(shù)公開的一種數(shù)據(jù)采集裝置100的結(jié)構(gòu)示意圖；
[0047]圖2是現(xiàn)有技術(shù)公開的一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡200的結(jié)構(gòu)示意圖；
[0048]圖3是本發(fā)明一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡300實施例的結(jié)構(gòu)示意圖；
[0049]圖4是本發(fā)明具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡400的一種舉例說明的電路示意圖；
[0050]圖5是本發(fā)明可調(diào)電壓電源406的一種舉例說明的電路示意圖；
[0051]圖6是本發(fā)明數(shù)據(jù)采集卡實例中，一組輸入輸出電路和FPGA的電路圖；
[0052]圖7是本發(fā)明數(shù)據(jù)采集卡實例中，可調(diào)電壓電源700和FPGA的電路圖；
[0053]圖8是本發(fā)明數(shù)據(jù)采集卡實例中，電壓調(diào)節(jié)方式的流程示意圖；
[0054]圖9是本發(fā)明一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集裝置900實施例的結(jié)構(gòu)示意圖。

【具體實施方式】
[0055]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明。
[0056]參照圖3，示出了本發(fā)明一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡300實施例的結(jié)構(gòu)示意圖，數(shù)據(jù)采集卡300用于數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集裝置包括一設(shè)置單元，用于接收用戶設(shè)置的邏輯電平標準；所述數(shù)據(jù)采集卡300包括:
[0057]控制單元301，用于在輸出電路302處于工作狀態(tài)時，產(chǎn)生邏輯電平信號，以及在輸入電路303處于工作狀態(tài)時，接收邏輯電平信號；控制單元301還用于依據(jù)所設(shè)置的邏輯電平標準，控制可調(diào)電壓電源306產(chǎn)生與所述邏輯電平標準相對應(yīng)的第一可調(diào)電壓Vj和第二可調(diào)電壓VR。
[0058]輸出電路302，用于將控制單元301產(chǎn)生的邏輯電平信號轉(zhuǎn)換為輸出信號；
[0059]輸入電路303，用于將輸入信號轉(zhuǎn)換為邏輯電平信號，并將該邏輯電平信號輸入至控制單元301 ；
[0060]信號接口 304,用于在輸入電路303處于工作狀態(tài)時,接入用戶輸入的輸入信號，以及在輸出電路302處于工作狀態(tài)時，輸出輸出電路302產(chǎn)生的輸出信號；
[0061]固定電壓電源305,用于產(chǎn)生向控制單兀301供電的第一恒定電壓VCCl ；
[0062]可調(diào)電壓電源306,用于產(chǎn)生向輸出電路302和輸入電路303供電的第一可調(diào)電壓Vj和第二可調(diào)電壓VR。第一可調(diào)電壓Vj對應(yīng)所設(shè)置的邏輯電平標準的電平幅值，第二可調(diào)電壓VR對應(yīng)所設(shè)置的邏輯電平標準的閾值。
[0063]在輸出狀態(tài)下，輸出電路302處于工作狀態(tài)?？刂茊卧?01產(chǎn)生邏輯電平信號，輸出電路302將控制單元301產(chǎn)生的邏輯電平信號轉(zhuǎn)換為用戶所需的輸出信號，并將該輸出信號輸入至信號接口 304，由信號接口 304輸出所述輸出信號。
[0064]在輸入狀態(tài)下，輸入電路303處于工作狀態(tài)。信號接口 304接收用戶接入的輸入信號，輸入電路303將用戶通過信號接口 304接入的輸入信號轉(zhuǎn)換為控制單元301可識別的邏輯電平信號，并將該邏輯電平信號輸入至控制單元301，控制單元301接收輸入電路303產(chǎn)生的邏輯電平信號。
[0065]本發(fā)明實施例所述的控制單元301可以由現(xiàn)場可編程門陣列FPGA構(gòu)成，也可以由微控制單元MCU等處理器構(gòu)成。所述設(shè)置單元可以包括輸入裝置，例如用戶顯示界面、前面板按鍵等。
[0066]本發(fā)明實施例將數(shù)據(jù)采集卡300中輸出電路302和輸入電路303的電源設(shè)計成可動態(tài)調(diào)整的可調(diào)電壓電源306，從而實現(xiàn)在輸入、輸出電路的連接關(guān)系確定后，通過調(diào)整電路的供電電壓，即第一可調(diào)電壓Vj和第二可調(diào)電壓VR，使輸出電路302和輸入電路303能夠在不同邏輯電平標準下工作，信號接口 304接入的輸入信號或者輸出的輸出信號可以是多種類型的邏輯電平，使得數(shù)據(jù)采集卡300能夠適用于多種邏輯電平的應(yīng)用場景。更進一步，通過數(shù)據(jù)采集卡300中的控制單元301對可調(diào)電壓電源306進行控制，使用者只要在數(shù)據(jù)采集裝置的設(shè)置單元上做簡單的輸入設(shè)置，調(diào)整設(shè)置的邏輯電平標準，就可以控制可調(diào)電壓電源306供電電壓的調(diào)節(jié)，從而實現(xiàn)了更為自動化的控制操作，也使數(shù)據(jù)采集裝置的易用性，操作性變得更加人性化。
[0067]如圖4所示，為本發(fā)明具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡400的一種舉例說明的電路示意圖。在本舉例說明中，數(shù)據(jù)采集卡400包括:控制單元401、輸出電路402、輸入電路403、信號接口 404、固定電壓電源405和可調(diào)電壓電源406。該電路可以實現(xiàn)動態(tài)配置成各種邏輯電平的數(shù)字輸入輸出。
[0068]圖4所示電路的連接關(guān)系如下:
[0069]所述輸入電路403包括:二極管D1、比較器U3、三態(tài)緩沖器U2、第一電阻R1、第二電阻R2和第三電阻R3。二極管Dl的負極連接信號接口 404，二極管Dl的正極連接比較器U3的正輸入端，比較器U3的負輸入端接入第二可調(diào)電壓VR，比較器U3的輸出端連接三態(tài)緩沖器U2的輸入端，三態(tài)緩沖器U2的輸出端連接控制單元401的第四控制端k4，第二電阻R2的一端連接比較器U3的輸出端，第二電阻R2的另一端接入第一恒定電壓VCC1，第三電阻R3的一端連接比較器U3的正輸入端，第三電阻R3的另一端接入第一可調(diào)電壓Vj。控制單元401的第三控制端k3與地之間連接第一電阻Rl，第三控制端k3還連接三態(tài)緩沖器U2的使能端。
[0070]所述輸出電路402包括:反相器U1、第一反相三態(tài)緩沖器U4、第二反相三態(tài)緩沖器U5、二極管Dl、MOS管J1、第四電阻R4、第五電阻R5和第六電阻R6。控制單元401的第四控制端k4和信號接口 404之間依次串聯(lián)連接第一反相三態(tài)緩沖器U4、第五電阻R5、第二反相三態(tài)緩沖器U5和二極管Dl，二極管Dl的負極連接信號接口 404，第一反相三態(tài)緩沖器U4的輸出端和地之間連接第六電阻R6，第六電阻R6的非接地端連接MOS管Jl的柵極，MOS管Jl的源極接地、MOS管Jl的漏極連接信號接口 404 ;第一可調(diào)電壓Vj向第二反相三態(tài)緩沖器U5供電?？刂茊卧?01的第三控制端k3與第二反相三態(tài)緩沖器U5的使能端之間依次串聯(lián)連接反相器Ul和第四電阻R4，反相器Ul的輸出端還連接第一反相三態(tài)緩沖器U4的使倉泛考每。
[0071]圖4所示電路的工作原理如下:
[0072]控制單元401的第三控制端k3輸出電路選擇信號f，用以選擇電路工作于輸入狀態(tài)還是輸出狀態(tài)，所述電路選擇信號f使輸出電路402處于工作狀態(tài)時，輸入電路403處于關(guān)斷狀態(tài)；所述電路選擇信號f使輸入電路403處于工作狀態(tài)時，輸出電路402處于關(guān)斷狀態(tài)。具體的實現(xiàn)方式是控制三態(tài)門(即三態(tài)緩沖器U2、第一反相三態(tài)緩沖器U4和第二反相三態(tài)緩沖器U5)的工作狀態(tài)。當控制單元401的第三控制端k3輸出的電路選擇信號f為邏輯O時，三態(tài)緩沖器U2正常工作輸出，而第一反相三態(tài)緩沖器U4和第二反相三態(tài)緩沖器U5的輸出為高阻狀態(tài)，輸入電路403處于工作狀態(tài)，輸出電路402處于關(guān)斷狀態(tài)。相反，當控制單元401的第三控制端k3輸出的電路選擇信號f為邏輯I時，三態(tài)緩沖器U2的輸出為高阻狀態(tài)，而第一反相三態(tài)緩沖器U4和第二反相三態(tài)緩沖器U5正常工作輸出，輸出電路402處于工作狀態(tài)，輸入電路403處于關(guān)斷狀態(tài)。
[0073]輸入電路403處于工作狀態(tài)時,輸入信號轉(zhuǎn)換為邏輯電平信號的判定主要依賴于第一可調(diào)電壓Vj和第二可調(diào)電壓VR。第一可調(diào)電壓Vj的值對應(yīng)于輸入信號的邏輯電平幅值，第二可調(diào)電壓VR的值對應(yīng)于輸入信號轉(zhuǎn)換為邏輯電平信號時分辨0、1的閾值。當用戶設(shè)置的邏輯電平標準為CMOS邏輯電平時，可調(diào)電壓電源406產(chǎn)生的第二可調(diào)電壓VR的值可以為第一可調(diào)電壓Vj的一半，或者在第一可調(diào)電壓Vj的一半的基礎(chǔ)上微調(diào)。
[0074]以設(shè)置3.3V的CMOS邏輯電平為例，控制單元401依據(jù)3.3V的CMOS邏輯電平，控制可調(diào)電壓電源406產(chǎn)生的第一可調(diào)電壓Vj為3.5V，產(chǎn)生的第二可調(diào)電壓VR為1.85V。需要說明的是，第一可調(diào)電壓Vj與輸出也有關(guān)系，此處比邏輯電平幅值3.3V稍高是為了補償Dl的壓降，本舉例說明中，Dl的壓降是0.2V。同樣的，第二可調(diào)電壓VR在3.3V—半的基礎(chǔ)上也增加了 0.2V。用戶從信號接口 404處接入一個實際電平的輸入信號，當輸入信號的電平小于1.65V時，二極管Dl的正極小于1.85V，二極管Dl正極的信號通過比較器U3后輸出低電平，再經(jīng)過三態(tài)緩沖器U2的緩沖后，得到的邏輯電平信號輸入至控制單元401，控制單元401得到一個數(shù)字輸入，為數(shù)字O。當輸入信號的電平大于1.65V時，只要不超過二極管Dl的反向擊穿電壓，其可以高于第一可調(diào)電壓Vj，則二極管Dl的正極大于1.85V，且不超過第一可調(diào)電壓Vj，二極管Dl正極的信號通過比較器U3后輸出高電平，再經(jīng)三態(tài)緩沖器U2的緩沖后，得到的邏輯電平信號輸入至控制單元401，控制單元401得到數(shù)字輸入，為數(shù)字I。
[0075]輸出電路402處于工作狀態(tài)時，控制單元401輸出邏輯O時，輸出信號都是OV左右的電平，而控制單元401輸出邏輯I時，依據(jù)用戶設(shè)置的不同邏輯電平標準，輸出信號的電壓幅值也不同，不同的電壓幅值都通過調(diào)節(jié)第一可調(diào)電壓Vj實現(xiàn)。
[0076]以設(shè)置3.3V的CMOS邏輯電平為例，控制單元401依據(jù)3.3V的CMOS邏輯電平，控制可調(diào)電壓電源406產(chǎn)生的第一可調(diào)電壓Vj為3.5V?？刂茊卧?01輸出邏輯O時，第一反相三態(tài)緩沖器U4輸出邏輯1，這個邏輯I的電平值為第一反相三態(tài)緩沖器U4的供電電壓一第三恒定電壓VCC3，第三恒定電壓VCC3值的選取主要考慮三方面的因素:一是有效接收控制單元401的邏輯電平，二是在第一可調(diào)電壓Vj的可調(diào)范圍內(nèi)，第一反相三態(tài)緩沖器U4的輸出能有效驅(qū)動第二反相三態(tài)緩沖器U5，三是第一反相三態(tài)緩沖器U4的輸出電平能有效控制MOS管Jl的開關(guān)狀態(tài)。第三恒定電壓VCC3同時驅(qū)動第二反相三態(tài)緩沖器U5和MOS管Jl，第二反相三態(tài)緩沖器U5的輸出為邏輯0，MOS管Jl被驅(qū)動完全導(dǎo)通，則二極管Dl的正負極均為OV左右的電平，對應(yīng)邏輯O的輸出，信號接口 404產(chǎn)生的輸出信號為OV左右的電平，可以吸收電流。
[0077]控制單元401輸出邏輯I時，第一反相三態(tài)緩沖器U4輸出邏輯0，邏輯O驅(qū)動MOS管Jl完全關(guān)閉，邏輯O同時驅(qū)動第二反相三態(tài)緩沖器U5，第二反相三態(tài)緩沖器U5的輸出為邏輯I，此時邏輯I的電平值為第二反相三態(tài)緩沖器U5的供電電壓一第一可調(diào)電壓Vj，即3.5V，再經(jīng)過二極管Dl負極，得到的電平值為3.3V，則對應(yīng)邏輯I的輸出，信號接口 404產(chǎn)生的輸出信號為3.3V，從而實現(xiàn)數(shù)字輸出。
[0078]作為另一個舉例說明，與上述舉例說明不同的是，所述輸出電路402可以不具有反相器Ul，而是將反相器Ul設(shè)置在輸入電路403中，在控制單元401的第三控制端k3和三態(tài)緩沖器U2的使能端之間連接反相器Ul。則，當控制單元401的第三控制端k3輸出的電路選擇信號f為邏輯O時，輸出電路402處于工作狀態(tài)，輸入電路403處于關(guān)斷狀態(tài)。當控制單元401的第三控制端k3輸出的電路選擇信號f為邏輯I時，輸入電路403處于工作狀態(tài)，輸出電路402處于關(guān)斷狀態(tài)。
[0079]下面，對圖4中固定電壓電源405的供電情況進行具體說明。
[0080]固定電壓電源405產(chǎn)生的第一恒定電壓VCCl作為控制單元401的供電電源。第一恒定電壓VCCl的值由控制單元401的工作電壓決定，控制單元401可以是FPGA、MCU等處理器，通常該處理器會有額定的標稱電壓，設(shè)計電路時第一恒定電壓VCCl必須符合處理器的要求，而與控制單元401連接的電路，也要能與控制單元401的工作電壓相符合，才能有效的工作，因此，第一恒定電壓VCCl還作為三態(tài)緩沖器U2的供電電源。
[0081 ] 固定電壓電源405還產(chǎn)生向比較器U3供電的第二恒定電壓VCC2。比較器U3的電源由輸入信號的幅度決定，因此，輸入信號幅度的最大值決定了第二恒定電壓VCC2的值。比如設(shè)計2V到5V的邏輯電平幅值范圍，第二恒定電壓VCC2設(shè)定為5V則可以。比較器U3的輸出是開漏輸出，則通過第二電阻R2上拉到第一恒定電壓VCC1，實現(xiàn)了不同輸入電平到歸一化的數(shù)字電平，即第一恒定電壓VCCl的轉(zhuǎn)換。
[0082]固定電壓電源405還產(chǎn)生向反相器Ul和第一反相三態(tài)緩沖器U4供電的第三恒定電壓VCC3。第一反相三態(tài)緩沖器U4在輸出電路302中主要起連接轉(zhuǎn)換作用，其輸出的電平值依賴于供電電源，為了確保第二反相三態(tài)緩沖器U5在設(shè)定電壓范圍內(nèi)都能正常有效接收到輸入的電平信號，第一反相三態(tài)緩沖器U4輸出的電平值(即第三恒定電壓VCC3)要在第一可調(diào)電壓Vj取最大值時能有效輸入，則，如果沒有第四電阻R4和第五電阻R5，在第一可調(diào)電壓Vj取最小值時，第三恒定電壓VCC3的電平值會超出第二反相三態(tài)緩沖器U5的輸入范圍，因此，將第四電阻R4串連在第一反相三態(tài)緩沖器U4的使能端和第二反相三態(tài)緩沖器U5的使能端，將第五電阻R5串連在第一反相三態(tài)緩沖器U4的輸出端和第二反相三態(tài)緩沖器U5的輸入端，能夠在第一反相三態(tài)緩沖器U4的輸出電平高于第二反相三態(tài)緩沖器U5的輸入電平的情況下，承受一部分壓降，從而保護第二反相三態(tài)緩沖器U5。
[0083]下面，對圖4中可調(diào)電壓電源406的實現(xiàn)進行具體說明。
[0084]通過動態(tài)調(diào)節(jié)第一可調(diào)電壓Vj和第二可調(diào)電壓VR的值，可以靈活的實現(xiàn)不同電平的帶電配置，即實現(xiàn)可調(diào)邏輯電平的輸入輸出。要實現(xiàn)動態(tài)調(diào)節(jié)，主要依賴于設(shè)計一個可以靈活調(diào)節(jié)的可調(diào)電壓電源406和控制單元401。在本舉例說明中，控制單元401依據(jù)用戶設(shè)置的邏輯電平標準產(chǎn)生對應(yīng)的兩個編碼值，控制單元401的第一控制端輸出所述兩個編碼值；可調(diào)電壓電源406依據(jù)所述兩個編碼值產(chǎn)生對應(yīng)的第一可調(diào)電壓Vj和第二可調(diào)電壓VR0
[0085]在控制單元401內(nèi)部，可以預(yù)先設(shè)置多種不同的邏輯電平標準與編碼值的對應(yīng)關(guān)系或者換算關(guān)系，每一種邏輯電平標準對應(yīng)兩個編碼值?？刂茊卧?01根據(jù)用戶設(shè)置的邏輯電平標準和預(yù)設(shè)的對應(yīng)關(guān)系或者換算關(guān)系獲取兩個編碼值，將其發(fā)送至可調(diào)電壓電源406中，由可調(diào)電壓電源406依據(jù)所述的兩個編碼值產(chǎn)生對應(yīng)的第一可調(diào)電壓Vj和第二可調(diào)電壓VR。
[0086]作為一個舉例說明，設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為:用戶從多個預(yù)設(shè)的邏輯電平標準中選擇的其中一個邏輯電平標準。預(yù)設(shè)的邏輯電平標準可以在用戶界面上以列表的形式展現(xiàn)。例如，有如下多個預(yù)設(shè)的邏輯電平標準:5VCM0S邏輯電平、3.3VCM0S邏輯電平、2.5VCM0S邏輯電平和TTL邏輯電平。當用戶設(shè)置的邏輯電平標準為3.3VCM0S邏輯電平時，控制單元401根據(jù)3.3VCM0S邏輯電平和預(yù)設(shè)的對應(yīng)關(guān)系獲得兩個編碼值al和a2，可調(diào)電壓電源406依據(jù)編碼值al產(chǎn)生的第一可調(diào)電壓Vj為3.5V，依據(jù)編碼值a2產(chǎn)生的第二可調(diào)電壓VR為1.85V。當用戶設(shè)置的邏輯電平標準為5VCM0S邏輯電平時，控制單元401輸出兩個編碼值為bl和b2，可調(diào)電壓電源406依據(jù)編碼值bl產(chǎn)生的第一可調(diào)電壓Vj為5.2V，依據(jù)編碼值b2產(chǎn)生的第二可調(diào)電壓VR為2.7V。
[0087]作為另一個舉例說明，設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為:用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值和閾值。自定義輸入可以通過用戶顯示界面上的自定義輸入框?qū)崿F(xiàn)。例如，用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值為3.3V，自定義輸入的閾值為1.65V，則電平幅值3.3V和閾值1.85V構(gòu)成了一種邏輯電平標準，實際上為常用的3.3VCM0S邏輯電平。又如，用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值為4V，自定義輸入的閾值為2V，則電平幅值4V和閾值2V構(gòu)成了一種自定義的邏輯電平標準，則控制單元401根據(jù)電平幅值、閾值和預(yù)設(shè)的換算關(guān)系獲得兩個編碼值Cl和c2，可調(diào)電壓電源406依據(jù)編碼值Cl產(chǎn)生的第一可調(diào)電壓Vj為4V，依據(jù)編碼值c2產(chǎn)生的第二可調(diào)電壓VR為2V。
[0088]需要說明的是，自定義邏輯電平標準時，對輸入值的范圍有一定的限制，例如，電平幅值需要大于閾值，電平幅值有最大值的輸入限制等等，用戶的輸入一旦不符合預(yù)設(shè)范圍，則可以提示錯誤。
[0089]如圖5所示，為可調(diào)電壓電源406的一種舉例說明的電路示意圖?？烧{(diào)電壓電源406包括:DAC501、第一運算放大器(0PA)502、具有多個通道的開關(guān)503、多個接地的電容C、多個第二運算放大器(0PA)504和多個電壓輸出端505 ;開關(guān)503的多個通道共用一個輸入端，多個通道分別具有多個輸出端。
[0090]圖5所示的電路連接關(guān)系如下:DAC501、第一運算放大器502和開關(guān)503依次串聯(lián)連接，DAC501的輸入端連接控制單元的第一控制端，第一運算放大器502的輸出端連接開關(guān)502的多個通道共用的輸入端，多個通道的輸出端分別與多個第二運算放大器504的輸入端對應(yīng)連接，多個通道的輸出端還分別與多個電容c的非接地端一一對應(yīng)連接，多個第二運算放大器504的輸出端分別與多個電壓輸出端505 對應(yīng)連接，其中的兩個電壓輸出端5051和5052分別輸出所述第一可調(diào)電壓Vj (對應(yīng)圖5中的VI)和第二可調(diào)電壓VR(對應(yīng)圖5中的V2)。
[0091]結(jié)合圖4和圖5所示的電路，控制單元401完成對DAC501的驅(qū)動，控制單元401的第一控制端將編碼值輸入至DAC501，DAC501根據(jù)編碼值產(chǎn)生參考電壓，并將參考電壓輸入至第一運算放大器502，第一運算放大器502將參考電壓轉(zhuǎn)換到所需的合適電平，同時提高了電流輸出能力。第一運算放大器502的輸出接入到開關(guān)503的一個通道，通過第二運算放大器504，由電壓輸出端505中的一個輸出第一可調(diào)電壓Vj或第二可調(diào)電壓VR。由于第二運算放大器504的輸入阻抗高，則電容c在對應(yīng)通道斷開時，其電荷能保持相當長時間，從而保證電壓輸出端505的輸出在一定時間內(nèi)穩(wěn)定。
[0092]圖5所示的電路實現(xiàn)可調(diào)電壓輸出的原理如下:控制單元401的第一控制端產(chǎn)生一個編碼值，驅(qū)動DAC501輸出一個參考電壓,之后,控制單兀401的第二控制端輸出開關(guān)控制信號，驅(qū)動開關(guān)503選通某一個通道，設(shè)為第一通道，則第一通道后的電容c經(jīng)過一定的充電時間，該電容c非接地端的電壓為DAC501輸出的參考電壓經(jīng)過第一運算放大器502放大后的電壓，經(jīng)過其中一個第二運動算放大器504，與第一通道對應(yīng)的電壓輸出端5051輸出為電壓為VI。在電壓Vl穩(wěn)定輸出后，開關(guān)502各個通道關(guān)斷，處于空閑狀態(tài)，控制單兀401的第一控制端產(chǎn)生另一個編碼值,驅(qū)動DAC501輸出另一個參考電壓,之后,控制單兀401的第二控制端驅(qū)動開關(guān)503選通下一個通道，設(shè)為第二通道，則第二通道后的電容c經(jīng)過一定時間充電，再經(jīng)過另一個第二運算放大器504，與第二通道對應(yīng)的電壓輸出端5052輸出為V2。同時,之前第一通道的輸出電壓為VI,由于其電容c的電荷保持作用,仍維持輸出為VI。為保持電壓輸出端5051和5052長時間持續(xù)輸出，控制單元401的第二控制端依次輸出開關(guān)控制信號，開關(guān)503依據(jù)開關(guān)控制信號將第一通道和第二通道依次導(dǎo)通。
[0093]可以看出，圖5所示的可調(diào)電壓電源406中，開關(guān)503包括至少兩個通道，工作時只選通其中兩個通道即可，其余的通道均空置，相應(yīng)的，可調(diào)電壓電源406包括至少兩個接地的電容C、至少兩個第二運算放大器504和至少兩個電壓輸出端505，才能產(chǎn)生第一可調(diào)電壓Vj和第二可調(diào)電壓VR，實現(xiàn)對一個輸入電路403和一個輸出電路402的供電。
[0094]對于一組相對應(yīng)的第一可調(diào)電壓Vj和第二可調(diào)電壓VR，其電壓值都是獨立可調(diào)節(jié)的，而同時具有多組可配置的系統(tǒng)中，可以有更多的可獨立配置調(diào)節(jié)的電壓值。作為一個示例，在本舉例說明中，所述數(shù)據(jù)采集卡400具有η個用戶接口及其對應(yīng)的η/2組輸入輸出電路,一組輸入輸出電路包括一個輸出電路和一個輸入電路,η >4且為偶數(shù)；相應(yīng)的,開關(guān)503具有η個通道，可調(diào)電壓電源包括η個接地的電容C、η個第二運算放大器504和η個電壓輸出端505，可調(diào)電壓電源406的η個輸出端505輸出Vl?Vn共η個電壓值，每兩個電壓輸出端，向其中一組輸入輸出電路輸出第一可調(diào)電壓Vj和第二可調(diào)電壓VR,每一組輸入輸出電路的第一可調(diào)電壓Vj和第二可調(diào)電壓VR是來自于Vl?Vn中的其中兩個。相應(yīng)的，參照兩個通道的導(dǎo)通控制，控制單元401的第二控制端輸出開關(guān)控制信號，開關(guān)503依據(jù)所述開關(guān)控制信號將所述η個通道依次導(dǎo)通，對每一個通道后的電容c依次進行充電，并且在最后一個通道對應(yīng)的電容c充電完成后，再次從第一個通道開始進行充電，如此循環(huán)，以維持每一路輸出在一個穩(wěn)定的電壓。
[0095]圖5所示的電路能夠?qū)崿F(xiàn)在系統(tǒng)帶電情況下，調(diào)節(jié)輸出電源。實現(xiàn)方式即使控制單元401循環(huán)驅(qū)動DAC501，在需要改變電壓輸出值時，改變驅(qū)動DAC501的編碼值，則在經(jīng)過一次驅(qū)動充電過程后，電壓輸出端505輸出的電壓值就被改變。
[0096]由于此電路可以實現(xiàn)多路可調(diào)電源，因此對于器件選擇有一定要求。首先，DAC501的位數(shù)、速度等參數(shù)，依據(jù)所要實現(xiàn)的可調(diào)電壓電源406的精度、設(shè)計的通道個數(shù)、所要求的掃描時間決定。對于第一運算放大器502，由于其要對后級電容c充電，充電電流會在開始階段較大，因此要求第一運算放大器502有較大的輸出電流，以便能在很短時間完成充電。開關(guān)503可以為模擬開關(guān)，其選擇有兩方面需要考慮的問題:第一點是通道接通時的電阻，由于每一次通道接通就是為后級的電容c充電，所以開關(guān)503的導(dǎo)通電阻越小越好；另一點，在開關(guān)503將一個通道斷開后，為了確保通道斷開后電容c的電荷能很好的保持，則要求通道的斷開電阻越大越好，也即要求漏電小。電容c的容值不能過大，也不能過小。過大的電容c會導(dǎo)致充電電流過大，充電時間長，而過小的電容c會在電容保持電荷期間，由于漏電導(dǎo)致電壓下降過快，從而導(dǎo)致了輸出電壓不穩(wěn)定。第二運算放大器504，要求其輸入的偏置電流盡量小，同時要有較大的電流輸出能力。當然，其電流輸出能力的選擇完全取決于負載的大小，作為一個示例，如果負載過大，只是單獨以一個第二運算放大器504供電不能滿足，則可以在第二運算放大器504后級再加一個功率級放大，即，多個第二運算放大器504的輸出端分別通過多個功率放大器506與多個電壓輸出端505對應(yīng)連接，從而實現(xiàn)更高的驅(qū)動能力。
[0097]下面，舉一個具體的實例，詳細說明本發(fā)明一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡。
[0098]在本實例中，數(shù)據(jù)采集卡共有4組輸入輸出電路和4組(共8個)可獨立配置的信號接口。每一組輸入輸出電路的電路結(jié)構(gòu)完全相同，由于電平幅值(對應(yīng)第一可調(diào)電壓)及閾值(對應(yīng)第二可調(diào)電壓)可調(diào)，因此可以實現(xiàn)不同邏輯電平的數(shù)字接口。對應(yīng)一組信號接口，有兩個可獨立調(diào)節(jié)的電壓值，則一共有8個可調(diào)的電壓源。當用戶設(shè)置的邏輯電平標準為5V CMOS,3.3V CMOS或2.5V CMOS邏輯電平標準時，第一可調(diào)電壓Vj可對應(yīng)設(shè)為5.2V、3.5V或2.7V，第二可調(diào)電壓VR可對應(yīng)設(shè)為2.7V、1.85V或1.45V ;當用戶自定義輸入時，電平幅值(也即第一可調(diào)電壓Vj)的自定義范圍為2.2V到5.2V，閾值(也即第二可調(diào)電壓VR)的自定義范圍為0.7V到3.7V，且VR —定要比Vj小，實際操作中VR可以比Vj小0.5V。
[0099]參照圖6，為本發(fā)明數(shù)據(jù)采集卡實例中，一組輸入輸出電路和FPGA的電路圖。該組輸入輸出電路包括:輸入電路601和輸出電路602。控制單元具體為FPGA，向FPGA、三態(tài)緩沖器U2供電的第一恒定電壓VCCl為3.3V，向比較器U3供電的第二恒定電壓VCC2為5.2V,向反相器Ul和第一反相三態(tài)緩沖器U4供電的第三恒定電壓VCC3為4.3V。電阻R1、R3為10K，電阻R2為4.7K，電阻R4、R5為1K，電阻R6為100K。圖6所示電路的工作流程具體如下:
[0100]輸入輸出電路工作在輸入狀態(tài)時，F(xiàn)PGA的第三控制端k3輸出低電平，三態(tài)緩沖器U2使能，反相器Ul輸出高電平4.3V，第一、第二反相三態(tài)緩沖器U4和U5均輸出高祖態(tài)，MOS管Jl的柵極G被下拉到地，MOS管Jl的漏極D、源極S關(guān)閉，輸出電路602對輸入電路601沒有影響。對于輸入電路601，二極管Dl為一肖特基二極管，壓降0.2V左右。用戶在信號接口 603接入輸入信號后，當輸入信號小于VR — 0.2V時，二極管Dl正向偏置，在二極管Dl正極的電壓值小于VR，此信號與第二可調(diào)電壓VR比較后，經(jīng)過比較器U3輸出OV左右的低電平，低電平經(jīng)過三態(tài)緩沖器U2后為標準的數(shù)字0，并直接進入FPGA的第四控制端k4，完成數(shù)字O的輸入。當輸入信號大于VR - 0.2V時，只要不超過二極管Dl的反向耐電壓值，同時不超過MOS管Jl的漏極D、源極S間擊穿電壓，在二極管Dl正極的電壓就大于VR，此信號與第二可調(diào)電壓VR比較后，經(jīng)過比較器U3輸出一個高電平，其輸出漏極開路，被上拉到3.3V。再經(jīng)過三態(tài)緩沖器U2后為標準的數(shù)字I，直接進入FPGA的第四控制端k4，完成數(shù)字I的輸入。
[0101]輸入輸出電路工作在輸出狀態(tài)時，F(xiàn)PGA的第三控制端k3輸出高電平，三態(tài)緩沖器U2不被使能，輸入電路601對輸出電路602沒有影響。FPGA的第三控制端k3輸出的3.3V高電平信號能夠被4.3V供電的反相器Ul有效的識別為高輸入，經(jīng)過反相器Ul輸出低電平，第一、第二反相三態(tài)緩沖器U4和U5均被使能。FPGA的第四控制端k4輸出邏輯0，經(jīng)過第一反相三態(tài)緩沖器U4之后變?yōu)?.3V的邏輯1，此信號加到MOS管Jl的柵極G，M0S管Jl的漏極D、源極S之間導(dǎo)通，信號接口 603連接到地電位。同時，第一反相三態(tài)緩沖器U4輸出的邏輯I，經(jīng)過電阻R5后輸入到第二反相三態(tài)緩沖器U5，第二反相三態(tài)緩沖器U5的供電電壓，即第一可調(diào)電壓Vj是可變的，最大范圍是2.2V到5.2V，當以低于4.3V的電壓供電時，電阻R5能夠承受一部分壓降，從而保護第二反相三態(tài)緩沖器U5的輸入，當以高于4.3V的電壓供電時，最大5.2V的供電也能有效接收4.3V的高電平。第二反相三態(tài)緩沖器U5輸出邏輯0，確保二極管Dl的正負極間沒有壓差。從而信號接口 603輸出邏輯O。FPGA的第四控制端k4輸出邏輯I時，3.3V的高電平輸入到第一反相三態(tài)緩沖器U4，第一反相三態(tài)緩沖器U4輸出邏輯0，0V的電壓加到MOS管Jl的柵極G，MOS管Jl的漏極D、源極S間不導(dǎo)通，用戶接口 603對地為高阻。同時，邏輯O輸入到第二反相三態(tài)緩沖器U5，第二反相三態(tài)緩沖器U5輸出電壓值為Vj的邏輯1，再經(jīng)過二極管Dl后，在用戶接口 603輸出電壓值為Vj-0.2V的邏輯I。
[0102]參照圖7，為本發(fā)明數(shù)據(jù)采集卡實例中，可調(diào)電壓電源700和FPGA的電路圖。可調(diào)電源700共有8個獨立的電壓輸出端，輸出電壓Vl?V8，8個輸出分成4組，分別接到每一組輸入輸出電路的第一可調(diào)電壓Vj和第二可調(diào)電壓VR。此電路設(shè)計的思想是將一路可變電壓基準分時切換到不同的電壓保持器件后，再通過功率放大，構(gòu)成多路電源及參考電平。
[0103]圖7所示的電路，由FPGA的第一控制端kl輸出的編碼值驅(qū)動的16位DAC701，DAC701的輸出作為可變的電壓基準，所選的DAC701的輸出電壓范圍是OV到2.5V。DAC701后級所連接的第一運算放大器702有兩個作用，一個作用是提高驅(qū)動能力，因為DAC701直接輸出電流能力較小，而要給后級電容c充電需要較大的電流快速充電，第一運算放大器702可以輸出遠大于DAC701所能輸出的電流；另一個作用是變換電壓幅度，DAC701直接輸出的電壓幅度較小，不能滿足后級輸出電壓范圍的要求，利用第一運算放大器702進行電壓放大，能夠?qū)崿F(xiàn)任何所想要的電壓范圍。實際設(shè)計中，可以將第一運算放大器702設(shè)計成放大2.1倍，同時選擇的第一運算放大器702是軌到軌輸出，因此在5.2V供電條件下，第一運算放大器702的輸出范圍是OV到5.2V。第一運算放大器702后級連接的是模擬開關(guān)703，模擬開關(guān)703的通道控制端接收FPGA第二控制端k2輸出的開關(guān)控制信號，模擬開關(guān)703受開關(guān)控制信號的控制，可以控制選擇任一通道導(dǎo)通，也可以不使能模擬開關(guān)703，使開關(guān)703的每一個通道都不導(dǎo)通，使充電電路處于空閑狀態(tài)。模擬開關(guān)703的每一個通道后級所接的電路是完全相同的，均為一個電荷保持電容c再連接一第二運算放大器704。由于第二運算放大器704的輸入阻抗極大，則在電荷保持電容c充完電后，與之相連的通道斷開，電容c的電荷沒有釋放途徑，即使第二運算放大器704的輸入端加上一恒定的電壓。將第二運算放大器704設(shè)計成電壓跟隨器，實現(xiàn)了電壓輸出端705的輸出電壓與設(shè)置的充電電壓一致。第二運算放大器704需要軌到軌輸出，同時也要其輸出電流能力較大，能夠滿足如圖6所示的第一可調(diào)電壓Vj和第二可調(diào)電壓VR的供電要求。本實例中，圖7所示電路中所有的運算放大器都是選用軌到軌輸出，輸出能力最大可以達到300mA，這在此輸入輸出電路的設(shè)計中已能夠滿足要求。在另一實例中，圖7所示電路中所有的運算放大器也可以不選用軌到軌輸出。
[0104]在本實例中，優(yōu)選的，F(xiàn)PGA的第二控制端k2與模擬開關(guān)703之間還連接一個斯密特反相器706，用于提升開關(guān)控制信號的電壓，其供電電壓為5.2V。
[0105]對于8個獨立可調(diào)的電壓Vl?V8，其電壓調(diào)節(jié)方式如圖8所示。若產(chǎn)生8個獨立可調(diào)的電壓Vl?V8，假設(shè)FPGA產(chǎn)生的編碼值分別對應(yīng)為ml?m8，模擬開關(guān)703依次導(dǎo)通的通道為tl?t8。電壓的調(diào)節(jié)依賴于FPGA對DAC701的驅(qū)動，以及對模擬開關(guān)703的通道控制。如前所述，能夠?qū)崿F(xiàn)以一片DAC701產(chǎn)生8路或更多路可調(diào)電壓的設(shè)計，主要是每一路通道上都有一個電荷保持電容c。電容c保持電荷的時間是有限的，隨著時間的延長電容的電壓會下降，因此要在一定時間之后，再次對電容C進行充電，以維持電容C的電壓在一個恒定值。因此圖8所示的整體調(diào)節(jié)方式是一個封閉的環(huán)，也就是每間隔一定時間就會對一個通道的電容c再次進行充電，每一個通道循環(huán)進行，從而形成循環(huán)，直到輸入輸出電路停止工作。
[0106]圖8從左上角開始看，首先是空閑狀態(tài)，即模擬開關(guān)不被使能，任何通道都不導(dǎo)通，在此狀態(tài)下以編碼值ml驅(qū)動DAC701，意指以與Vl相對應(yīng)的編碼值驅(qū)動DAC，對應(yīng)通道tl輸出電壓值VI。在DAC701驅(qū)動時序完成后，延時第一預(yù)設(shè)時間，此延時是為了等待DAC701的輸出穩(wěn)定，第一預(yù)設(shè)時間的長短依據(jù)所選擇的DAC701的芯片而定。在第一預(yù)設(shè)時間延時完成后，切換模擬開關(guān)的通道，使通道tl導(dǎo)通，通道tl導(dǎo)通后即開始充電，充電需要一定時間才能充滿，因此再延時第二預(yù)設(shè)時間，第二預(yù)設(shè)時間的時間設(shè)定有兩方面考慮:一是電容c充電的最短時間，因為電容c充電時間越長則越滿，所以取一個最短能承受的時間，只要大于此時間就可以；另一方面是兩次充電的時間間隔，兩次充電之間電容C會由于漏電釋放電荷，則兩次充電的時間間隔越短越好，要求間隔短，即每一路的第二延時時間要短，根據(jù)電容電路的漏電情況，取一個最大能承受的漏電時間，根據(jù)所有的通道數(shù)，每一次的延時時間取一個最大值，只要小于此最大值即可，綜合兩方面的考慮，取一符合上述兩個條件的第二預(yù)設(shè)時間即可。第二預(yù)設(shè)時間延時完成后，再切換模擬開關(guān)703到空閑狀態(tài)，并以編碼值m2驅(qū)動DAC701，對應(yīng)通道t2輸出電壓值V2，依次按照電壓值Vl的產(chǎn)生流程依次導(dǎo)通通道t2?t8，產(chǎn)生電壓值V2?V8，并再次以ml驅(qū)動DAC701，導(dǎo)通通道tl，依此循環(huán)下去。在本示例中，優(yōu)選的，所述第一預(yù)設(shè)時間為5us，所述第二預(yù)設(shè)時間為lOOus。
[0107]實現(xiàn)輸出電壓值的修改，需要在驅(qū)動DAC701時，改變輸入到DAC701的編碼值。由于每一路電壓的輸出，都在不斷的驅(qū)動DAC701使其輸出，而且循環(huán)的周期遠短于人能感知的周期時間，因此在通過設(shè)置單元更改邏輯電平標準后，F(xiàn)PGA得到修改后的某一通道或某幾通道的與DAC701對應(yīng)的編碼值，在下一次驅(qū)動DAC701時，就應(yīng)用當前更改后的編碼值驅(qū)動DAC701，從而實現(xiàn)了輸出電壓值的更改。
[0108]根據(jù)前面的描述，可以看出，F(xiàn)PGA依據(jù)一種邏輯電平標準，控制可調(diào)電壓電源700產(chǎn)生對應(yīng)的兩個電壓值Vl和V2 (即第一可調(diào)電壓和第二可調(diào)電壓)，具有如下步驟:
[0109]步驟S1，F(xiàn)PGA依據(jù)用戶設(shè)置的邏輯電平標準產(chǎn)生第一編碼值ml和第二編碼值m2 ；開關(guān)處于空閑狀態(tài)；
[0110]步驟S2，F(xiàn)PGA的第一控制端輸出第一編碼值ml，以驅(qū)動DAC701 ；
[0111]步驟S2，延時第一預(yù)設(shè)時間后，F(xiàn)PGA的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第一通道tl導(dǎo)通，與第一通道tl對應(yīng)的電壓輸出端輸出電壓Vl ；
[0112]步驟S3，延時第二預(yù)設(shè)時間后，F(xiàn)PGA的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號使各個通道均斷開，開關(guān)切換到空閑狀態(tài)；
[0113]步驟S4，F(xiàn)PGA的第一控制端輸出第二編碼值m2，以驅(qū)動DAC701 ；
[0114]步驟S5，延時第一預(yù)設(shè)時間后，F(xiàn)PGA的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第二通道t2導(dǎo)通，與第二通道t2對應(yīng)的電壓輸出端輸出電壓V2 ；
[0115]步驟S6，延時第二預(yù)設(shè)時間后，所述開關(guān)的各個通道均斷開，開關(guān)切換到空閑狀態(tài)；
[0116]返回步驟S2，依上述過程循環(huán)執(zhí)行。
[0117]可以理解的是，當可調(diào)電壓電源700需要產(chǎn)生向多組輸入輸出電路供電的多個可調(diào)電壓時，在上述步驟SI中，還需要依據(jù)用戶設(shè)置的多個邏輯電平標準產(chǎn)生多個編碼值，然后在步驟S6之后，參照步驟S2?S6的執(zhí)行過程，依次依據(jù)多個編碼值產(chǎn)生多個可調(diào)電壓，然后再返回步驟S2循環(huán)執(zhí)行。
[0118]參照圖9，本發(fā)明還提供了一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集裝置900實施例的示意圖，所述數(shù)據(jù)采集裝置900包括設(shè)置單元901，用于接收用戶設(shè)置的邏輯電平標準；還包括數(shù)據(jù)采集卡902，數(shù)據(jù)采集卡902可以參見前述數(shù)據(jù)采集卡實施例，此處不再贅述。所述數(shù)據(jù)采集裝置900還可以包括:主控單元、供電單元、背板單元和開關(guān)卡等，上述各個單元的具體實現(xiàn)形式可參見現(xiàn)有技術(shù)。
[0119]所述設(shè)置單元901可以包括輸入裝置，例如用戶顯示界面、前面板按鍵等。作為一個舉例說明，設(shè)置單元901接收的用戶設(shè)置的邏輯電平標準為:用戶從多個預(yù)設(shè)的邏輯電平標準中選擇的其中一個邏輯電平標準。預(yù)設(shè)的邏輯電平標準可以在用戶界面上以列表的形式展現(xiàn)。作為另一個舉例說明，設(shè)置單元901接收的用戶設(shè)置的邏輯電平標準為:用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值和閾值。自定義輸入可以通過用戶顯示界面上的自定義輸入框?qū)崿F(xiàn)。
[0120]以上對本發(fā)明所提供的一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡及其數(shù)據(jù)采集裝置，進行了詳細介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
【權(quán)利要求】
1.一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集卡，用于數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集卡包括: 控制單元，用于在輸出電路處于工作狀態(tài)時，產(chǎn)生邏輯電平信號，以及在輸入電路處于工作狀態(tài)時，接收邏輯電平信號； 輸出電路，用于將控制單元產(chǎn)生的邏輯電平信號轉(zhuǎn)換為輸出信號； 輸入電路，用于將輸入信號轉(zhuǎn)換為邏輯電平信號并輸入至控制單元； 信號接口，用于接入輸入信號，以及輸出輸出信號； 固定電壓電源，用于產(chǎn)生向控制單兀供電的第一;!'亙定電壓； 其特征在于， 所述數(shù)據(jù)采集裝置包括:設(shè)置單元，用于接收用戶設(shè)置的邏輯電平標準； 所述數(shù)據(jù)采集卡還包括:可調(diào)電壓電源，用于產(chǎn)生向輸出電路和輸入電路供電的第一可調(diào)電壓和第二可調(diào)電壓； 所述控制單元還用于依據(jù)所述邏輯電平標準控制可調(diào)電壓電源產(chǎn)生第一可調(diào)電壓和第二可調(diào)電壓。
2.如權(quán)利要求1所述的數(shù)據(jù)采集卡，其特征在于， 所述控制單元依據(jù)所述邏輯電平標準產(chǎn)生對應(yīng)的兩個編碼值，所述控制單元的第一控制端輸出所述兩個編碼值； 所述可調(diào)電壓電源依據(jù)所述兩個編碼值產(chǎn)生對應(yīng)的第一可調(diào)電壓和第二可調(diào)電壓。
3.如權(quán)利要求2所述的數(shù)據(jù)采集卡，其特征在于， 所述可調(diào)電壓電源包括:DAC、第一運算放大器、具有多個通道的開關(guān)、多個接地的電容、多個第二運算放大器和多個電壓輸出端； 所述DAC、第一運算放大器和開關(guān)依次串聯(lián)連接，所述DAC的輸入端連接控制單元的第一控制端，多個通道的輸出端分別與多個第二運算放大器的輸入端對應(yīng)連接，多個通道的輸出端還分別與多個電容的非接地端對應(yīng)連接，多個第二運算放大器的輸出端分別與多個電壓輸出端對應(yīng)連接，其中兩個電壓輸出端分別輸出所述第一可調(diào)電壓和第二可調(diào)電壓。
4.如權(quán)利要求3所述的數(shù)據(jù)采集卡，其特征在于， 多個第二運算放大器的輸出端分別通過多個功率放大器與多個電壓輸出端對應(yīng)連接。
5.如權(quán)利要求3所述的數(shù)據(jù)采集卡，其特征在于， 所述控制單元的第二控制端輸出開關(guān)控制信號，所述開關(guān)依據(jù)所述開關(guān)控制信號將其中兩個通道依次導(dǎo)通。
6.如權(quán)利要求5所述的數(shù)據(jù)采集卡，其特征在于，所述控制單元依據(jù)邏輯電平標準控制可調(diào)電壓電源產(chǎn)生對應(yīng)的第一可調(diào)電壓和第二可調(diào)電壓包括: 控制單元依據(jù)邏輯電平標準產(chǎn)生第一編碼值和第二編碼值，控制單元的第一控制端輸出第一編碼值； 延時第一預(yù)設(shè)時間后，控制單元的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第一通道導(dǎo)通，與第一通道對應(yīng)的電壓輸出端輸出第一可調(diào)電壓； 延時第二預(yù)設(shè)時間后，所述開關(guān)的各個通道均斷開； 控制單元的第一控制端輸出第二編碼值； 延時第一預(yù)設(shè)時間后，控制單元的第二控制端輸出開關(guān)控制信號，開關(guān)依據(jù)開關(guān)控制信號將第二通道導(dǎo)通，與第二通道對應(yīng)的電壓輸出端輸出第二可調(diào)電壓； 延時第二預(yù)設(shè)時間后，所述開關(guān)的各個通道均斷開； 依上述過程循環(huán)執(zhí)行。
7.如權(quán)利要求3所述的數(shù)據(jù)采集卡，其特征在于， 所述數(shù)據(jù)采集卡具有多個用戶接口及其對應(yīng)的多組輸入輸出電路，一組輸入輸出電路包括一個輸出電路和一個輸入電路； 所述可調(diào)電壓電源的每兩個電壓輸出端，向其中一組輸入輸出電路輸出第一可調(diào)電壓和第二可調(diào)電壓；所述控制單元的第二控制端輸出開關(guān)控制信號，所述開關(guān)依據(jù)所述開關(guān)控制信號將所述多個通道依次導(dǎo)通。
8.如權(quán)利要求1所述的數(shù)據(jù)采集卡，其特征在于， 所述設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為: 用戶從多個預(yù)設(shè)的邏輯電平標準中選擇的其中一個邏輯電平標準。
9.如權(quán)利要求1所述的數(shù)據(jù)采集卡，其特征在于， 所述設(shè)置單元接收的用戶設(shè)置的邏輯電平標準為: 用戶在預(yù)設(shè)范圍內(nèi)自定義輸入的電平幅值和閾值。
10.如權(quán)利要求1所述的數(shù)據(jù)采集卡，其特征在于， 所述控制單元的第三控制端輸出電路選擇信號，所述電路選擇信號使輸出電路處于工作狀態(tài)時，輸入電路處于關(guān)斷狀態(tài)；所述電路選擇信號使輸入電路處于工作狀態(tài)時，輸出電路處于關(guān)斷狀態(tài)。
11.如權(quán)利要求10所述的數(shù)據(jù)采集卡，其特征在于， 所述輸入電路包括:二極管、比較器、三態(tài)緩沖器、第一電阻、第二電阻和第三電阻；二極管的負極連接信號接口，二極管的正極連接比較器的正輸入端，比較器的負輸入端接入第二可調(diào)電壓，比較器的輸出端連接三態(tài)緩沖器的輸入端，三態(tài)緩沖器的輸出端連接控制單元的第四控制端，第二電阻的一端連接比較器的輸出端，第二電阻的另一端接入第一恒定電壓，第三電阻的一端連接比較器的正輸入端，第三電阻的另一端接入第一可調(diào)電壓；控制單元的第三控制端與地之間連接第一電阻，第三控制端還連接三態(tài)緩沖器的使能端。
12.如權(quán)利要求10所述的數(shù)據(jù)采集卡，其特征在于， 所述輸出電路包括:反相器、第一反相三態(tài)緩沖器、第二反相三態(tài)緩沖器、二極管、MOS管、第四電阻、第五電阻和第六電阻； 控制單元的第四控制端和信號接口之間依次串聯(lián)連接第一反相三態(tài)緩沖器、第五電阻、第二反相三態(tài)緩沖器和二極管，二極管的負極連接信號接口，第一反相三態(tài)緩沖器的輸出端和地之間連接第六電阻，第六電阻的非接地端連接MOS管的柵極，MOS管的源極接地、MOS管的漏極連接信號接口 ；第一可調(diào)電壓向第二反相三態(tài)緩沖器供電； 控制單元的第三控制端與第二反相三態(tài)緩沖器的使能端之間依次串聯(lián)連接反相器和第四電阻，反相器的輸出端還連接第一反相三態(tài)緩沖器的使能端。
13.如權(quán)利要求11所述的數(shù)據(jù)采集卡，其特征在于， 所述固定電壓電源產(chǎn)生的第一恒定電壓還向三態(tài)緩沖器供電。
14.如權(quán)利要求11所述的數(shù)據(jù)采集卡，其特征在于， 所述固定電壓電源還用于產(chǎn)生向比較器供電的第二恒定電壓。
15.如權(quán)利要求12所述的數(shù)據(jù)采集卡，其特征在于， 所述固定電壓電源還用于產(chǎn)生向反相器和第一反相三態(tài)緩沖器供電的第三恒定電壓。
16.一種具有數(shù)字輸入輸出功能的數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集裝置包括數(shù)據(jù)采集卡，其特征在于， 所述數(shù)據(jù)采集裝置包括:設(shè)置單元，用于接收用戶設(shè)置的邏輯電平標準； 所述數(shù)據(jù)采集卡為權(quán)利要求1至15任一項所述的數(shù)據(jù)采集卡。
【文檔編號】G06F17/40GK104281720SQ201310292637
【公開日】2015年1月14日 申請日期:2013年7月12日 優(yōu)先權(quán)日:2013年7月12日
【發(fā)明者】譚靈焱, 王悅, 王鐵軍, 李維森 申請人:蘇州普源精電科技有限公司