控制器的制造方法
【專利摘要】本發(fā)明提供控制器。根據(jù)實施方式，控制器具備生成部和作成部。生成部基于表示形成ECC（糾錯碼）幀的多個比特的各個的讀出等級的讀出數(shù)據(jù)和譯碼了的ECC幀，按形成譯碼了的ECC幀的每個比特對正確比特值與讀出等級的組合的出現(xiàn)次數(shù)進行計數(shù)，從而生成信道矩陣。作成部，基于信道矩陣以統(tǒng)計方式算出每個讀出等級的正確比特值的似然度，從而作成表。
【專利說明】控制器
【技術(shù)領(lǐng)域】
[0001]實施方式涉及非易失性半導體存儲器的控制器。
【背景技術(shù)】
[0002]從非易失性半導體存儲器讀出的讀出數(shù)據(jù)，通常是按照被稱為LLR表的事先作成的表被向?qū)?shù)似然比(LLR; Log-Likelihood Ratio)轉(zhuǎn)換并進行糾錯。寫入數(shù)據(jù)(即正確比特值)相對于讀出數(shù)據(jù)的似然度，依存于該讀出數(shù)據(jù)的存儲區(qū)域受到的應力而變化。
[0003]即使事先作成了針對多個代表性的應力(例如,F1D (Program Disturb,編程干擾)、DR (Data Retention,數(shù)據(jù)保持)、RD (Read Disturb,讀取干擾)等)最佳化了的多個LLR表，仍然難以應對非易失性半導體存儲器的存儲器單元有可能承受的各種各樣的應力的全部。即，即使事先作成多個LLR表，仍有可能在一部分預料之外的應力(例如，DR應力與RD應力的復合應力)之下無法抑制糾錯能力的劣化。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施方式提供能夠?qū)⒆x出數(shù)據(jù)穩(wěn)定地轉(zhuǎn)換成適當?shù)乃迫欢刃畔⒁赃M行糾錯的非易失性半導體存儲器的控制器。
[0005]根據(jù)實施方式，控制器具備譯碼器、生成部和作成部。譯碼器，從非易失性半導體存儲器輸入表示形成第IECC (糾錯碼)幀的多個比特的各個的讀出等級的第I讀出數(shù)據(jù)，按照第I表將第I讀出數(shù)據(jù)轉(zhuǎn)換成第I似然度信息，得到通過利用第I似然度信息進行譯碼而譯碼了的第IECC幀。生成部，基于第I讀出數(shù)據(jù)和譯碼了的第IECC幀，按形成譯碼了的第IECC幀的每個比特對正確比特值與讀出等級的組合的出現(xiàn)次數(shù)進行計數(shù)，從而生成信道矩陣。作成部，基于信道矩陣以統(tǒng)計方式算出每個讀出等級的正確比特值的似然度，由此作成第2表。
[0006]根據(jù)實施方式，提供能夠?qū)⒆x出數(shù)據(jù)穩(wěn)定地轉(zhuǎn)換成適當?shù)乃迫欢刃畔⒁赃M行糾錯的非易失性半導體存儲器的控制器。
【專利附圖】

【附圖說明】
[0007]圖1是對第I實施方式涉及的控制器進行例示的框圖。
[0008]圖2是對來自于非易失性半導體存儲器的低頁的讀出數(shù)據(jù)進行例示的圖。
[0009]圖3是對低頁的信道矩陣進行例示的表。
[0010]圖4是對用于參照圖3的信道矩陣的要素的2維排列進行例示的表。
[0011]圖5是Vth跟蹤失敗對LLR造成的影響的說明圖。
[0012]圖6是在執(zhí)行DLE (Dynamic LLR Estimation,動態(tài)對數(shù)似然比估算)時優(yōu)先譯碼的LDPC (Low Density Parity Check,低密度奇偶校驗)巾貞的說明圖。
[0013]圖7是對由圖1的控制器所進行的LDPC幀的譯碼工作進行例示的流程圖。
[0014]圖8是對圖1的控制器的追加的DLE的執(zhí)行條件進行例示的流程圖?！揪唧w實施方式】
[0015]下面，一邊參照附圖一邊進行實施方式的說明。此外，下面對與已說明的要素相同或者類似的要素標注相同或者類似的附圖標記，基本省略重復的說明。
[0016](第I實施方式)
[0017]第I實施方式涉及的控制器100，如圖1所例示的那樣，具備譯碼器101、信道矩陣生成部102和固件103。控制器100讀出NAND存儲器110中存儲的數(shù)據(jù)，糾正讀出數(shù)據(jù)所含的錯誤。此外，控制器100也可以具備例如對數(shù)據(jù)進行糾錯編碼化的功能、在NAND存儲器110中寫入糾錯代碼化了的數(shù)據(jù)(即,ECC (Error Correction Code,糾錯碼)巾貞)的功能
坐寸ο
[0018]譯碼器101從NAND存儲器110以ECC幀為單位而輸入讀出數(shù)據(jù)。讀出數(shù)據(jù)，不僅包括關(guān)于形成ECC幀的多個比特的各個的硬判定比特值、而且包括關(guān)于這些多個比特的各個的多個(例如3個)軟判定比特值。如果換言之，則讀出數(shù)據(jù)表示形成ECC幀的多個比特的各個的讀出等級。在下面的說明中，ECC幀設(shè)為LDPC幀。而且，ECC幀也可以分離在多個芯片(多個信道矩陣)上。此外，譯碼器101也可以經(jīng)由沒有圖示的NAND接口輸入讀出數(shù)據(jù)。
[0019]這里，如圖2所例示的那樣，根據(jù)所謂2-3-2碼這一方式，用2個閾值電壓讀出低頁(即，在存儲器單元中存儲的最下位比特)。具體而言，如果相對于寫入電壓按升序分配Er、A、B、C、D、E、F以及G這8個等級進行說明，則在寫入比特值為“XY1”(這里，X和Y指的是“O”或“I”)的情況下，寫入電壓存在于Er或E?G中的任意一個，在寫入比特值為“ΧΥ0”的情況下，寫入電壓存在于B?D。
[0020]因此，能夠用Er與A的邊界的閾值電壓Va和D與E的邊界的閾值電壓Ve，對低頁進行讀出。利用了閾值電壓\的讀出結(jié)果被稱為ARead，利用了閾值電壓Ve的讀出結(jié)果被稱為ERead。而且，通過ARead與ERead的ENOR運算，得到低頁的硬判定比特(HBRead)(參照圖2的“低”)。
[0021 ] 另外，通過利用比閾值電壓Va高2級的閾值電壓V雛R以及低2級的閾值電壓νΑ_2ΔΚ還有比閾值電壓Ve高2級的閾值電壓νΕ+2ΔΚ和低2級的閾值電壓νΕ_2ΔΚ所得的讀出結(jié)果的ENOR運算，得到一個低頁的軟判定比特(參照圖2的“ENOR (SB1)”)。
[0022]而且，通過利用比閾值電壓Va高3級的閾值電壓νΑ+3ΔΚ、低3級的閾值電壓νΑ_3ΔΚ、高I級的閾值電壓νΑ+ Δ κ以及低I級的閾值電壓νΑ_ Δ κ、還有比閾值電壓Ve高3級的閾值電壓νΕ+3ΛΚ、低3級的閾值電壓νΕ_3ΔΚ、高I級的閾值電壓νΕ+ΔΚ和低I級的閾值電壓νΕ_ΔΚ所得的讀出結(jié)果的ENOR運算，得到一個低頁軟判定比特(參照圖2的“EN0R3 (SB2)”)。利用C與D的邊界的閾值電壓Vc所得的讀出結(jié)果也還是一個低頁的軟判定比特(參照圖2的“CRead(SB3)”)。
[0023]“CRead (SB3)”、“EN0R3 (SB2)”、“EN0R (SB1)” 以及“Lower”這 4 個比特，用作表示相對應的讀出等級(RD)的索引(index)(參照圖2的“索引”)。例如，“15” (= 1111)這一索引表示最低的讀出等級“O”(即，νΑ_3ΛΚ以下)。另一方面，“7”(= 0111)這一索引表示最聞的讀出等級“15”(即，Ve + 3ΔΚ以上)。
[0024]譯碼器101按照由固件103設(shè)定的表將讀出數(shù)據(jù)轉(zhuǎn)換成似然度信息。在下面的說明中，將似然度信息設(shè)為LLR，將表設(shè)為LLR表(即，讀出數(shù)據(jù)與LLR相對應的表)。
[0025]譯碼器101使用LLR反復進行譯碼。如果LDPC幀的譯碼成功，則譯碼器101也可以將譯碼了的LDPC幀向例如未圖示的信息處理部輸出。另外，譯碼器101在DLE執(zhí)行時將譯碼成功了的LDPC幀向信道矩陣生成部102輸出。
[0026]信道矩陣生成部102，在DLE執(zhí)行時，從譯碼器101輸入譯碼成功了的I以上的LDPC幀，從NAND存儲器110 (或者經(jīng)由未圖示的NAND接口)輸入與該LDPC幀對應的讀出數(shù)據(jù)。
[0027]信道矩陣生成部102，在DLE執(zhí)行時，按形成輸入的LDPC幀的每個比特檢測正確比特值以及讀出等級(或者上述的索引)。如果參照譯碼了的LDPC幀的比特值，則能夠?qū)φ_比特值進行檢測。信道矩陣生成部102通過對正確比特值與讀出等級的組合的出現(xiàn)次數(shù)進行計數(shù)，生成信道矩陣。信道矩陣生成部102將信道矩陣向固件103輸出。
[0028]具體而言，信道矩陣生成部102，關(guān)于2-3-2碼方式的低頁能夠生成圖3所例示的信道矩陣。圖3的矩陣大小為2行X16列。行表示正確比特值，列表示與讀出等級相對應的索引。例如，如 果輸入的LDPC幀中的某一比特的正確比特值為“ I”且讀出等級的索引為“1111”，則信道矩陣生成部102將信道矩陣的第I行第I列的要素的計數(shù)加一。
[0029]固件103在DLE的執(zhí)行時從信道矩陣生成部102輸入信道矩陣。固件103基于信道矩陣而作成LLR表。固件103根據(jù)需要在譯碼器101中設(shè)定作成了的LLR表。此外，固件103也可以改稱為表作成部103。而且，表作成部103也可以以硬件方式來安裝以取代固件。
[0030]具體而言，固件103通過基于信道矩陣以統(tǒng)計的方式算出每個讀出等級的正確比特值的似然度(具體而言，為LLR)，作成LLR表。例如如果通過圖4所例示的2維排列參照圖3的信道矩陣的各要素來說明，則固件103能夠通過下面的數(shù)式(I)以統(tǒng)計的方式算出每個讀出等級(RD = O、...,15)的正確比特值的LLR。
【權(quán)利要求】
1.一種控制器，其中，具備: 譯碼器，其從非易失性半導體存儲器輸入第I讀出數(shù)據(jù)，按照第I表將所述第I讀出數(shù)據(jù)轉(zhuǎn)換成第I似然度信息，得到通過利用所述第I似然度信息進行譯碼而譯碼了的第IECC幀，所述第I讀出數(shù)據(jù)表示形成第IECC幀的多個比特的各個的讀出等級； 生成部，其基于所述第I讀出數(shù)據(jù)和所述譯碼了的第IECC幀，按形成所述譯碼了的第IECC幀的每個比特，對正確比特值與讀出等級的組合的出現(xiàn)次數(shù)進行計數(shù)，從而生成信道矩陣；和 作成部，其基于所述信道矩陣以統(tǒng)計方式算出每個讀出等級的正確比特值的似然度，從而作成第2表。
2.根據(jù)權(quán)利要求1所述的控制器，其中， 所述譯碼器，從所述非易失性半導體存儲器輸入第2讀出數(shù)據(jù)，按照所述第2表將所述第2讀出數(shù)據(jù)轉(zhuǎn)換成第2似然度信息，得到通過利用所述第2似然度信息進行譯碼而譯碼了的第2ECC幀，所述第2讀出數(shù)據(jù)表示形成不同于所述第IECC幀的第2ECC幀的多個比特的各個的讀出等級。
3.根據(jù)權(quán)利要求2所述的控制器，其中， 所述第IECC幀存儲在與所述第2ECC幀相同的頁中。
4.根據(jù)權(quán)利要求2所述的控制器，其中， 所述第IECC幀存儲在與所述第2ECC幀相同的區(qū)塊中。
5.根據(jù)權(quán)利要求2所述的控制器，其中， 所述第IECC幀存儲在與所述第2ECC幀相同的字線中。
6.根據(jù)權(quán)利要求1所述的控制器，其中， 所述譯碼器，在與所述第IECC幀不同的第2ECC幀的譯碼失敗時，從所述非易失性半導體存儲器輸入所述第I讀出數(shù)據(jù)，按照所述第I表將所述第I讀出數(shù)據(jù)轉(zhuǎn)換成所述第I似然度信息，得到通過利用所述第I似然度信息進行譯碼而譯碼了的第IECC幀。
7.根據(jù)權(quán)利要求1所述的控制器，其中， 所述譯碼器，在與所述第IECC幀不同的第2ECC幀的存儲區(qū)域中的W / E次數(shù)達到閾值時，從所述非易失性半導體存儲器輸入所述第I讀出數(shù)據(jù)，按照所述第I表將所述第I讀出數(shù)據(jù)轉(zhuǎn)換成所述第I似然度信息，得到通過利用所述第I似然度信息進行譯碼而譯碼了的第IECC幀。
8.根據(jù)權(quán)利要求1所述的控制器，其中， 所述譯碼器，在對于不同于所述第IECC幀的第2ECC幀的存儲區(qū)域執(zhí)行Vth跟蹤時，從所述非易失性半導體存儲器輸入所述第I讀出數(shù)據(jù)，按照所述第I表將所述第I讀出數(shù)據(jù)轉(zhuǎn)換成所述第I似然度信息，得到通過利用所述第I似然度信息進行譯碼而譯碼了的第IECC中貞。
9.根據(jù)權(quán)利要求1所述的控制器，其中， 所述作成部按固件安裝。
10.一種控制器,其中，具備: 生成部，其從非易失性半導體存儲器輸入第I讀出數(shù)據(jù)，基于所述第I讀出數(shù)據(jù)與第IECC幀,按形成所述第IECC幀的每個比特對正確比特值與讀出等級的組合的出現(xiàn)次數(shù)進行計數(shù)，從而生成信道矩陣，所述第I讀出數(shù)據(jù)表示形成與已知數(shù)據(jù)相當?shù)乃龅贗ECC幀的多個比特的各個的讀出等級；和 作成部，其基于所述信道矩陣以統(tǒng)計方式算出每個讀出等級的正確比特值的似然度，從而作成第I表。
11.根據(jù)權(quán)利要求10所述的控制器，其中， 還具備譯碼器，該譯碼器從所述非易失性半導體存儲器輸入第2讀出數(shù)據(jù)，按照所述第I表將所述第2讀出數(shù)據(jù)轉(zhuǎn)換成第I似然度信息，得到通過利用所述第I似然度信息進行譯碼而譯碼了的第2ECC幀，所述第2讀出數(shù)據(jù)表示形成不同于所述第IECC幀的第2ECC幀的多個比特的 各個的讀出等級。
【文檔編號】G06F11/10GK103970619SQ201310154051
【公開日】2014年8月6日 申請日期:2013年4月28日 優(yōu)先權(quán)日:2013年2月6日
【發(fā)明者】櫻田健次, 內(nèi)川浩典 申請人:株式會社 東芝