Tbt芯片集成系統(tǒng)及方法
【專利摘要】一種TBT芯片集成系統(tǒng)及方法，應(yīng)用于主板的處理器中，該主板包括PCIe插槽、系統(tǒng)總線及BIOS系統(tǒng)。該主板通過PCIe插槽連接有一張PCIe外接卡。該系統(tǒng)包括：集成模塊用于將TBT芯片、微控制單元及EEPROM集成在PCIe外接卡上，并將PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制單元連接至系統(tǒng)總線上；設(shè)置模塊，用于定義微控制單元支持TBT芯片的TBT協(xié)議參數(shù)表，并通過BIOS系統(tǒng)設(shè)定支持TBT芯片所需的GPIO信號(hào)參數(shù)；控制模塊，用于根據(jù)GPIO信號(hào)參數(shù)將微控制單元的各信號(hào)管腳Pin與TBT芯片進(jìn)行關(guān)聯(lián)，并通過系統(tǒng)總線輸出GPIO信號(hào)控制TBT芯片執(zhí)行相應(yīng)的TBT協(xié)議功能。
【專利說明】TBT芯片集成系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種I/O端口集成系統(tǒng)及方法，特別是關(guān)于一種TBT芯片集成系統(tǒng)及 方法。

【背景技術(shù)】
[0002] Thunderbolt (簡(jiǎn)稱TBT)是一種由英特爾發(fā)表的連接器標(biāo)準(zhǔn)。TBT芯片是一種具 有極高的數(shù)據(jù)傳輸速率的高速I/O端口，具有數(shù)據(jù)傳輸速度快及功能多元化特性，包括高 效能周邊配備（PCI Express，PCIe)功能和高解像顯示功能。若需要在主板上完整地來支 持TBT芯片的所有功能，則需要額外的七條線路拉到南北橋（PCH)的GPI0來處理。
[0003] 目前，搭載TBT芯片的設(shè)計(jì)一般設(shè)計(jì)在主板上（TBT On Board)，這種設(shè)計(jì)雖然設(shè)計(jì) 方便，但是會(huì)獨(dú)占一組PCIe插槽（Slot)，這樣缺乏PCIe擴(kuò)充的彈性，而且該主板為一塊特 殊支持TBT的主板。于習(xí)知技術(shù)中，搭載TBT芯片的設(shè)計(jì)也可以集成在一塊外接卡上（TBT On Card)。參考圖1所示，TBT芯片10集成在PCIe外接卡1上，將PCIe外接卡1插入主 板2的PCIe插槽21時(shí)，則必須要額外的七條線路（Fly-Wire)拉到南北橋（PCH)22的GPI0 來處理。這種設(shè)計(jì)會(huì)造成主板2設(shè)計(jì)的組裝時(shí)需要多出一條包裝七條線路的外接線，如圖 1所示的外接線Cable-2。


【發(fā)明內(nèi)容】

[0004] 鑒于以上內(nèi)容，有必要提供一種TBT芯片集成系統(tǒng)及方法，無需連接額外的外接 線就能夠?qū)BT芯片集成在標(biāo)準(zhǔn)的PCIe外接卡上，并將標(biāo)準(zhǔn)的PCIe主板通過更新BIOS來 支持TBT協(xié)議功能。
[0005] 所述的TBT芯片集成系統(tǒng)集成在主板的處理器中，所述的主板包括PCIe插槽、系 統(tǒng)總線及BIOS系統(tǒng)、該主板通過PCIe插槽連接有一張 PCIe外接卡。所述的TBT芯片集成 系統(tǒng)包括：集成模塊，用于將TBT芯片、微控制單元及EEPR0M集成在PCIe外接卡上，以及 將PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制單元連接至主板的系統(tǒng)總線上；設(shè) 置模塊，用于定義微控制單元支持TBT芯片的TBT協(xié)議參數(shù)表，將該TBT協(xié)議參數(shù)表存儲(chǔ)在 EEPR0M中，并通過BIOS系統(tǒng)根據(jù)TBT協(xié)議參數(shù)表設(shè)定微控制單元支持TBT芯片所需的GPI0 信號(hào)參數(shù)；控制模塊，用于根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元的各個(gè)信號(hào)管腳Pin與 TBT芯片進(jìn)行關(guān)聯(lián)來支持TBT協(xié)議功能，及通過系統(tǒng)總線輸出GPI0信號(hào)控制TBT芯片執(zhí)行 相應(yīng)的TBT協(xié)議功能。
[0006] 所述的TBT芯片集成方法應(yīng)用于主板的處理器中，所述的主板包括PCIe插槽、系 統(tǒng)總線及BIOS系統(tǒng)，該主板通過PCIe插槽連接有一張 PCIe外接卡。該方法包括：將TBT芯 片、微控制單元及EEPR0M集成在PCIe外接卡上；將PCIe外接卡接插入PCIe插槽中使TBT 芯片及微控制單元連接至主板的系統(tǒng)總線上；定義微控制單元支持TBT芯片的TBT協(xié)議參 數(shù)表，并將該TBT協(xié)議參數(shù)表存儲(chǔ)在EEPR0M中；通過BIOS系統(tǒng)根據(jù)TBT協(xié)議參數(shù)表設(shè)定微 控制單元支持TBT芯片所需的GPI0信號(hào)參數(shù)；根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元的 各個(gè)信號(hào)管腳Pin與TBT芯片進(jìn)行關(guān)聯(lián)來支持TBT協(xié)議功能；及通過系統(tǒng)總線輸出GPIO信 號(hào)控制TBT芯片執(zhí)行相應(yīng)的TBT協(xié)議功能。
[0007] 相較于現(xiàn)有技術(shù)，本發(fā)明所述的TBT芯片集成系統(tǒng)及方法，能夠?qū)BT芯片集成 在標(biāo)準(zhǔn)的PCIe外接卡上，并通過更新BIOS設(shè)定微控制單元的各信號(hào)管腳的信號(hào)參數(shù)輸出 TBT芯片所需要的各種GPI0信號(hào)。這種設(shè)計(jì)不需連接額外的外接線就能夠讓PCIe主板支 持TBT協(xié)議功能。

【專利附圖】

【附圖說明】
[0008] 圖1是現(xiàn)有技術(shù)中將TBT芯片集成在一張外接卡上的示意圖。
[0009] 圖2是本發(fā)明TBT芯片集成系統(tǒng)較佳實(shí)施例的運(yùn)行環(huán)境示意圖。
[0010] 圖3是本發(fā)明TBT芯片集成方法較佳實(shí)施例的流程圖的流程圖。
[0011] 圖4是本發(fā)明一種支持TBT協(xié)議功能的TBT協(xié)議參數(shù)表的示意圖。
[0012] 主要元件符號(hào)說明
[0013] PCIe 外接卡 1
[0014] TBT 芯片 10
[0015] 微控制單元 11
[0016] EEPR0M 12
[0017]主板 2
[0018] TBT芯片集成系統(tǒng) 20
[0019] 集成模塊 201
[0020] 設(shè)置模塊 202
[0021] 控制模塊 203
[0022] PCIe 插槽 21
[0023] 南北橋 22
[0024] BIOS 系統(tǒng) 23
[0025] 存儲(chǔ)單元 24
[0026] 處理器 25
[0027] SMbus 總線 26

【具體實(shí)施方式】
[0028] 參閱圖2所示，是本發(fā)明TBT (Thunderbolt的簡(jiǎn)稱)芯片集成系統(tǒng)20較佳實(shí)施例 的運(yùn)行環(huán)境示意圖。在本實(shí)施例中，所述的TBT芯片集成系統(tǒng)20被處理器（CPU) 25執(zhí)行， 該處理器25集成在主板2中，該主板2安裝于一種電子裝置中。所述的電子裝置為一種服 務(wù)器、個(gè)人計(jì)算機(jī)、手機(jī)、或PDA(Personal Digital Assistant,個(gè)人數(shù)字助理)等。該主板 2包括，但不僅限于，PCIe插槽（PCIe-slot) 21、南北橋（PCH) 22、基本輸入輸出系統(tǒng)（Basic Input-Output System,簡(jiǎn)稱BIOS系統(tǒng))23、存儲(chǔ)單元24及處理器25。該P(yáng)CIe插槽21通過 系統(tǒng)總線（SMbus總線）26與南北橋22相連接，該BIOS系統(tǒng)23及處理器25均通過SMbus 總線26與南北橋22相互進(jìn)行數(shù)據(jù)通信。
[0029] 在本實(shí)施例中，所述的主板2通過PCIe插槽21連接有一張 PCIe外接卡（PCI Express)l，該P(yáng)CIe外接卡1包括TBT芯片10、微控制單元（MCU)ll以及EEPR0M12。所述 的PCIe外接卡1通過SMbus總線26能夠使PCIe外接卡1的TBT芯片10與SMbus總線26 與主板2的相互進(jìn)行數(shù)據(jù)通信。所述的TBT芯片10是一種符合連接器標(biāo)準(zhǔn)的高速I/O連 接埠 （Supper I/O Port)。該TBT芯片10是一種具有極高的數(shù)據(jù)傳輸速率及功能多元化特 性，其包括商效能周邊配備PCIe功能和商解像顯不功能。
[0030] 在本實(shí)施例中，所述的TBT芯片集成系統(tǒng)20通過BIOS系統(tǒng)23更新微控制單元11 的各個(gè)信號(hào)管腳Pin參數(shù)設(shè)置來控制TBT芯片10的高速I/O功能，即PCIe功能及高解像 顯示功能。該TBT芯片集成系統(tǒng)20包括集成模塊201、設(shè)置模塊202及控制模塊203。本 發(fā)明所稱的功能模塊是指一種能夠處理器25所執(zhí)行并且能夠完成固定功能的一系列程序 指令段，其存儲(chǔ)于存儲(chǔ)單元24中。
[0031] 所述的集成模塊201用于將TBT芯片10、微控制單元11及EEPR0M12集成在PCIe 外接卡1上，以及將PCIe外接卡1插入主板2的PCIe插槽21中，從而使TBT芯片10及微 控制單元11連接至主板2的SMBus總線26上。
[0032] 所述的設(shè)置模塊202用于定義微控制單元11支持TBT芯片10的TBT協(xié)議參數(shù) 表，并將該TBT協(xié)議參數(shù)表存儲(chǔ)在EEPR0M12中。參考圖4所示，是一種支持TBT協(xié)議功能 的TBT協(xié)議參數(shù)表。該TBT協(xié)議參數(shù)表存儲(chǔ)有微控制單元11在不同工作模式下的各個(gè)信號(hào) 管腳Pin的信號(hào)參數(shù)。例如，當(dāng)微控制單元11處于正常工作模式（Normal mode with NHI) 下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的信號(hào)參數(shù)分別設(shè)置為邏輯 及"1"。當(dāng)微控制單元11處于TBT測(cè)試模式（TBT Debug)下的Sim-Pin3管腳、Sim-Pin6 管腳及Sim-Pin7管腳的信號(hào)參數(shù)均設(shè)置為邏輯"1"。
[0033] 所述的設(shè)置模塊202還用于通過BIOS系統(tǒng)23根據(jù)定義的TBT協(xié)議參數(shù)表設(shè)定微 控制單元11支持TBT芯片10所需的GPI0信號(hào)參數(shù)。在本實(shí)施例中，所述的GPI0信號(hào)參 數(shù)包括TBT芯片10執(zhí)行高效能周邊配備功能的PCIe信號(hào)參數(shù)以及TBT芯片10執(zhí)行高解 像顯示功能的顯示信號(hào)參數(shù)。
[0034] 所述的控制模塊203用于根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元11的各個(gè)信號(hào) 管腳Pin與TBT芯片10進(jìn)行關(guān)聯(lián)來支持TBT協(xié)議功能，以及通過SMBus總線26輸出GPI0 信號(hào)控制TBT芯片10執(zhí)行相應(yīng)的TBT協(xié)議功能。例如，當(dāng)SMBus總線26連接有網(wǎng)卡時(shí)，微 控制單元11輸出網(wǎng)絡(luò)傳輸信號(hào)控制TBT芯片10執(zhí)行PCIe功能；當(dāng)SMBus總線26連接有 顯示設(shè)備（Monitor)時(shí)，微控制單元11輸出顯示信號(hào)控制TBT芯片10執(zhí)行高解像顯示功 能。
[0035] 參閱圖3所示，是本發(fā)明TBT芯片集成方法較佳實(shí)施例的流程圖的流程圖。在本 實(shí)施例中，所述的方法能夠?qū)BT芯片10集成在標(biāo)準(zhǔn)的PCIe外接卡1上，并通過更新BIOS 系統(tǒng)來設(shè)定微控制單元11各個(gè)信號(hào)管腳Pin的信號(hào)參數(shù)來提供TBT芯片10所需要的各 種GPI0信號(hào)。這種設(shè)計(jì)不需連接額外的外接線(如圖1所示的外接線Cable-2)，讓標(biāo)準(zhǔn)的 PCIe主板2通過更新BIOS系統(tǒng)23來支持TBT協(xié)議功能。
[0036] 步驟S31，集成模塊201將TBT芯片10、微控制單元11及EEPR0M12集成在PCIe 外接卡1上。
[0037] 步驟S32,集成模塊201將PCIe外接卡插入主板2的PCIe插槽21中，從而使TBT 芯片及MCU連接至主板2的SMBus總線26上。
[0038] 步驟S33,設(shè)置模塊202定義微控制單元11支持TBT芯片10的TBT協(xié)議參數(shù)表， 并將該TBT協(xié)議參數(shù)表存儲(chǔ)在EEPR0M12中。參考圖4所示，所述的TBT協(xié)議參數(shù)表包括 微控制單元11在不同工作模式下的各個(gè)信號(hào)管腳（Pin)的信號(hào)參數(shù)。例如，當(dāng)微控制單 兀11處于正常工作模式（Normal mode with NHI)下的Sim_Pin3管腳、Sim_Pin6管腳及 Sim-Pin7管腳的信號(hào)參數(shù)分別設(shè)置為邏輯及"1"。當(dāng)微控制單元11處于TBT測(cè) 試模式（TBT Debug)下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的信號(hào)參數(shù)均設(shè) 置為邏輯"1"。
[0039] 步驟S34,設(shè)置模塊202通過BIOS系統(tǒng)23根據(jù)定義的TBT協(xié)議參數(shù)表設(shè)定微控制 單元11支持TBT芯片10所需的GPI0信號(hào)參數(shù)。所述的GPI0信號(hào)參數(shù)包括TBT芯片10 執(zhí)行高效能周邊配備功能的PCIe信號(hào)參數(shù)以及TBT芯片10執(zhí)行高解像顯示的顯示信號(hào)參 數(shù)。
[0040] 步驟S35,控制模塊203根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元11的各個(gè)信號(hào)管 腳Pin與TBT芯片10進(jìn)行關(guān)聯(lián)來支持TBT協(xié)議功能。
[0041] 步驟S36,控制模塊203通過SMBus總線26輸出GPI0信號(hào)控制TBT芯片10執(zhí)行 相應(yīng)的TBT協(xié)議功能。例如，當(dāng)SMBus總線26連接有網(wǎng)卡時(shí)，微控制單元11輸出網(wǎng)絡(luò)傳輸 信號(hào)控制TBT芯片10執(zhí)行PCIe功能；當(dāng)SMBus總線26連接有顯示設(shè)備（Monitor)時(shí)，微 控制單元11輸出顯示信號(hào)控制TBT芯片10執(zhí)行高解像顯示功能。
[〇〇42] 以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照以上較佳實(shí)施例對(duì) 本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行 修改或者等同替換都不應(yīng)脫離本發(fā)明技術(shù)方案的精神和范圍。
【權(quán)利要求】
1. 一種TBT芯片集成系統(tǒng)，集成在主板的處理器中，所述的主板包括PCIe插槽、系統(tǒng) 總線及BIOS系統(tǒng)、該主板通過PCIe插槽連接有一張 PCIe外接卡，其特征在于，所述的TBT 芯片集成系統(tǒng)包括： 集成模塊，用于將TBT芯片、微控制單元及EEPR0M集成在PCIe外接卡上，以及將PCIe 外接卡接插入PCIe插槽中使TBT芯片及微控制單元連接至主板的系統(tǒng)總線上； 設(shè)置模塊，用于定義微控制單元支持TBT芯片的TBT協(xié)議參數(shù)表，將該TBT協(xié)議參數(shù)表 存儲(chǔ)在EEPR0M中，并通過BIOS系統(tǒng)根據(jù)TBT協(xié)議參數(shù)表設(shè)定微控制單元支持TBT芯片所 需的GPI0信號(hào)參數(shù)； 控制模塊，用于根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元的各個(gè)信號(hào)管腳Pin與TBT芯 片進(jìn)行關(guān)聯(lián)來支持TBT協(xié)議功能，以及通過系統(tǒng)總線輸出GPI0信號(hào)控制TBT芯片執(zhí)行相應(yīng) 的TBT協(xié)議功能。
2. 如權(quán)利要求1所述的TBT芯片集成系統(tǒng)，其特征在于，所述的TBT芯片是一種符合連 接器標(biāo)準(zhǔn)的高速I/O端口，其具有高數(shù)據(jù)傳輸速率及功能多元化的特性。
3. 如權(quán)利要求1所述的TBT芯片集成系統(tǒng)，其特征在于，所述的TBT協(xié)議功能包括高效 能周邊配備PCIe功能及高解像顯示功能。
4. 如權(quán)利要求1所述的TBT芯片集成系統(tǒng)，其特征在于，所述的GPI0信號(hào)參數(shù)包括TBT 芯片執(zhí)行高效能周邊配備PCIe功能的PCIe信號(hào)參數(shù)以及TBT芯片執(zhí)行高解像顯示的顯示 信號(hào)參數(shù)。
5. 如權(quán)利要求1所述的TBT芯片集成系統(tǒng)，其特征在于，所述的TBT協(xié)議參數(shù)表存儲(chǔ)有 微控制單元在不同工作模式下的各個(gè)信號(hào)管腳Pin的信號(hào)參數(shù)。
6. -種TBT芯片集成方法，應(yīng)用于主板的處理器中，所述的主板包括PCIe插槽、系統(tǒng)總 線及BIOS系統(tǒng)、該主板通過PCIe插槽連接有一張 PCIe外接卡，其特征在于，該方法包括： 將TBT芯片、微控制單元及EEPR0M集成在PCIe外接卡上； 將PCIe外接卡接插入PCIe插槽中使TBT芯片及微控制單元連接至主板的系統(tǒng)總線 上； 定義微控制單元支持TBT芯片的TBT協(xié)議參數(shù)表，并將該TBT協(xié)議參數(shù)表存儲(chǔ)在 EEPR0M 中； 通過BIOS系統(tǒng)根據(jù)TBT協(xié)議參數(shù)表設(shè)定微控制單元支持TBT芯片所需的GPI0信號(hào)參 數(shù)； 根據(jù)設(shè)定的GPI0信號(hào)參數(shù)將微控制單元的各個(gè)信號(hào)管腳Pin與TBT芯片進(jìn)行關(guān)聯(lián)來 支持TBT協(xié)議功能； 通過系統(tǒng)總線輸出GPI0信號(hào)控制TBT芯片執(zhí)行相應(yīng)的TBT協(xié)議功能。
7. 如權(quán)利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT芯片是一種符合連 接器標(biāo)準(zhǔn)的高速I/O端口，其具有高數(shù)據(jù)傳輸速率及功能多元化的特性。
8. 如權(quán)利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT協(xié)議功能包括高效 能周邊配備PCIe功能及高解像顯示功能。
9. 如權(quán)利要求6所述的TBT芯片集成方法，其特征在于，所述的GPI0信號(hào)參數(shù)包括TBT 芯片執(zhí)行高效能周邊配備PCIe功能的PCIe信號(hào)參數(shù)以及TBT芯片執(zhí)行高解像顯示的顯示 信號(hào)參數(shù)。
10.如權(quán)利要求6所述的TBT芯片集成方法，其特征在于，所述的TBT協(xié)議參數(shù)表存儲(chǔ) 有微控制單元在不同工作模式下的各個(gè)信號(hào)管腳Pin的信號(hào)參數(shù)。
【文檔編號(hào)】G06F13/20GK104063341SQ201310090084
【公開日】2014年9月24日 申請(qǐng)日期:2013年3月20日 優(yōu)先權(quán)日:2013年3月20日
【發(fā)明者】黃宏棋, 潘柏彥 申請(qǐng)人:鴻富錦精密工業(yè)(武漢)有限公司, 鴻海精密工業(yè)股份有限公司