用于usb2.0高速的時鐘數(shù)據(jù)恢復(fù)電路的制作方法
【專利摘要】本發(fā)明公開了一種用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路，包括：采樣電路，對串行數(shù)據(jù)在1bit周期內(nèi)采樣5次得到5bit數(shù)據(jù)，并將其傳送給數(shù)據(jù)判定電路；所述數(shù)據(jù)判定電路，根據(jù)輸入的5bit數(shù)據(jù)，生成1bit數(shù)據(jù)和數(shù)據(jù)控制信號，然后將其送入彈性緩沖電路；所述彈性緩沖電路，用于補(bǔ)償收發(fā)端的數(shù)據(jù)時鐘差異，在所述數(shù)據(jù)控制信號的控制下，對輸入的1bit數(shù)據(jù)進(jìn)行處理，得到恢復(fù)出來的串行數(shù)據(jù)。本發(fā)明能夠?qū)崿F(xiàn)最大±40%的數(shù)據(jù)偏差的容忍度，從中正確的恢復(fù)數(shù)據(jù)。
【專利說明】用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及USB (Universal Serial Bus通用串行總線)領(lǐng)域,特別是涉及一種用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路。

【背景技術(shù)】
[0002]USB接口具有傳輸速度更快，支持熱插拔以及連接多個設(shè)備的特點。目前已經(jīng)在各類外部設(shè)備中被廣泛的采用，成為應(yīng)用最為廣泛的接口設(shè)備之一。USB2.0高速的傳輸協(xié)議已經(jīng)得到廣泛的支持，各種移動存儲設(shè)備幾乎都能夠支持USB2.0高速，應(yīng)用非常廣泛。USB協(xié)議能夠?qū)崿F(xiàn)無時鐘的數(shù)據(jù)傳輸，在接收端正確的恢復(fù)數(shù)據(jù)是USB協(xié)議實現(xiàn)的重要部分。其中，時鐘數(shù)據(jù)恢復(fù)電路是USB2.0高速必不可少的組成部分。


【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路，能夠?qū)崿F(xiàn)最大±40%的數(shù)據(jù)偏差的容忍度，從中正確的恢復(fù)數(shù)據(jù)。
[0004]為解決上述技術(shù)問題，本發(fā)明的用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路，包括:
[0005]采樣電路，對串行數(shù)據(jù)在Ibit周期內(nèi)采樣5次得到5bit數(shù)據(jù)，并將其傳送給數(shù)據(jù)判定電路；
[0006]所述數(shù)據(jù)判定電路，根據(jù)輸入的5bit數(shù)據(jù)，生成Ibit數(shù)據(jù)和數(shù)據(jù)控制信號，然后將其送入彈性緩沖電路；
[0007]所述彈性緩沖電路，用于補(bǔ)償收發(fā)端的數(shù)據(jù)時鐘差異；在所述數(shù)據(jù)控制信號的控制下，對輸入的Ibit數(shù)據(jù)進(jìn)行處理，得到恢復(fù)出來的串行數(shù)據(jù)。
[0008]本發(fā)明基于USB2.0高速的過采樣實現(xiàn)方式，通過對過采樣數(shù)據(jù)的判定從中抽取時鐘信息，并恢復(fù)出正確的數(shù)據(jù)。本發(fā)明通過保留上一次的采樣信息，結(jié)合當(dāng)前采樣信息進(jìn)行判斷，通過數(shù)據(jù)補(bǔ)償過或者刪除，能夠容忍最大到±40%的數(shù)據(jù)寬度誤差，非常有效的容忍在各種傳輸環(huán)境下的干擾，使得數(shù)據(jù)的正確傳輸?shù)玫奖ＷC。

【專利附圖】

【附圖說明】
[0009]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0010]圖1是時鐘數(shù)據(jù)恢復(fù)電路原理框圖；
[0011]圖2是圖1中數(shù)據(jù)判定電路原理框圖；
[0012]圖3是圖1中彈性緩沖電路原理框圖；
[0013]圖4是數(shù)據(jù)選擇算法示意圖。

【具體實施方式】
[0014]參見圖1所示，所述時鐘數(shù)據(jù)恢復(fù)電路，包括:采樣電路，數(shù)據(jù)判定電路，彈性緩沖電路。
[0015]所述采樣電路，對串行數(shù)據(jù)在Ibit (比特位)周期內(nèi)采樣5次得到5bit數(shù)據(jù)，并將其傳送給所述數(shù)據(jù)判定電路。
[0016]所述數(shù)據(jù)判定電路，根據(jù)輸入的5bit數(shù)據(jù)，生成Ibit數(shù)據(jù)和數(shù)據(jù)控制信號，然后送入所述彈性緩沖電路。
[0017]所述彈性緩沖電路，用于補(bǔ)償收發(fā)端的數(shù)據(jù)時鐘差異；在所述數(shù)據(jù)控制信號的控制下，對輸入的Ibit數(shù)據(jù)進(jìn)行處理，得到恢復(fù)出來的串行數(shù)據(jù)。
[0018]結(jié)合圖2所示，所述數(shù)據(jù)判定電路，包括:數(shù)據(jù)翻轉(zhuǎn)判定電路，數(shù)據(jù)翻轉(zhuǎn)保存電路，數(shù)據(jù)相位選擇器和數(shù)據(jù)選擇器。
[0019]所述數(shù)據(jù)翻轉(zhuǎn)判定電路，根據(jù)輸入的5bit數(shù)據(jù)判定是否存在0，I之間的數(shù)據(jù)翻轉(zhuǎn)，若存在數(shù)據(jù)翻轉(zhuǎn)，則產(chǎn)生數(shù)據(jù)翻轉(zhuǎn)信息并將其傳送給數(shù)據(jù)翻轉(zhuǎn)保存電路和數(shù)據(jù)相位選擇器；將輸入的5bit數(shù)據(jù)傳送到所述數(shù)據(jù)選擇器中等待選擇。
[0020]所述數(shù)據(jù)翻轉(zhuǎn)保存電路，對所述數(shù)據(jù)翻轉(zhuǎn)信息進(jìn)行保存。
[0021]所述數(shù)據(jù)相位選擇器，根據(jù)所述數(shù)據(jù)翻轉(zhuǎn)保存電路保存的上一次的數(shù)據(jù)翻轉(zhuǎn)信息和當(dāng)前的數(shù)據(jù)翻轉(zhuǎn)信息計算當(dāng)前數(shù)據(jù)的數(shù)據(jù)選擇信號并將其傳送給所述數(shù)據(jù)選擇器，且生成數(shù)據(jù)控制信號輸出。若不存在數(shù)據(jù)翻轉(zhuǎn)，則繼續(xù)使用上一次的數(shù)據(jù)選擇信號。所述數(shù)據(jù)控制信號包含“增加，減少，不變”三種信息。
[0022]所述數(shù)據(jù)選擇器，根據(jù)所述數(shù)據(jù)選擇信號在5bit數(shù)據(jù)中選擇Ibit數(shù)據(jù)輸出。
[0023]再結(jié)合圖3所示，所述彈性緩沖電路，包括彈性緩沖器和掩碼邏輯電路。
[0024]所述彈性緩沖器對所述數(shù)據(jù)判定電路的數(shù)據(jù)選擇器輸出的Ibit數(shù)據(jù)進(jìn)行緩存，并在所述數(shù)據(jù)控制信號的控制下對該Ibit數(shù)據(jù)進(jìn)行數(shù)據(jù)增加或移除，然后將數(shù)據(jù)輸出至所述掩碼邏輯電路。
[0025]所述掩碼邏輯電路將所述彈性緩沖器不輸出的數(shù)據(jù)歸零，然后進(jìn)行異或整合成Ibit數(shù)據(jù)，得到恢復(fù)出來的串行數(shù)據(jù)輸出。
[0026]參見圖4所示，所述數(shù)據(jù)判定電路進(jìn)行數(shù)據(jù)判定的方法如下:
[0027]定義D4?DO為采樣數(shù)據(jù)，其中D4為最早采樣數(shù)據(jù)，DO為最后采樣數(shù)據(jù)，D0’為上一次最后采樣的DO數(shù)據(jù)。P4?PO為數(shù)據(jù)翻轉(zhuǎn)信息。其中P4=D0’異或D4，P3=D4異或D3，P2=D3異或D2，P1=D2異或D1，P0=D1異或DO。P4’?PO’為上一次采樣得到的翻轉(zhuǎn)信息。
[0028]采樣原則如下，從左到右搜尋P4?PO，首先出現(xiàn)I的斷定為翻轉(zhuǎn)，然后生成數(shù)據(jù)選擇信號。P4=l，選擇D2 ;P3=1，選擇Dl ;P2=1，選擇DO ;P1=1，選擇D4 ;P0=1，選擇D3 ;如果P4?PO均為O，則數(shù)據(jù)選擇信號不變。在P4?PO進(jìn)行從左向右搜尋的同時，P4’?PO’從右向左搜尋。如果P0’=1，同時P2首先為1，則生成的數(shù)據(jù)控制信號為“增加”;如果Pl’=l，同時Ρ3或者Ρ2首先為1，則生成的數(shù)據(jù)控制信號為“增加”；如果Ρ2’ =1，同時Pl或者PO首先為1，則生成的數(shù)據(jù)控制信號為“減少”;如果P3’=l，同時Pl首先為1，則生成的數(shù)據(jù)控制信號為“減少”;其他情況生成的數(shù)據(jù)控制信號為“不變”。
[0029]以上通過【具體實施方式】對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種用于USB2.0高速的時鐘數(shù)據(jù)恢復(fù)電路，其特征在于，包括: 采樣電路，對串行數(shù)據(jù)在Ibit周期內(nèi)采樣5次得到5bit數(shù)據(jù)，并將其傳送給數(shù)據(jù)判定電路； 所述數(shù)據(jù)判定電路，根據(jù)輸入的5bit數(shù)據(jù)，生成Ibit數(shù)據(jù)和數(shù)據(jù)控制信號，然后將其送入彈性緩沖電路； 所述彈性緩沖電路，用于補(bǔ)償收發(fā)端的數(shù)據(jù)時鐘差異；在所述數(shù)據(jù)控制信號的控制下，對輸入的Ibit數(shù)據(jù)進(jìn)行處理，得到恢復(fù)出來的串行數(shù)據(jù)。
2.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)電路，其特征在于，所述數(shù)據(jù)判定電路，包括: 數(shù)據(jù)翻轉(zhuǎn)判定電路，根據(jù)輸入的5bit數(shù)據(jù)判定是否存在O，I之間的數(shù)據(jù)翻轉(zhuǎn)，若存在數(shù)據(jù)翻轉(zhuǎn)，則產(chǎn)生數(shù)據(jù)翻轉(zhuǎn)信息并將其傳送給數(shù)據(jù)翻轉(zhuǎn)保存電路和數(shù)據(jù)相位選擇器；將輸入的5bit數(shù)據(jù)傳送到數(shù)據(jù)選擇器中等待選擇； 所述數(shù)據(jù)翻轉(zhuǎn)保存電路，對所述數(shù)據(jù)翻轉(zhuǎn)信息進(jìn)行保存； 所述數(shù)據(jù)相位選擇器，根據(jù)所述數(shù)據(jù)翻轉(zhuǎn)保存電路保存的上一次的數(shù)據(jù)翻轉(zhuǎn)信息和當(dāng)前的數(shù)據(jù)翻轉(zhuǎn)信息計算當(dāng)前數(shù)據(jù)的數(shù)據(jù)選擇信號并將其傳送給所述數(shù)據(jù)選擇器，且生成數(shù)據(jù)控制信號輸出；若不存在數(shù)據(jù)翻轉(zhuǎn)，則繼續(xù)使用上一次的數(shù)據(jù)選擇信號； 所述數(shù)據(jù)選擇器，根據(jù)所述數(shù)據(jù)選擇信號在5bit數(shù)據(jù)中選擇Ibit數(shù)據(jù)輸出。
3.如權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)電路，其特征在于:所述數(shù)據(jù)控制信號包含“增加，減少，不變”三種信息。
4.如權(quán)利要求1至3中任一所述的時鐘數(shù)據(jù)恢復(fù)電路，其特征在于，所述彈性緩沖電路，包括: 彈性緩沖器，對所述數(shù)據(jù)判定電路的數(shù)據(jù)選擇器輸出的Ibit數(shù)據(jù)進(jìn)行緩存，并在所述數(shù)據(jù)控制信號的控制下對該Ibit數(shù)據(jù)進(jìn)行數(shù)據(jù)增加或移除，然后將數(shù)據(jù)輸出至掩碼邏輯電路； 所述掩碼邏輯電路，將所述彈性緩沖器不輸出的數(shù)據(jù)歸零，然后進(jìn)行異或整合成Ibit數(shù)據(jù)，得到恢復(fù)出來的串行數(shù)據(jù)輸出。
5.如權(quán)利要求1至3中任一所述的時鐘數(shù)據(jù)恢復(fù)電路，其特征在于，所述數(shù)據(jù)判定電路采用如下方式進(jìn)行數(shù)據(jù)判定: 定義D4~DO為采樣數(shù)據(jù)，其中，D4為最早采樣數(shù)據(jù)，DO為最后采樣數(shù)據(jù)，D0’為上一次最后采樣的DO數(shù)據(jù)；P4~PO為數(shù)據(jù)翻轉(zhuǎn)信息，其中P4=D0’異或D4，P3=D4異或D3，P2=D3異或D2，P1=D2異或D1，P0=D1異或DO ;P4’~PO’為上一次采樣得到的翻轉(zhuǎn)信息； 采樣原則如下，從左到右搜尋P4~PO，首先出現(xiàn)I的斷定為翻轉(zhuǎn)，然后生成數(shù)據(jù)選擇信號;P4=1，選擇D2 ;P3=1，選擇Dl ;P2=1，選擇DO ;P1=1，選擇D4 ;P0=1，選擇D3 ;如果P4~PO均為0，則數(shù)據(jù)選擇信號不變； 在P4~PO進(jìn)行從左向右搜尋的同時，P4’~PO’從右向左搜尋，如果PO’ =1，同時P2首先為1，則生成的數(shù)據(jù)控制信號為“增加；如果Ρ1 =1，同時P3或者P2首先為1，則生成的數(shù)據(jù)控制信號為“增加”；如果P2’ =1，同時Pl或者PO首先為1，則生成的數(shù)據(jù)控制信號為“減少”;如果P3’ =1，同時Pl首先為1，則生成的數(shù)據(jù)控制信號為“減少”;其他情況生成的數(shù)據(jù)控制信號為“不變”。
【文檔編號】G06F13/40GK104050128SQ201310078979
【公開日】2014年9月17日 申請日期:2013年3月13日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】薛重陽 申請人:上海華虹集成電路有限責(zé)任公司