專利名稱：一種時(shí)隙復(fù)用的單條雙向背板總線及其冗余保護(hù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及背板信號(hào)互連技術(shù)領(lǐng)域，具體說(shuō)是一種時(shí)隙復(fù)用的單條雙向背板總線及其冗余保護(hù)方法。所述時(shí)隙復(fù)用的單條雙向背板總線用于通信及其它電子設(shè)備中的多單板之間進(jìn)行信息互通。
背景技術(shù)：
在通信及一些大型電子設(shè)備中，通常由多塊電路板(簡(jiǎn)稱單板)組成，單板之間通常采用無(wú)源背板進(jìn)行信號(hào)連接，單板之間信號(hào)互連的要求是簡(jiǎn)單、可靠，滿足單板之間信息傳輸?shù)囊蟆Ｌ貏e是在光傳輸設(shè)備中，隨著設(shè)備的容量越來(lái)越大，單端設(shè)備中單板的數(shù)量也越來(lái)越多，單板之間信號(hào)互連的連線數(shù)越來(lái)越大，背板復(fù)雜度越來(lái)越高，印刷電路板(PCB)疊層數(shù)越來(lái)越高，因此，采用總線互連技術(shù)，減少背板連線數(shù)量，是提高設(shè)備可靠性、降低背板成本的重要技術(shù)?，F(xiàn)有總線技術(shù)很多，如I2C總線技術(shù)等，這些技術(shù)在工業(yè)電子、通信設(shè)備等領(lǐng)域都已有廣泛應(yīng)用，但存在實(shí)現(xiàn)協(xié)議復(fù)雜，可靠性和實(shí)時(shí)性較低的缺點(diǎn)，對(duì)一些高可靠性和實(shí)時(shí)性要求高等的場(chǎng)合，不是很適合。如在通信設(shè)備中，很多板卡之間需要互通板在位信息、實(shí)時(shí)告警信息等，這些信息數(shù)據(jù)量不大，但要求高的實(shí)時(shí)性和可靠性。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種時(shí)隙復(fù)用的單條雙向背板總線及其冗余保護(hù)方法，總線結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)容易，具有高可靠性和實(shí)時(shí)性，采用該總線可以大大簡(jiǎn)化背板上各單板之間互連的信號(hào)數(shù)，降低背板復(fù)雜度和PCB層數(shù)。為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是:一種時(shí)隙復(fù)用的單條雙向背板總線，包括同步時(shí)鐘、互連線、發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元以及總線協(xié)議，其特征在于:發(fā)送單元:用于實(shí)現(xiàn)對(duì)單板數(shù)據(jù)的發(fā)送功能；接收單元:單板通過(guò)該單元實(shí)現(xiàn)對(duì)總線上數(shù)據(jù)的接收功能；互連線:用于連接各單板，在互連線上信號(hào)為單條雙向信號(hào)傳輸；所述互連線包括背板PCB連線和連接電纜導(dǎo)線；發(fā)送單元和接收單元同時(shí)連接到同一互連線上，發(fā)送單元和接收單元與互連線之間的接口電平按以下原則設(shè)置:當(dāng)總線速率較低時(shí)采用TTL、CMOS電平，為一根總線；當(dāng)總線速率較高時(shí)，采用BLVDS電平，為一對(duì)差分總線；同步時(shí)鐘:由幀定位時(shí)鐘和數(shù)據(jù)采樣時(shí)鐘組成，或當(dāng)單板上具有時(shí)鐘鎖相環(huán)，能夠依據(jù)幀定位時(shí)鐘恢復(fù)數(shù)據(jù)采樣時(shí)鐘時(shí)，則同步時(shí)鐘僅由幀定位時(shí)鐘組成；發(fā)送單元采樣該同步時(shí)鐘往總線上發(fā)送數(shù)據(jù)，接收單元采樣該同步時(shí)鐘從總線上采樣接收數(shù)據(jù)；總線時(shí)隙處理和控制單元:用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的組幀和接收數(shù)據(jù)的解幀，用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的時(shí)隙控制；
總線協(xié)議:總線上的單板按照該協(xié)議實(shí)現(xiàn)單板數(shù)據(jù)之間的互通，至少包括總線時(shí)隙劃分、單板時(shí)隙段組成、同步字節(jié)設(shè)置、輸入輸出控制。在上述技術(shù)方案的基礎(chǔ)上，發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元每塊單板上都有，為單板接口電路，同步時(shí)鐘由背板提供。在上述技術(shù)方案的基礎(chǔ)上，所述總線依賴于同步時(shí)鐘進(jìn)行工作，由同步時(shí)鐘進(jìn)行同步控制，總線最大總工作速率由數(shù)據(jù)采樣時(shí)鐘速率決定。在上述技術(shù)方案的基礎(chǔ)上，依據(jù)設(shè)備中單板的數(shù)量，按照幀定位時(shí)鐘周期，將該總線從時(shí)隙上劃分成與單板數(shù)相同的時(shí)隙段，每塊單板均有自己對(duì)應(yīng)的時(shí)隙段；每塊單板只能在該總線上自己對(duì)應(yīng)的時(shí)隙段輸出，其它時(shí)隙段輸出開路或高阻；但在任一時(shí)隙段時(shí)單板均可讀取總線上的該時(shí)隙段上的數(shù)據(jù)；每塊單板的時(shí)隙段，由同步字節(jié)Header和信息凈荷Data兩部分組成，同步字節(jié)為該時(shí)隙段的同步和總線故障校驗(yàn)檢測(cè)字節(jié)，信息凈荷中承載的是要傳遞的板與板之間互通信息。在上述技術(shù)方案的基礎(chǔ)上，為提高總線的可靠性，該總線采取如下措施:c.每塊單板的同步字節(jié)，由按規(guī)律變化的字節(jié)組成并構(gòu)成心跳碼，同一單板時(shí)隙段的相鄰兩幀的心跳碼不相同，采取二幀或以上相互交替，避免出現(xiàn)總線拉死，出現(xiàn)固定心跳碼情形；單板接收側(cè)，檢測(cè)該交替變化的心跳碼，判斷該單板時(shí)隙段工作是否正常，從而使本總線具有故障檢測(cè)功能；d.采用雙總線結(jié)構(gòu)，即單板之間采用二條完全相同的背板總線進(jìn)行互連，二條總線上傳輸?shù)男畔⑼耆嗤徽Ｇ闆r下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信息；或同時(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù)，進(jìn)行校驗(yàn)接收。一種背板總線的冗余保護(hù)方法，其特征在于:采用兩條完全相同的時(shí)隙復(fù)用的單條雙向背板總線構(gòu)成雙總線結(jié)構(gòu)，時(shí)隙復(fù)用的單條雙向背板總線傳送的內(nèi)容完全相同，但每條時(shí)隙復(fù)用的單條雙向背板總線接口分別由二個(gè)獨(dú)立的接口芯片實(shí)現(xiàn)；所述時(shí)隙復(fù)用的單條雙向背板總線為前述任意之一所述的背板總線。在上述技術(shù)方案的基礎(chǔ)上，正常情況下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信肩、O在上述技術(shù)方案的基礎(chǔ)上，各單板同時(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù)，進(jìn)行校驗(yàn)接收。本發(fā)明所述的時(shí)隙復(fù)用的單條雙向背板總線及其冗余保護(hù)方法，具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)容易、成本低、實(shí)時(shí)性的特點(diǎn)，可以大大簡(jiǎn)化背板互連的線數(shù)量，降低背板和連接器成本，提聞設(shè)備可罪性。


本發(fā)明有如下附圖:圖1總線時(shí)隙劃分，圖2總線硬件實(shí)現(xiàn)，
圖3板卡時(shí)隙段組成，圖4總線數(shù)據(jù)接收處理，圖5帶冗余保護(hù)的總線硬件實(shí)現(xiàn)。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明給出了一種時(shí)隙復(fù)用的單條雙向背板總線，所有連到該總線上的單板都可以同時(shí)發(fā)送和接收數(shù)據(jù)，互不干擾，該總線由同步時(shí)鐘、互連線、發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元以及總線協(xié)議組成，其硬件結(jié)構(gòu)如圖2所示；其中:發(fā)送單元:用于實(shí)現(xiàn)對(duì)單板數(shù)據(jù)的發(fā)送功能；接收單元:單板通過(guò)該單元實(shí)現(xiàn)對(duì)總線上數(shù)據(jù)的接收功能；互連線:用于連接各單板，在互連線上信號(hào)為單條雙向信號(hào)傳輸；所述互連線可以為背板PCB (印刷電路板)連線，也可以是連接電纜導(dǎo)線；發(fā)送單元和接收單元同時(shí)連接到同一互連線上，發(fā)送單元和接收單元與互連線之間的接口電平按以下原則設(shè)置:當(dāng)總線速率較低(例如小于IOMbps)時(shí)采用TTL(Complementary Metal Oxide Semiconductor)、 CMOS (Complementary Metal OxideSemiconductor)電平，為一根總線；當(dāng)總線速率較高(例如大于等于IOMbps)時(shí),采用BLVDS(總線型低電壓差分信號(hào))電平，為一對(duì)差分總線；總線接口電平為TTL、CMOS或BLVDS時(shí)，單板上接口器件必須支持“線與”功能，即輸出為漏極開路、集電極開路等形式；同步時(shí)鐘:由幀定位時(shí)鐘和數(shù)據(jù)采樣時(shí)鐘組成，或當(dāng)單板上具有時(shí)鐘鎖相環(huán)，能夠依據(jù)幀定位時(shí)鐘恢復(fù)數(shù)據(jù)采樣時(shí)鐘時(shí)，則同步時(shí)鐘僅由幀定位時(shí)鐘組成；發(fā)送單元采樣該同步時(shí)鐘往總線上發(fā)送數(shù)據(jù)，接收單元采樣該同步時(shí)鐘從總線上采樣接收數(shù)據(jù)；總線時(shí)隙處理和控制單元:用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的組幀和接收數(shù)據(jù)的解幀，用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的時(shí)隙控制；總線協(xié)議:總線上的單板按照該協(xié)議實(shí)現(xiàn)單板數(shù)據(jù)之間的互通，至少包括總線時(shí)隙劃分、單板時(shí)隙段組成、同步字節(jié)設(shè)置、輸入輸出控制。發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元每塊單板上都有，為單板接口電路，同步時(shí)鐘由背板提供。在上述技術(shù)方案的基礎(chǔ)上，所述總線依賴于同步時(shí)鐘進(jìn)行工作，由同步時(shí)鐘進(jìn)行同步控制，總線最大總工作速率由數(shù)據(jù)采樣時(shí)鐘速率決定。在上述技術(shù)方案的基礎(chǔ)上，依據(jù)設(shè)備中單板的數(shù)量，按照幀定位時(shí)鐘周期，將該總線從時(shí)隙上劃分成與單板數(shù)相同的時(shí)隙段，每塊單板均有自己對(duì)應(yīng)的時(shí)隙段；一般來(lái)說(shuō)，為處理方便和一致性，每塊單板的時(shí)隙段是均分的，如總線速率為M，單板數(shù)為N，則每塊單板對(duì)外發(fā)送的最大工作速率為M/N ；每塊單板只能在該總線上自己對(duì)應(yīng)的時(shí)隙段輸出，其它時(shí)隙段輸出開路或高阻；但在任一時(shí)隙段時(shí)單板均可讀取(輸入)總線上的該時(shí)隙段上的數(shù)據(jù)；即:所有單板都可以同時(shí)發(fā)送和接收數(shù)據(jù)，只不過(guò)是采用時(shí)分復(fù)用方式，這些數(shù)據(jù)在總線上被壓縮到一個(gè)時(shí)隙段中；如圖3所示，每塊單板的時(shí)隙段，由同步字節(jié)(Header)和信息凈荷(Data)兩部分組成，同步字節(jié)為該時(shí)隙段的同步和總線故障校驗(yàn)檢測(cè)字節(jié)，信息凈荷中承載的是要傳遞的板與板之間互通信息，信息凈荷可以按一定的自定義的協(xié)議實(shí)現(xiàn)板間信息的交互，具體的自定義的協(xié)議及其實(shí)現(xiàn)為現(xiàn)有技術(shù)，不再詳述。在上述技術(shù)方案的基礎(chǔ)上，為提高總線的可靠性，該總線采取如下措施:a.每塊單板的同步字節(jié)，由有一定規(guī)律的變化字節(jié)組成(該同步字節(jié)簡(jiǎn)稱心跳碼)。同一單板時(shí)隙段的相鄰兩幀的心跳碼不相同，采取多幀(二幀或以上)相互交替(如二幀交替:第一幀同步字節(jié)為A，第二幀同步字節(jié)為B，第三幀同步字節(jié)為A，第四幀同步字節(jié)為B，第五幀同步字節(jié)為A，……依此類推)，避免出現(xiàn)總線拉死，出現(xiàn)固定心跳碼情形；單板接收側(cè)，檢測(cè)該交替變化的心跳碼，判斷該單板時(shí)隙段工作是否正常，從而使本總線具有故障檢測(cè)功能；如圖3所不；b.采用雙總線結(jié)構(gòu)，即單板之間采用二條完全相同的背板總線進(jìn)行互連，二條總線上傳輸?shù)男畔⑼耆嗤?；正常情況下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信息；或同時(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù)，進(jìn)行校驗(yàn)接收。具體硬件實(shí)現(xiàn)如圖5所示。每塊單板對(duì)應(yīng)的時(shí)隙段的心跳碼具有同步和總線故障檢測(cè)功能，其設(shè)計(jì)原則有:a.相鄰兩幀的心跳碼不相同，可采取多幀相互交替，如二幀交替、三幀交替等；b.如只用于總線 故障檢測(cè)，可采用二幀交替變化，以簡(jiǎn)化接收側(cè)檢測(cè)電路；c.當(dāng)需要傳輸?shù)男畔鼣?shù)據(jù)長(zhǎng)度很長(zhǎng)時(shí)，可以將多幀時(shí)隙段上的信息凈荷級(jí)聯(lián)起來(lái)，依據(jù)需要傳輸?shù)男畔鼣?shù)據(jù)長(zhǎng)度，確定需要級(jí)聯(lián)的信息凈荷幀數(shù)，設(shè)計(jì)心跳碼的交替周期和碼型，實(shí)現(xiàn)信息的復(fù)幀傳送；d.同一條總線上的不同時(shí)隙段的心跳碼可以相同，也可以不同；e.心跳碼可以與板地址碼、幀數(shù)等關(guān)聯(lián)起來(lái)，使該心跳碼同時(shí)具有板地址校驗(yàn)、復(fù)中貞定位等功能。以在光傳輸設(shè)備上的板在位和告警總線實(shí)現(xiàn)舉例說(shuō)明，總線硬件實(shí)現(xiàn)如圖2所示，為獲得高的通信速率，采用BLVDS電平。單板發(fā)送和接收硬件接口可采用收發(fā)集成在一起的BLVDS收發(fā)器芯片，如TI公司的SN65MLVD048，單板中采用FPGA(可編程門陣列)或CPLD(復(fù)雜可編程邏輯器件)器件實(shí)現(xiàn)對(duì)總線時(shí)隙的讀取和發(fā)送。為提高總線可靠性，避免某一個(gè)單板接口芯片故障導(dǎo)致整條總線拉死，本發(fā)明還給出了一種時(shí)隙復(fù)用的單條雙向背板總線的冗余保護(hù)方法，采用兩條完全相同的時(shí)隙復(fù)用的單條雙向背板總 線，總線傳送的內(nèi)容完全相同，但每條總線接口分別由二個(gè)獨(dú)立的接口芯片實(shí)現(xiàn)，不建議采用同一塊芯片上集成兩路接口的芯片。采用雙總線結(jié)構(gòu)，單板之間采用二條完全相同的時(shí)隙復(fù)用的單條雙向背板總線進(jìn)行互連，二條總線上傳輸?shù)男畔⑼耆嗤?。正常情況下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信息?；蛲瑫r(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù)，進(jìn)行校驗(yàn)接收?？偩€數(shù)據(jù)接收處理流程如圖4所不。圖1為一總線時(shí)隙劃分的具體實(shí)施例。首先依據(jù)傳輸信息的需求和數(shù)據(jù)采樣時(shí)鐘，確定總線傳輸速率。總線采用BLVDS電平可以實(shí)現(xiàn)較高的傳輸速率(可以達(dá)數(shù)百兆每秒)，如設(shè)備中有10塊單板，要求每塊單板的通信速率為>lMb/s。通信系統(tǒng)中一般均有可靠的數(shù)據(jù)采樣時(shí)鐘用于板之間的同步，假設(shè)數(shù)據(jù)采樣時(shí)鐘為19.44Mb/s，則總線可劃分為10個(gè)時(shí)隙段，每塊單板對(duì)應(yīng)I個(gè)時(shí)隙段，每塊單板發(fā)送速率約為1.944Mb/s。單板上時(shí)隙處理和發(fā)送控制單元由FPGA或CPLD實(shí)現(xiàn)，完成以下功能:I)負(fù)責(zé)對(duì)總線的組幀，根據(jù)總線規(guī)范要求，往本單板對(duì)應(yīng)的時(shí)隙段中的同步字節(jié)添加心跳碼(如同步字節(jié)A和同步字節(jié)B)，將要傳送的數(shù)據(jù)按一定的協(xié)議添加到信息凈荷中。在本例中，將盤在位信息、本盤的盤地址、告警信息等，添加到信息凈荷中。如圖3。2)負(fù)責(zé)對(duì)總線的解幀，依據(jù)總線規(guī)范，將需要接收的單板的時(shí)隙段接收下來(lái)，如本單板為單板1，需要知道8號(hào)單板的在位信息和告警信息，根據(jù)圖4所示流程，解析8號(hào)單板時(shí)隙段的信息凈荷內(nèi)容。當(dāng)檢測(cè)不到該單板時(shí)隙段的心跳碼變化時(shí)，認(rèn)為該時(shí)隙段對(duì)應(yīng)單板出現(xiàn)故障，給出告警指示。3)總線輸出控制，控制本單板輸出只在本單板對(duì)應(yīng)的時(shí)隙段發(fā)送(輸出)，其它時(shí)隙段只接收，不發(fā)送。單板中FPGA或CPLD中發(fā)送和接收的數(shù)據(jù)可由單板上的CPU(中央處理器)進(jìn)行寫入和讀取，也可由FPGA或CPLD直接作為告警和控制使用。本發(fā)明通過(guò)采用同步時(shí)鐘、按照互連的單板數(shù)量將該總線時(shí)隙劃分成多個(gè)時(shí)隙段，每個(gè)單板占用一個(gè)時(shí)隙段進(jìn)行信息傳輸，從而實(shí)現(xiàn)多塊單板同時(shí)共享同一條總線。每塊單板對(duì)應(yīng)時(shí)隙段有交替變化的心跳碼，實(shí)現(xiàn)單板的時(shí)隙同步和故障檢測(cè)。板間傳輸信息通過(guò)裝載到時(shí)隙段的信息凈荷中傳輸。為避免由于某塊單板上器件故障拉死整條總線，采用兩條完全相同的背板總線進(jìn)行冗余數(shù)據(jù)傳輸，接收側(cè)選擇一路工作正常的總線數(shù)據(jù)進(jìn)行接收。應(yīng)用場(chǎng)景舉例:光傳輸設(shè)備上單板很多，單板之間采用背板進(jìn)行互連，單板之間需傳遞板在位、告警、倒換控制等方面的信息，常規(guī)的實(shí)現(xiàn)方法是對(duì)不同的信息采用單根線進(jìn)行點(diǎn)對(duì)點(diǎn)連接，隨著單板數(shù)量增多，板間互連連線數(shù)呈幾何級(jí)數(shù)增長(zhǎng)，單板上需要更多的信號(hào)連接器，背板PCB非常復(fù)雜，加工難度大，成本急劇上升。采用本總線，只需要兩組(兩對(duì))總線，實(shí)現(xiàn)所有單板之間的信號(hào)互連，大大簡(jiǎn)化了背板PCB設(shè)計(jì)，減少了單板連接器數(shù)量，降低了設(shè)備成本。且總線具有故障檢測(cè)和冗余功能，當(dāng)發(fā)現(xiàn)有一組總線故障時(shí)，及時(shí)給出告警，提示進(jìn)行故障排查，提高了設(shè)備的可靠性。以上所述實(shí)例僅為一種應(yīng)用情形，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。本說(shuō)明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
權(quán)利要求
1.一種時(shí)隙復(fù)用的單條雙向背板總線，包括同步時(shí)鐘、互連線、發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元以及總線協(xié)議，其特征在于: 發(fā)送單元:用于實(shí)現(xiàn)對(duì)單板數(shù)據(jù)的發(fā)送功能； 接收單元:單板通過(guò)該單元實(shí)現(xiàn)對(duì)總線上數(shù)據(jù)的接收功能； 互連線:用于連接各單板，在互連線上信號(hào)為單條雙向信號(hào)傳輸；所述互連線包括背板PCB連線和連接電纜導(dǎo)線； 發(fā)送單元和接收單元同時(shí)連接到同一互連線上，發(fā)送單元和接收單元與互連線之間的接口電平按以下原則設(shè)置:當(dāng)總線速率較低時(shí)采用TTL、CMOS電平，為一根總線；當(dāng)總線速率較高時(shí)，采用BLVDS電平，為一對(duì)差分總線； 同步時(shí)鐘:由幀定位時(shí)鐘和數(shù)據(jù)采樣時(shí)鐘組成，或當(dāng)單板上具有時(shí)鐘鎖相環(huán)，能夠依據(jù)幀定位時(shí)鐘恢復(fù)數(shù)據(jù)采樣時(shí)鐘時(shí),則同步時(shí)鐘僅由幀定位時(shí)鐘組成；發(fā)送單元采樣該同步時(shí)鐘往總線上發(fā)送數(shù)據(jù)，接收單元采樣該同步時(shí)鐘從總線上采樣接收數(shù)據(jù)； 總線時(shí)隙處理和控制單元:用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的組幀和接收數(shù)據(jù)的解幀，用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的時(shí)隙控制； 總線協(xié)議:總線上的單板按照該協(xié)議實(shí)現(xiàn)單板數(shù)據(jù)之間的互通，至少包括總線時(shí)隙劃分、單板時(shí)隙段組成、同步字節(jié)設(shè)置、輸入輸出控制。
2.如權(quán)利要求1所述的時(shí)隙復(fù)用的單條雙向背板總線，其特征在于:發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元每塊單板上都有，為單板接口電路，同步時(shí)鐘由背板提供。
3.如權(quán)利要求1所述的時(shí)隙復(fù)用的單條雙向背板總線，其特征在于:所述總線依賴于同步時(shí)鐘進(jìn)行工作，由同 步時(shí)鐘進(jìn)行同步控制,總線最大總工作速率由數(shù)據(jù)采樣時(shí)鐘速率決定。
4.如權(quán)利要求1所述的時(shí)隙復(fù)用的單條雙向背板總線，其特征在于:依據(jù)設(shè)備中單板的數(shù)量，按照幀定位時(shí)鐘周期，將該總線從時(shí)隙上劃分成與單板數(shù)相同的時(shí)隙段，每塊單板均有自己對(duì)應(yīng)的時(shí)隙段； 每塊單板只能在該總線上自己對(duì)應(yīng)的時(shí)隙段輸出，其它時(shí)隙段輸出開路或高阻；但在任一時(shí)隙段時(shí)單板均可讀取總線上的該時(shí)隙段上的數(shù)據(jù)； 每塊單板的時(shí)隙段，由同步字節(jié)Header和信息凈荷Data兩部分組成，同步字節(jié)為該時(shí)隙段的同步和總線故障校驗(yàn)檢測(cè)字節(jié)，信息凈荷中承載的是要傳遞的板與板之間互通信肩、O
5.如權(quán)利要求4所述的時(shí)隙復(fù)用的單條雙向背板總線，其特征在于，為提高總線的可靠性，該總線采取如下措施: a.每塊單板的同步字節(jié)，由按規(guī)律變化的字節(jié)組成并構(gòu)成心跳碼，同一單板時(shí)隙段的相鄰兩幀的心跳碼不相同，采取二幀或以上相互交替，避免出現(xiàn)總線拉死，出現(xiàn)固定心跳碼情形；單板接收側(cè)，檢測(cè)該交替變化的心跳碼，判斷該單板時(shí)隙段工作是否正常，從而使本總線具有故障檢測(cè)功能； b.采用雙總線結(jié)構(gòu)，即單板之間采用二條完全相同的背板總線進(jìn)行互連，二條總線上傳輸?shù)男畔⑼耆嗤徽Ｇ闆r下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信息；或同時(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù)，進(jìn)行校驗(yàn)接收。
6.一種背板總線的冗余保護(hù)方法，其特征在于:采用兩條完全相同的時(shí)隙復(fù)用的單條雙向背板總線構(gòu)成雙總線結(jié)構(gòu)，時(shí)隙復(fù)用的單條雙向背板總線傳送的內(nèi)容完全相同，但每條時(shí)隙復(fù)用的單條雙向背板總線接口分別由二個(gè)獨(dú)立的接口芯片實(shí)現(xiàn)； 所述時(shí)隙復(fù)用的單條雙向背板總線為權(quán)利要求1 5任意之一所述的背板總線。
7.如權(quán)利要求6所述的背板總線的冗余保護(hù)方法，其特征在于:正常情況下，各單板只檢測(cè)一條總線上的數(shù)據(jù)，當(dāng)發(fā)現(xiàn)某一單板時(shí)隙段“心跳碼”不正常時(shí)，轉(zhuǎn)而檢測(cè)另一條總線上該時(shí)隙段，取正常的時(shí)隙段信息。
8.如權(quán)利要求6所述的背板總線的冗余保護(hù)方法，其特征在于:各單板同時(shí)檢測(cè)接收兩條總線上的時(shí)隙段數(shù)據(jù) ，進(jìn)行校驗(yàn)接收。
全文摘要
本發(fā)明涉及一種時(shí)隙復(fù)用的單條雙向背板總線及其冗余保護(hù)方法，所述背板總線包括同步時(shí)鐘、互連線、發(fā)送單元、接收單元、總線時(shí)隙處理和控制單元以及總線協(xié)議。所述冗余保護(hù)是指為提高總線可靠性，避免某一個(gè)單板接口芯片故障導(dǎo)致整條總線拉死，采用兩條完全相同的時(shí)隙復(fù)用的單條雙向背板總線，總線傳送的內(nèi)容完全相同，但每條總線接口分別由二個(gè)獨(dú)立的接口芯片實(shí)現(xiàn)。本發(fā)明所述的背板總線及保護(hù)方法，總線結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)容易，具有高可靠性和實(shí)時(shí)性，采用該總線可以大大簡(jiǎn)化背板上各單板之間互連的信號(hào)數(shù)，降低背板復(fù)雜度和PCB層數(shù)。
文檔編號(hào)G06F13/42GK103116564SQ20131007587
公開日2013年5月22日 申請(qǐng)日期2013年3月11日 優(yōu)先權(quán)日2013年3月11日
發(fā)明者呂建新 申請(qǐng)人:烽火通信科技股份有限公司