包括設備中自主的基于硬件的深度掉電的用于能效和節(jié)能的方法、裝置和系統(tǒng)的制作方法
【專利摘要】本發(fā)明描述了包括允許設備的自主的基于硬件的深度掉電的用于能效和節(jié)能的系統(tǒng)、裝置和方法的實施例。在一個實施例中，系統(tǒng)包括設備、靜態(tài)存儲器、以及與該設備和該靜態(tài)存儲器耦合的功率控制單元。該系統(tǒng)還包括該功率控制單元的深度掉電邏輯，用于監(jiān)視該設備的狀態(tài)并且用于在該設備空閑時將該設備轉換到深度掉電狀態(tài)。在該系統(tǒng)中，該設備在深度掉電狀態(tài)時比在空閑狀態(tài)時消耗更少的功率。
【專利說明】包括設備中自主的基于硬件的深度掉電的用于能效和節(jié)能
的方法、裝置和系統(tǒng)
【技術領域】
[0001]本公開涉及集成電路中的能效和節(jié)能，并且具體但非排他性地涉及降低計算機處理系統(tǒng)中設備的功耗。
[0002]背景
[0003]半導體處理和邏輯設計領域的進步已經允許增加集成電路器件上可存在的邏輯數量。結果，計算機系統(tǒng)配置已從系統(tǒng)中的單個或多個集成電路演變至多硬件線程、多核、多設備和/或完善的各集成電路上的系統(tǒng)。附加地，隨著集成電路的密度增長，計算系統(tǒng)的功率需求(從嵌入式系統(tǒng)至服務器)也已逐步升級。此外，軟件效率低及其對硬件的需要也已造成計算設備能耗的增加。事實上，一些研究表明，計算設備消耗整個國家(例如美國)的電力供給的相當大百分比。結果，對于與集成電路關聯(lián)的能效和節(jié)能具有至關重要的需求。隨著服務器、臺式計算機、筆記本電腦、超級本、平板計算機、移動電話、處理器、嵌入式系統(tǒng)等設備變得越來越盛行(從包含在典型計算機、汽車和電視機中乃至到生物技術)，這些需求將增加。
【專利附圖】

【附圖說明】
[0004]本發(fā)明是通過示例說明的，而不僅局限于各個附圖的圖示，在附圖中，類似的參考標號表示類似的元件，其中:
[0005]圖1是示出具有用于設備的深度掉電的系統(tǒng)的框圖。
[0006]圖2A示出用于執(zhí)行處理系統(tǒng)的設備的深度掉電的方法的實施例。
[0007]圖2B示出用于將設備從處理系統(tǒng)的深度掉電狀態(tài)喚醒的方法的實施例。
[0008]圖3A是示出根據本發(fā)明的實施例的示例性有序流水線以及示例性寄存器重命名的無序發(fā)布/執(zhí)行流水線兩者的方框圖。
[0009]圖3B是示出根據本發(fā)明的實施例的有序架構核的示例性實施例以及包括在處理器中的示例性寄存器重命名的無序發(fā)布/執(zhí)行架構核兩者的方框圖。
[0010]圖4A-B描述更具體的示例性的有序核架構的框圖。
[0011]圖5是處理器的框圖。
[0012]圖6-9是示例性計算機架構的方框圖。
[0013]圖10是根據本發(fā)明的實施例的對比使用軟件指令變換器將源指令集中的二進制指令變換成目標指令集中的二進制指令的框圖。
【具體實施方式】
[0014]在下面的描述中，闡述了很多具體細節(jié)。然而，應當理解，本發(fā)明的各實施例可以在不具有這些具體細節(jié)的情況下得到實施。在其他實例中，未詳細示出公知的電路、結構和技術以免混淆對本描述的理解。
[0015]在說明書中對“一個實施例”、“實施例”、“示例實施例”等的引用指示所描述的實施例可以包括特定特征、結構或特性，但并不一定每個實施例都需要包括該特定特征、結構或特性。此外，這樣的短語不一定是指同一個實施例。此外，當結合一個實施例描述特定特征、結構或特性時，我們認為，可在本領域技術人員的學識范圍內，與其他實施例相結合地影響這樣的特征、結構或特性，無論是否對此明確描述。
[0016]盡管參考特定集成電路中(諸如計算平臺或微處理器中)的節(jié)能和能效描述了以下實施例，但是其它實施例適用于其它類型的集成電路和邏輯器件。本文描述的實施例的相似技術和教義可適用于可從更好的能效和節(jié)能中得益的其它類型的電路或半導體器件。例如，所披露的實施例不限于臺式計算機系統(tǒng)，并也可用于其它設備，例如手持設備、片上系統(tǒng)(SoC)以及嵌入式應用。手持式設備的一些示例包括:蜂窩電話、互聯(lián)網協(xié)議設備、數碼相機、個人數字助理(PDA)、手持式PC。嵌入式應用典型包括:微控制器、數字信號處理器(DSP)、片上系統(tǒng)、網絡計算機(NetPC)、機頂盒、網絡中樞、廣域網(WAN)交換機、或可執(zhí)行如下所教導的功能和操作的任何其他系統(tǒng)。此外，本文描述的裝置、方法和系統(tǒng)不限于物理計算設備，而是也涉及對節(jié)能和能效的軟件優(yōu)化。如將在以下描述中變得顯而易見的，本文描述的方法、裝置和系統(tǒng)的實施例(無論是關于硬件、固件、軟件還是它們的組合)對于“綠色技術”(諸如，用在涵蓋美國經濟很大部分的產品中的節(jié)能和能效)的前景是至關重要的。
[0017]以下是用于在處理系統(tǒng)中啟用設備中的自主深度掉電(autonomous deep powerdown)的實施例，其有益于降低所述設備的能耗，以及降低該處理系統(tǒng)的總能耗。計算系統(tǒng)在活動時消耗功率，諸如在它們執(zhí)行處理操作、顯示數據等時。為了在計算系統(tǒng)不活動時節(jié)省功率，處理核可進入深度掉電狀態(tài)。深度掉電狀態(tài)允許處理核的電壓被降低，這又降低了處理核的功耗。在本文討論的實施例中，設備(諸如圖形處理設備、顯示器、外圍部件互聯(lián)(PCI)控制器、圖像信號處理器、音頻加速器、視頻加速器等)被允許進入深度掉電狀態(tài)而無需軟件干預。在一個實施例中，監(jiān)視該設備以確定該設備何時空閑。在一個實施例中，當該設備空閑下來時，專用靜態(tài)隨機存取存儲器(靜態(tài)RAM)存儲該設備的上下文數據(例如，引導上下文、內部寄存器內的數據等)，該RAM的維持軌提供正常電量以允許該RAM保持上下文數據的存儲，而該設備被設置到深度掉電狀態(tài)。在一個實施例中，該深度掉電狀態(tài)為C6功率狀態(tài)。在一個實施例中，上下文數據的存儲和深度掉電狀態(tài)的進入允許該設備的內部電壓被降低到任何值，包括0(這將完全關閉該設備)。從而，通過使設備進入深度掉電狀態(tài)，該設備的功耗可被最小化，甚至被消除。
[0018]在一個實施例中，進一步監(jiān)視該設備以確定該設備何時將從該深度掉電狀態(tài)喚醒。在一個實施例中，當該設備從深度掉電狀態(tài)喚醒并且被再通電時，該上下文數據被從該專用靜態(tài)RAM加載到該設備中。在一個實施例中，該上下文數據被加載到該設備中以使得該設備具有與該設備進入深度掉電狀態(tài)時相同的配置，并且該設備進入和退出該深度掉電狀態(tài)是對該處理系統(tǒng)和由該處理系統(tǒng)執(zhí)行的軟件應用透明的。而且，如下面將更詳細地描述的，當確定一設備空閑并使其進入深度掉電狀態(tài)時，以及當確定該設備要被喚醒以退出深度掉電狀態(tài)時，可以通過不同的試探來確定。
[0019]圖1是示出具有用于設備的深度掉電的系統(tǒng)100的框圖。在一個實施例中，系統(tǒng)100是更大的計算機處理系統(tǒng)(如下文中在圖6-9中所例示的那些系統(tǒng))的一部分。在一個實施例中，系統(tǒng)100包括維持功率阱110、功率控制單元102、以及設備130。[0020]如上面討論的，設備130可以是圖形處理設備、顯示器、PCI控制器等。在一個實施例中，設備130的操作受設備驅動程序140的控制。在一個實施例中，設備驅動程序140是使設備130能夠與處理系統(tǒng)交互的軟件、硬件或其組合。在一個實施例中，功率控制單元102包括深度掉電邏輯104，諸如基于硬件的有限狀態(tài)機，以便監(jiān)視設備130的狀態(tài)。在一個實施例中，深度掉電邏輯104是常醒邏輯(always-awake logic),其通過監(jiān)視從設備驅動程序140接收的命令、對寄存器132、134執(zhí)行的操作、功率控制操作、設備130和其他設備(未示出)或系統(tǒng)100的CPU核(未示出)之間的事務等來監(jiān)視設備130的狀態(tài)。在一個實施例中，深度掉電邏輯104基于所監(jiān)視到的設備130的狀態(tài)來確定設備130是否空閑(即，沒有在接收命令、在給定時間內沒有接收到寄存器讀或寫命令等)以及設備130是否應當進入深度掉電狀態(tài)。
[0021 ] 在一個實施例中，功率控制單元102發(fā)起使設備130進入深度掉電狀態(tài)的過程。在一個實施例中，功率控制單元102將設備130保持在寄存器132、134中的上下文數據以及其他上下文數據存儲在靜態(tài)RAMl 12中。在一個實施例中，靜態(tài)RAMl 12是專用RAM。在一個實施例中，上下文數據提供了設備130進入深度掉電狀態(tài)之前設備130所處的狀態(tài)的快照。在一個實施例中，靜態(tài)RAMl 12與維持功率阱110耦合，該維持功率阱向靜態(tài)RAMl 12提供足以維持上下文數據的完整性的功率。然而，維持功率阱110提供給靜態(tài)RAMl 12的功率小于操作處理器以及將設備130維持在空閑狀態(tài)將需要的功率。在一個實施例中，通過將如果設備130留在空閑狀態(tài)而不是深度掉電狀態(tài)設備130所本應消耗的能量節(jié)省下來，使設備130進入深度掉電狀態(tài)節(jié)省了系統(tǒng)100所利用的能量。在一個實施例中，每個設備(諸如設備130)有其自己的靜態(tài)RAM和維持軌以用于進入和退出深度掉電狀態(tài)。
[0022]在一個實施例中，功率控制單元102的深度掉電邏輯104繼續(xù)監(jiān)視設備130以確定設備130何時進入喚醒狀態(tài)(即，退出深度掉電狀態(tài)，并且上電以用于正常操作)。在一個實施例中，深度掉電邏輯104監(jiān)視寄存器132、133、設備驅動程序140等以確定設備130的一個或多個服務何時被請求。在一個實施例中，響應于深度掉電邏輯104確定設備130應當進入喚醒狀態(tài)，功率控制單元102將上下文數據從靜態(tài)RAMl 12加載到設備130中。在一個實施例中，該上下文數據使設備130返回到該設備進入深度掉電狀態(tài)之前的狀態(tài)，諸如通過恢復寄存器132、134中的值、設置設備配置等。設備130隨后可在喚醒狀態(tài)執(zhí)行任務。
[0023]在一個實施例中，如本文所討論的，使設備130能夠對處理系統(tǒng)中的其他設備或軟件(如圖6-9中所示的那些)透明地進入和退出深度掉電狀態(tài)。從而，盡管設備130所處的系統(tǒng)不處于空閑或深度掉電狀態(tài)，然而在設備130空閑時設備130仍可進入深度掉電狀態(tài)，由此節(jié)省設備130的能量使用。而且，功率控制單元102可進一步基于若干試探來將設備130轉換到進入或退出深度掉電狀態(tài)。
[0024]在一個實施例中，設備130在系統(tǒng)100的中央處理單元(CPU)核(未示出)進入空閑模式時將進入深度掉電狀態(tài)。在一個實施例中，因為設備130將最終跟隨CPU核進入空閑，所以功率控制單元102將設備130與CPU核步調一致地送入深度掉電狀態(tài)。在另一實施例中，當設備130空閑，但是CPU核不空閑時，功率控制單元102仍可基于設備130的空閑性質將設備130送入深度掉電狀態(tài)。但是沒有將設備130鎖定到CPU核的相同功率狀態(tài)，使得功率控制單元102能夠利用設備130空閑的時間段，設備130空閑的時間段可能明顯大于CPU核的時間段，從而造成比CPU核或操作系統(tǒng)的喚醒速率頻率顯著更低的喚醒速率頻率。而且，可以通過允許獨立于CPU核進入深度掉電狀態(tài)來減少設備130的能量使用。
[0025]類似地，功率控制單元102可根據CPU核，或者獨立于CPU核而使設備103進入喚醒狀態(tài)。在一個實施例中，當CPU核空閑時，設備130也將最終空閑，并且在CPU核再次變忙之前不會再次變得活動。從而，在一個實施例中，當CPU核退出深度掉電狀態(tài)時，設備130再次步調一致地跟隨CPU核并且也退出深度掉電狀態(tài)。通過使設備130的部分喚醒時間與CPU核喚醒時間并行，可以減少對CPU的功耗和性能的沖擊。在另一個實施例中，即便當CPU核進入喚醒狀態(tài)時，設備130可留在深度掉電狀態(tài)中。通過向設備130提供獨立的喚醒時間段，功率可以節(jié)省達到設備130空閑時間的延長時間段。
[0026]在一個實施例中，功率控制單元102的深度掉電邏輯104可決定功率控制單元102將哪個試探(即，跟隨CPU核的深度掉電狀態(tài)，或者獨立于CPU核而轉換到進入/退出深度掉電狀態(tài))應用于設備130。在一個實施例中，深度掉電邏輯104可基于設備130的狀態(tài)、系統(tǒng)100的各組件的狀態(tài)、設備130所接收的命令的模式或時序、寄存器132、134處的讀/寫操作的模式或時序、與另一設備或CPU核的事務的模式或時序等的一個或多個度量來“在運行中(on-the-fly) ”決定。在一個實施例中，深度掉電邏輯104監(jiān)視與設備104、其他設備和處理系統(tǒng)在一時間間隔內的各種度量來確定可采用哪種試探(即，跟隨CPU核的深度掉電狀態(tài)，或者獨立于CPU核而轉換到進入/退出深度掉電狀態(tài))來獲得最大的功率/性能優(yōu)化點。在一個實施例中，深度掉電邏輯104周期性地監(jiān)視各種度量以便更新深度掉電邏輯104目前正在采用哪個試探。例如，深度掉電邏輯104可以確定對于給定間隔，設備130應當跟隨處理器的深度掉電狀態(tài)變化，但是對于不同的間隔確定設備130應當獨立地進入和退出深度掉電狀態(tài)。
[0027]圖2A示出用于發(fā)起處理系統(tǒng)的設備的深度掉電的方法200的實施例。在一個實施例中，該方法由處理邏輯(諸如基于硬件的有限狀態(tài)機)執(zhí)行。
[0028]在一個實施例中，監(jiān)視活動設備(諸如圖形控制器、監(jiān)視器、PCI接口等)(處理框202)。在一個實施例中，按照周期性地間隔或者持續(xù)地監(jiān)視該設備。在一個實施例中，監(jiān)視所請求的該設備的操作、該設備所執(zhí)行的操作以及該設備和處理系統(tǒng)中的其他設備之間的事務。而且，還監(jiān)視內部設備操作(諸如寄存器讀/寫操作和該設備的功率操作)。在一個實施例中，還監(jiān)視處理系統(tǒng)中的其他設備的狀態(tài)(諸如CPU核的狀態(tài))。
[0029]在一個實施例中，處理邏輯確定該設備是否空閑(處理框204)。在一個實施例中，基于一個或多個試探確定該設備空閑。在一個實施例，當還確定CPU核處于空閑或深度掉電狀態(tài)時，確定該設備空閑。在另一個實施例中，當該設備在給定時間量內(例如，在0.5毫秒內、基于該設備的功率/策略模式的時間間隔等)還未執(zhí)行操作時確定該設備空閑。
[0030]在一個實施例中，當處理邏輯確定該設備不空閑時(處理框204)，該過程結束。然而，當處理邏輯確定該設備空閑時，處理邏輯將設備上下文數據存儲在專用存儲器中(處理框206)，并且將該設備轉換到深度掉電狀態(tài)(處理框208)。在一個實施例中，該專用存儲器是靜態(tài)RAM存儲器。在一個實施例中，該深度掉電狀態(tài)為C6功率狀態(tài)。
[0031]圖2B示出用于將設備從深度掉電狀態(tài)喚醒的方法250的實施例。在一個實施例中，該方法由處理邏輯(諸如基于硬件的有限狀態(tài)機)執(zhí)行。
[0032]在一個實施例中，監(jiān)視處于深度掉電狀態(tài)中的設備(諸如圖形控制器、監(jiān)視器、PCI接口等)(處理框252)。如同上面所討論的，可監(jiān)視關于該設備的各方面，以及關于其他設備和計算機處理系統(tǒng)組件的各方面。
[0033]在一個實施例中，處理邏輯確定是否應當將該設備從深度掉電狀態(tài)喚醒(處理框254)。在一個實施例中，處理邏輯將根據如本文所討論的一個或多個試探使該設備進入喚醒狀態(tài)。在一個實施例中，當CPU核從空閑或深度掉電狀態(tài)轉換到喚醒狀態(tài)時，該設備將進入喚醒狀態(tài)。在另一實施例中，處理邏輯將在事務請求該設備的動作時使該設備進入喚醒狀態(tài)。例如，當另一設備或CPU請求該設備執(zhí)行操作時，當該設備接收到寄存器讀/寫請求時等。
[0034]當處理邏輯確定該設備不應當離開深度掉電狀態(tài)時，該過程結束。然而，當處理邏輯確定該設備應當喚醒時，處理邏輯發(fā)起該設備通電到活動狀態(tài)(處理框256)并且將上下文數據加載到該設備中(處理框258)。在一個實施例中，該上下文數據是來自設備寄存器的數據以及在所述設備進入深度掉電之前由所述設備保持的其他數據。
[0035]示例性核架構、處理器和計算機架構
[0036]處理器核可以用出于不同目的的不同方式在不同的處理器中實現(xiàn)。例如，這樣的核的實現(xiàn)可以包括:1)旨在用于通用計算的通用有序核；2)旨在用于通用計算的高性能通用無序核；3)主要旨在用于圖形和/或科學(吞吐量)計算的專用核。不同處理器的實現(xiàn)可包括:包括旨在用于通用計算的一個或多個通用有序核和/或旨在用于通用計算的一個或多個通用無序核的CPU;以及2)包括主要旨在用于圖形和/或科學(吞吐量)的一個或多個專用核的協(xié)處理器。這樣的不同處理器導致不同的計算機系統(tǒng)架構，其可包括:1)在與CPU分開的芯片上的協(xié)處理器；2)在與CPU相同的封裝中但分開的管芯上的協(xié)處理器；3)與CPU在相同管芯上的協(xié)處理器(在該情況下，這樣的協(xié)處理器有時被稱為諸如集成圖形和/或科學(吞吐量)邏輯等專用邏輯，或被稱為專用核)；以及4)可以將所描述的CPU(有時被稱為應用核或應用處理器)、以上描述的協(xié)處理器和附加功能包括在同一管芯上的片上系統(tǒng)。接著描述示例性核架構，隨后描述示例性處理器和計算機架構。
[0037]示例性核架構
[0038]有序和無序核框圖
[0039]圖3A是示出根據本發(fā)明的實施例的示例性有序流水線以及示例性寄存器重命名的無序發(fā)布/執(zhí)行流水線兩者的方框圖。圖3B是示出根據本發(fā)明的實施例的有序架構核的示例性實施例以及包括在處理器中的示例性寄存器重命名的無序發(fā)布/執(zhí)行架構核兩者的方框圖。圖3A-B中的實線框示出了有序流水線和有序核，而虛線框中的可選附加項示出了寄存器重命名的、無序發(fā)布/執(zhí)行流水線和核。給定有序方面是無序方面的子集的情況下，將描述無序方面。
[0040]在圖3A中，處理器流水線300包括取出級302、長度解碼級304、解碼級306、分配級308、重命名級310、調度(也稱為分派或發(fā)布)級312、寄存器讀取/存儲器讀取級314、執(zhí)行級316、寫回/存儲器寫入級318、異常處理級322和提交級324。
[0041]圖3B示出了包括耦合到執(zhí)行引擎單元350的前端單元330的處理器核390，且執(zhí)行引擎單元和前端單元兩者都耦合到存儲器單元370。核390可以是精簡指令集合計算(RISC)核、復雜指令集合計算(CISC)核、超長指令字(VLIW)核或混合或替代核類型。作為又一選項，核390可以是專用核，諸如例如網絡或通信核、壓縮引擎、協(xié)處理器核、通用計算圖形處理器單元(GPGPU)核、或圖形核等等。
[0042]前端單元330包括耦合到指令高速緩存單元334的分支預測單元332，該指令高速緩存單元334被耦合到指令轉換后備緩沖器(TLB) 336，該指令轉換后備緩沖器336被耦合到指令取出單元338，指令取出單元338被耦合到解碼單元340。解碼單元340 (或解碼器)可解碼指令，并生成從原始指令解碼出的、或以其他方式反映原始指令的、或從原始指令導出的一個或多個微操作、微代碼進入點、微指令、其他指令、或其他控制信號作為輸出。解碼單元340可使用各種不同的機制來實現(xiàn)。合適的機制的示例包括但不限于查找表、硬件實現(xiàn)、可編程邏輯陣列(OLA)、微代碼只讀存儲器(ROM)等。在一個實施例中，核390包括存儲(例如，在解碼單元340中或否則在前端單元330內的)某些宏指令的微代碼的微代碼ROM或其他介質。解碼單元340耦合至執(zhí)行引擎單元350中的重命名/分配器單元352。
[0043]執(zhí)行引擎單元350包括重命名/分配器單元352，該重命名/分配器單元352耦合至引退單元354和一個或多個調度器單元356的集合。調度器單元356表示任何數目的不同調度器，包括預留站、中央指令窗等。調度器單元356被耦合到物理寄存器組單元358。每個物理寄存器組單元358表示一個或多個物理寄存器組，其中不同的物理寄存器組存儲一種或多種不同的數據類型，諸如標量整數、標量浮點、打包整數、打包浮點、向量整數、向量浮點、狀態(tài)(例如，作為要執(zhí)行的下一指令的地址的指令指針)等。在一個實施例中，物理寄存器組單元358包括向量寄存器單元、寫掩碼寄存器單元和標量寄存器單元。這些寄存器單元可以提供架構向量寄存器、向量掩碼寄存器、和通用寄存器。物理寄存器組單元358與引退單元354重疊以示出可以用來實現(xiàn)寄存器重命名和無序執(zhí)行的各種方式(例如，使用記錄器緩沖器和引退寄存器組；使用將來的文件、歷史緩沖器和引退寄存器組；使用寄存器映射和寄存器池等等)。引退單元354和物理寄存器組單元358被耦合到執(zhí)行群集360。執(zhí)行群集360包括一個或多個執(zhí)行單元362的集合和一個或多個存儲器訪問單元364的集合。執(zhí)行單元362可以對各種類型的數據(例如，標量浮點、打包整數、打包浮點、向量整型、向量浮點)執(zhí)行各種操作(例如，移位、加法、減法、乘法)。盡管某些實施例可以包括專用于特定功能或功能集合的多個執(zhí)行單元，但其他實施例可包括全部執(zhí)行所有函數的僅一個執(zhí)行單元或多個執(zhí)行單元。調度器單元356、物理寄存器組單元358和執(zhí)行群集360被示為可能有多個，因為某些實施例為某些類型的數據/操作(例如，標量整型流水線、標量浮點/打包整型/打包浮點/向量整型/向量浮點流水線，和/或各自具有其自己的調度器單元、物理寄存器單元和/或執(zhí)行群集的存儲器訪問流水線一以及在分開的存儲器訪問流水線的情況下，實現(xiàn)其中僅該流水線的執(zhí)行群集具有存儲器訪問單元364的某些實施例)創(chuàng)建分開的流水線。還應當理解，在分開的流水線被使用的情況下，這些流水線中的一個或多個可以為無序發(fā)布/執(zhí)行，并且其余流水線可以為有序發(fā)布/執(zhí)行。
[0044]存儲器訪問單元364的集合被耦合到存儲器單元370，該存儲器單元370包括耦合到數據高速緩存單元374的數據TLB單元372，其中數據高速緩存單元374耦合到二級(L2)高速緩存單元376。在一個示例性實施例中，存儲器訪問單元364可包括加載單元、存儲地址單元和存儲數據單元，其中的每一個均耦合至存儲器單元370中的數據TLB單元372。指令高速緩存單元334還耦合到存儲器單元370中的二級(L2)高速緩存單元376。L2高速緩存單元376被耦合到一個或多個其他級的高速緩存，并最終耦合到主存儲器。
[0045]作為示例，示例性寄存器重命名的、無序發(fā)布/執(zhí)行核架構可以如下實現(xiàn)流水線300:1)指令取出338執(zhí)行取出和長度解碼級302和304 ；2)解碼單元340執(zhí)行解碼級306 ；3)重命名/分配器單元352執(zhí)行分配級308和重命名級310 ；4)調度器單元356執(zhí)行調度級312 ；5)物理寄存器組單元358和存儲器單元370執(zhí)行寄存器讀取/存儲器讀取級314 ；執(zhí)行群集360執(zhí)行執(zhí)行級316 ；6)存儲器單元370和物理寄存器組單元358執(zhí)行寫回/存儲器寫入級318 ;7)各單元可牽涉到異常處理級322 ;以及8)引退單元354和物理寄存器組單元358執(zhí)行提交級324。
[0046]核390可支持一個或多個指令集合(例如，x86指令集合(具有與較新版本一起添加的某些擴展)；加利福尼亞州桑尼維爾市的MIPS技術公司的MIPS指令集合；加利福尼州桑尼維爾市的ARM控股的ARM指令集合(具有諸如NEON等可選附加擴展))，其中包括本文中描述的各指令。在一個實施例中，核390包括支持打包數據指令集合擴展(例如，AVX1、AVX2)的邏輯，由此允許被許多多媒體應用使用的操作將使用打包數據來執(zhí)行。
[0047]應當理解，核可支持多線程化(執(zhí)行兩個或更多個并行的操作或線程的集合)，并且可以按各種方式來完成該多線程化，此各種方式包括時分多線程化、同步多線程化(其中單個物理核為物理核正在同步多線程化的各線程中的每一個線程提供邏輯核)、或其組合(例如，時分取出和解 碼以及此后諸如用lntel?^i線程化技術來同步多線程化)。
[0048]盡管在無序執(zhí)行的上下文中描述了寄存器重命名，但應當理解，可以在有序架構中使用寄存器重命名。盡管所示出的處理器的實施例還包括分開的指令和數據高速緩存單元334/374以及共享L2高速緩存單元376，但替換實施例可以具有用于指令和數據兩者的單個內部高速緩存，諸如例如一級(LI)內部高速緩存或多個級別的內部緩存。在某些實施例中，該系統(tǒng)可包括內部高速緩存和在核和/或處理器外部的外部高速緩存的組合?；蛘撸懈咚倬彺娑伎梢栽诤撕?或處理器的外部。
[0049]具體的示例性有序核架構
[0050]圖4A-B示出更具體的示例性有序核架構的方塊圖，該核可以是芯片中的若干邏輯塊(包括具有相同類型和/或不同類型的其他核)中的一個。這些邏輯塊通過高帶寬的互連網絡(例如，環(huán)形網絡)與某些固定的功能邏輯、存儲器I/o接口和其它必要的I/O邏輯通信，這取決于應用。
[0051]圖4A是根據本發(fā)明的各實施例的單個處理器核連同它與管芯上互連網絡402的連接以及其二級(L2)高速緩存404的本地子集的框圖。在一個實施例中，指令解碼器400支持具有打包數據指令集擴展的x86指令集。LI高速緩存406允許對標量和向量單元中的高速緩存存儲器的低等待時間訪問。盡管在一個實施例中(為了簡化設計)，標量單元408和向量單元410使用分開的寄存器集合(分別為標量寄存器412和向量寄存器414)，并且在這些寄存器之間轉移的數據被寫入到存儲器并隨后從一級(LI)高速緩存406讀回，但是本發(fā)明的替換實施例可以使用不同的方法(例如使用單個寄存器集合或包括允許數據在這兩個寄存器組之間傳輸而無需被寫入和讀回的通信路徑)。
[0052]L2高速緩存的本地子集404是全局L2高速緩存的一部分，該全局L2高速緩存被劃分成多個分開的本地子集，即每個處理器核一個本地子集。每個處理器核具有到其自己的L2高速緩存404的本地子集的直接訪問路徑。被處理器核讀出的數據被存儲在其L2高速緩存子集404中，并且可以與其他處理器核訪問其自己的本地L2高速緩存子集并行地被快速訪問。被處理器核寫入的數據被存儲在其自己的L2高速緩存子集404中，并在必要的情況下從其它子集清除。環(huán)形網絡確保共享數據的一致性。環(huán)形網絡是雙向的，以允許諸如處理器核、L2高速緩存和其它邏輯塊之類的代理在芯片內彼此通信。每個環(huán)形數據路徑為每個方向1012位寬。
[0053]圖4B是根據本發(fā)明的各實施例的圖4A中的處理器核的一部分的展開圖。圖4B包括作為LI高速緩存404的LI數據高速緩存406A部分，以及關于向量單元410和向量寄存器414的更多細節(jié)。具體地說，向量單元410是16寬向量處理單元(VPU)(見16寬ALU428)，該單元執(zhí)行整型、單精度浮點以及雙精度浮點指令中的一個或多個。該VPU通過混合單元420支持對寄存器輸入的混合、通過數值轉換單元422A-B支持數值轉換，并通過復制單元424支持對存儲器輸入的復制。寫掩碼寄存器426允許斷言所得的向量寫入。
[0054]具有集成存儲器控制器和圖形器件的處理器
[0055]圖5是根據本發(fā)明的實施例的可具有一個以上核、可具有集成存儲器控制器、并且可具有集成圖形的處理器500的方框圖。圖5的實線框示出了處理器500，處理器500具有單個核502A、系統(tǒng)代理(agent) 510、一組一個或多個總線控制器單元516，而可選附加的虛線框示出了替代的處理器500，其具有多個核502A-N、系統(tǒng)代理單元510中的一組一個或多個集成存儲器控制器單元514以及專用邏輯508。
[0056]因此，處理器500的不同實現(xiàn)可包括:I) CPU，其中專用邏輯508是集成圖形和/或科學(吞吐量)邏輯(其可包括一個或多個核)，并且核502A-N是一個或多個通用核(例如，通用的有序核、通用的無序核、這兩者的組合)；2)協(xié)處理器，其中核502A-N是主要旨在用于圖形和/或科學(吞吐量)的多個專用核；以及3)協(xié)處理器，其中核502A-N是多個通用有序核。因此，處理器500可以是通用處理器、協(xié)處理器或專用處理器，諸如例如網絡或通信處理器、壓縮引擎、圖形處理器、GPGPU (通用圖形處理單元)、高吞吐量的集成眾核(MIC)協(xié)處理器(包括30個或更多核)、或嵌入式處理器等。該處理器可以被實現(xiàn)在一個或多個芯片上。處理器500可以是一個或多個襯底的一部分，和/或可以使用諸如例如BiCMOSXMOS或NMOS等的多個加工技術中的任何一個技術將其實現(xiàn)在一個或多個襯底上。
[0057]存儲器層次結構包括在各核內的一個或多個級別的高速緩存、一個或多個共享高速緩存單元506的集合、以及耦合至集成存儲器控制器單元514的集合的外部存儲器(未示出)。該共享高速緩存單元506的集合可以包括一個或多個中間級高速緩存，諸如二級(L2)、三級(L3)、四級(L4)或其他級別的高速緩存、末級高速緩存(LLC)、和/或其組合。盡管在一個實施例中，基于環(huán)的互連單元512將集成圖形邏輯508、共享高速緩存單元506的集合以及系統(tǒng)代理單元510/集成存儲器控制器單元514互連，但替代實施例可使用任何數量的公知技術來將這些單元互連。在一個實施例中，在一個或多個高速緩存單元506與核502-A-N之間維持一致性。
[0058]在某些實施例中，核502A-N中的一個或多個核能夠多線程化。系統(tǒng)代理510包括協(xié)調和操作核502A-N的那些組件。系統(tǒng)代理單元510可包括例如功率控制單元(P⑶)和顯示單元。P⑶可以是或包括調整核502A-N和集成圖形邏輯508的功率狀態(tài)所需的邏輯和組件。顯示單元用于驅動一個或多個外部連接的顯示器。
[0059]核502A-N在架構指令集合方面可以是同構的或異構的；8卩，這些核502A-N中的兩個或更多個核可能能夠執(zhí)行相同的指令集合，而其他核可能能夠執(zhí)行該指令集合的僅僅子集或不同的指令集合。[0060]示例性計算機架構
[0061]圖6-9是示例性計算機架構的方塊圖。本領域已知的對膝上型設備、臺式機、手持PC、個人數字助理、工程工作站、服務器、網絡設備、網絡集線器、交換機、嵌入式處理器、數字信號處理器(DSP)、圖形設備、視頻游戲設備、機頂盒、微控制器、蜂窩電話、便攜式媒體播放器、手持設備以及各種其他電子設備的其他系統(tǒng)設計和配置也是合適的。一般來說，能夠納入本文中所公開的處理器和/或其它執(zhí)行邏輯的多個系統(tǒng)和電子設備一般都是合適的。
[0062]現(xiàn)在參考圖6，所示出的是根據本發(fā)明一個實施例的系統(tǒng)600的框圖。系統(tǒng)600可以包括一個或多個處理器610、615，這些處理器耦合到控制器中樞620。在一個實施例中，控制器中樞620包括圖形存儲器控制器中樞(GMCH) 690和輸入/輸出中樞(IOH) 650 (其可以在分開的芯片上)；GMCH690包括存儲器和圖形控制器，存儲器640和協(xié)處理器645耦合到該存儲器和圖形控制器；10H650將輸入/輸出(I/O)設備660耦合到GMCH690。替換地，存儲器和圖形控制器中的一個或兩個集成在處理器(如本文中所描述的)內，存儲器640和協(xié)處理器645直接耦合到處理器610，且控制器中樞620與10H650在單一芯片中。
[0063]附加處理器615的任選性質用虛線表不在圖6中。每一處理器610、615可包括本文中描述的處理核中的一個或多個，并且可以是處理器500的某一版本。
[0064]存儲器640可以是例如動態(tài)隨機存取存儲器(DRAM)、相變存儲器(PCM)或這兩者的組合。對于至少一個實施例，控制器中樞620經由諸如前端總線(FSB)之類的多分支總線(mult1-drop bus)、諸如快速通道互連(QPI)之類的點對點接口、或者類似的連接695與處理器610、615進行通信。
[0065]在一個實施例中，協(xié)處理器645是專用處理器，諸如例如高吞吐量MIC處理器、網絡或通信處理器、壓縮引擎、圖形處理器、GPGPU、或嵌入式處理器等等。在一個實施例中，控制器中樞620可以包括集成圖形加速器。
[0066]按照包括體系結構、微體系結構、熱、功耗特征等等優(yōu)點的度量譜，物理資源610、615之間存在各種差別。
[0067]在一個實施例中，處理器610執(zhí)行控制一般類型的數據處理操作的指令。嵌入在這些指令中的可以是協(xié)處理器指令。處理器610識別如具有應當由附連的協(xié)處理器645執(zhí)行的類型的這些協(xié)處理器指令。因此，處理器610在協(xié)處理器總線或者其他互連上將這些協(xié)處理器指令(或者表示協(xié)處理器指令的控制信號)發(fā)布到協(xié)處理器645。協(xié)處理器645接受并執(zhí)行所接收的協(xié)處理器指令。
[0068]現(xiàn)在參照圖7，所示出的是根據本發(fā)明實施例的更具體的第一示例性系統(tǒng)700的框圖。如圖7所示，多處理器系統(tǒng)700是點對點互連系統(tǒng)，并包括經由點對點互連750耦合的第一處理器770和第二處理器780。處理器770和780中的每一個都可以是處理器500的某一版本。在本發(fā)明的一個實施例中，處理器770和780分別是處理器610和615,而協(xié)處理器738是協(xié)處理器645。在另一實施例中，處理器770和780分別是處理器610和協(xié)處理器645。
[0069]處理器770和780被示為分別包括集成存儲器控制器(MC)單元772和782。處理器770還包括作為其總線控制器單元的一部分的點對點(P-P)接口 776和778 ;類似地，第二處理器780包括點對點接口 786和788。處理器770、780可以使用點對點(P-P)電路778、788經由P-P接口 750來交換信息。如圖7所示，MC772和782將各處理器耦合至相應的存儲器，即存儲器732和存儲器734，這些存儲器可以是本地附連至相應的處理器的主存儲器的一部分。
[0070]處理器770、780可各自經由使用點對點接口電路776、794、786、798的各個P-P接口 752、754與芯片組790交換信息。芯片組790可以可選地經由高性能接口 739與協(xié)處理器738交換信息。在一個實施例中，協(xié)處理器738是專用處理器，諸如例如高吞吐量MIC處理器、網絡或通信處理器、壓縮引擎、圖形處理器、GPGPU、或嵌入式處理器等等。
[0071]共享高速緩存(未示出)可以被包括在任一處理器之內或被包括兩個處理器外部但仍經由P-P互連與這些處理器連接，從而如果將某處理器置于低功率模式時，可將任一處理器或兩個處理器的本地高速緩存信息存儲在該共享高速緩存中。
[0072]芯片組790可經由接口 796耦合至第一總線716。在一個實施例中，第一總線716可以是外圍部件互連(PCI)總線，或諸如PCI Express總線或其它第三代I/O互連總線之類的總線，但本發(fā)明的范圍并不受此限制。
[0073]如圖7所示，各種I/O設備714可以連同總線橋718耦合到第一總線716，總線橋718將第一總線716耦合至第二總線720。在一個實施例中，諸如協(xié)處理器、高吞吐量MIC處理器、GPGPU的處理器、加速器(諸如例如圖形加速器或數字信號處理器(DSP)單元)、場可編程門陣列或任何其他處理器的一個或多個附加處理器715被耦合到第一總線716。在一個實施例中，第二總線720可以是低引腳計數(LPC)總線。各種設備可以被耦合至第二總線720，在一個實施例中這些設備包括例如鍵盤/鼠標722、通信設備727以及諸如可包括指令/代碼和數據730的盤驅動器或其它大容量存儲設備的存儲單元728。此外，音頻1/0724可以被耦合至第二總線720。注意，其它架構是可能的。例如，取代圖7的點對點架構，系統(tǒng)可以實現(xiàn)多點總線或其它這類架構。
[0074]現(xiàn)在參考圖8，示出了根據本發(fā)明的一個實施例的更具體的第二示例性系統(tǒng)800的方框圖。圖7和圖8中的相同部件用相同附圖標記表示，并從圖8中省去了圖7中的某些方面，以避免使圖8的其它方面變得難以理解。
[0075]圖8示出處理器770、780可分別包括集成存儲器和I/O控制邏輯(“CL”)772和782。因此，CL772、782包括集成存儲器控制器單元并包括I/O控制邏輯。圖8不僅示出存儲器732、734耦合至CL772、782，而且還示出I/O設備814也耦合至控制邏輯772、782。傳統(tǒng)I/O設備815被耦合至芯片組790。
[0076]現(xiàn)在參照圖9，所示出的是根據本發(fā)明一個實施例的SoC900的框圖。在圖5中，相似的部件具有同樣的附圖標記。另外，虛線框是更先進的SoC的可選特征。在圖9中，互連單元(多個)902被耦合至:應用處理器910，該應用處理器包括一個或多個核202A-N的集合以及共享高速緩存單元506 ;系統(tǒng)代理單元510 ;總線控制器單元516 ;集成存儲器控制器單元514 ;—組或一個或多個協(xié)處理器920，其可包括集成圖形邏輯、圖像處理器、音頻處理器和視頻處理器；靜態(tài)隨機存取存儲器(SRAM)單元930 ;直接存儲器存取(DMA)單元932 ;以及用于耦合至一個或多個外部顯示器的顯示單元940。在一個實施例中，協(xié)處理器920包括專用處理器，諸如例如網絡或通信處理器、壓縮引擎、GPGPU、高吞吐量MIC處理器、或嵌入式處理器等等。
[0077]本文公開的機制的各實施例可以被實現(xiàn)在硬件、軟件、固件或這些實現(xiàn)方法的組合中。本發(fā)明的實施例可實現(xiàn)為在可編程系統(tǒng)上執(zhí)行的計算機程序或程序代碼，該可編程系統(tǒng)包括至少一個處理器、存儲系統(tǒng)(包括易失性和非易失性存儲器和/或存儲元件)、至少一個輸入設備以及至少一個輸出設備。
[0078]可將程序代碼(諸如圖7中示出的代碼730)應用于輸入指令，以執(zhí)行本文描述的各功能并生成輸出信息。輸出信息可以按已知方式被應用于一個或多個輸出設備。為了本申請的目的，處理系統(tǒng)包括具有諸如例如數字信號處理器(DSP)、微控制器、專用集成電路(ASIC)或微處理器之類的處理器的任何系統(tǒng)。
[0079]程序代碼可以用高級程序化語言或面向對象的編程語言來實現(xiàn)，以便與處理系統(tǒng)通信。程序代碼也可以在需要的情況下用匯編語言或機器語言來實現(xiàn)。事實上，本文中描述的機制不僅限于任何特定編程語言的范圍。在任一情形下，語言可以是編譯語言或解釋
;五古
P口口 ο
[0080]至少一個實施例的一個或多個方面可以由存儲在機器可讀介質上的表示性指令來實現(xiàn)，指令表示處理器中的各種邏輯，指令在被機器讀取時使得該機器制作用于執(zhí)行本文所述的技術的邏輯。被稱為“IP核”的這些表示可以被存儲在有形的機器可讀介質上，并被提供給多個客戶或生產設施以加載到實際制造該邏輯或處理器的制造機器中。
[0081]這樣的機器可讀存儲介質可以包括但不限于通過機器或設備制造或形成的物品的非瞬態(tài)、有形安排，其包括存儲介質，諸如硬盤；任何其它類型的盤，包括軟盤、光盤、緊致盤只讀存儲器(CD-ROM)、緊致盤可重寫(CD-RW)的以及磁光盤；半導體器件，例如只讀存儲器(ROM)、諸如動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)的隨機存取存儲器(RAM)、可擦除可編程只讀存儲器(EPROM)、閃存、電可擦除可編程只讀存儲器(EEPROM)；相變存儲器(PCM);磁卡或光卡；或適于存儲電子指令的任何其它類型的介質。
[0082]因此，本發(fā)明的各實施例還包括非瞬態(tài)、有形機器可讀介質，該介質包含指令或包含設計數據，諸如硬件描述語言(HDL)，它定義本文中描述的結構、電路、裝置、處理器和/或系統(tǒng)特性。這些實施例也被稱為程序產品。
[0083]仿真(包括二進制變換、代碼變形等)
[0084]在某些情況下，指令轉換器可用來將指令從源指令集轉換至目標指令集。例如，指令轉換器可以變換(例如使用靜態(tài)二進制變換、包括動態(tài)編譯的動態(tài)二進制變換)、變形、仿真或以其它方式將指令轉換成將由核來處理的一個或多個其它指令。指令轉換器可以用軟件、硬件、固件、或其組合實現(xiàn)。指令轉換器可以在處理器上、在處理器外、或者部分在處理器上部分在處理器外。
[0085]圖10是根據本發(fā)明的實施例的對比使用軟件指令變換器將源指令集中的二進制指令變換成目標指令集中的二進制指令的框圖。在所示的實施例中，指令轉換器是軟件指令轉換器，但作為替代該指令轉換器可以用軟件、固件、硬件或其各種組合來實現(xiàn)。圖10示出了用高級語言1002的程序可以使用X86編譯器1004來編譯，以生成可以由具有至少一個x86指令集核的處理器1016原生執(zhí)行的x86 二進制代碼1006。具有至少一個x86指令集核的處理器1016表示任何處理器，這些處理器能通過兼容地執(zhí)行或以其他方式處理以下內容來執(zhí)行與具有至少一個x86指令集核的英特爾處理器基本相同的功能:1)英特爾x86指令集核的指令集的本質部分，或2)被定向為在具有至少一個x86指令集核的英特爾處理器上運行的應用或其它程序的目標代碼版本，以便取得與具有至少一個x86指令集核的英特爾處理器基本相同的結果。x86編譯器1004表示用于生成x86 二進制代碼1006 (例如，目標代碼)的編譯器，該二進制代碼O可通過或不通過附加的鏈接處理在具有至少一個x86指令集核的處理器1016上執(zhí)行。類似地，圖10示出用高級語言1002的程序可以使用替代的指令集編譯器1008來編譯，以生成可以由不具有至少一個x86指令集核的處理器1014 (例如具有執(zhí)行加利福尼亞州桑尼維爾市的MIPS技術公司的MIPS指令集，和/或執(zhí)行加利福尼亞州桑尼維爾市的ARM控股公司的ARM指令集的核的處理器)原生執(zhí)行的替代指令集二進制代碼1010。指令轉換器1012被用來將x86 二進制代碼1006轉換成可以由不具有x86指令集核的處理器1014原生執(zhí)行的代碼。該轉換后的代碼不大可能與替換性指令集二進制代碼1010相同，因為能夠這樣做的指令轉換器難以制造；然而，轉換后的代碼將完成一般操作并由來自替代指令集的指令構成。因此，指令轉換器1012通過仿真、模擬或任何其它過程來表示允許不具有x86指令集處理器或核的處理器或其它電子設備執(zhí)行x86二進制代碼1006的軟件、固件、硬件或其組合。
[0086]同樣，盡管附圖中的流程圖示出本發(fā)明的某些實施例的特定操作順序，應該理解該順序是示例性的(例如，可選實施例可按不同順序執(zhí)行操作、組合某些操作、使某些操作
重置等)。
[0087]在以上描述中，出于解釋的目的，闡明了眾多具體細節(jié)以提供對本發(fā)明的實施例的透徹理解。然而，對本領域技術人員而言將是明顯的是，不用這些具體細節(jié)中的一些也可實踐一個或多個其他實施例。提供所描述的具體實施例不是為了限制本發(fā)明而是為了說明本發(fā)明的實施例。本發(fā)明的范圍不是由所提供的具體示例確定，而是僅由所附權利要求確定。
【權利要求】
1.一種用于高效能耗的系統(tǒng)，包括: 設備； 靜態(tài)存儲器；以及 與所述設備和所述靜態(tài)存儲器耦合的功率控制單元，所述功率控制單元包括深度掉電邏輯，所述深度掉電邏輯用于監(jiān)視所述設備的狀態(tài)以及在所述設備空閑時將所述設備轉換到深度掉電狀態(tài)，其中所述設備在所述深度掉電狀態(tài)時比在所述空閑狀態(tài)時消耗更少的功率。
2.如權利要求1所述的系統(tǒng)，其特征在于，還包括: 所述功率控制單元用于在所述設備被轉換到所述深度掉電狀態(tài)時將從所述設備獲得的上下文數據存儲在所述靜態(tài)存儲器中。
3.如權利要求2所述的系統(tǒng)，其特征在于，還包括: 響應于所述深度掉電邏輯監(jiān)視到一事件，所述深度掉電邏輯喚醒所述設備，其中所述深度掉電邏輯將所述設備轉換到活動狀態(tài)并且將所述上下文數據從所述靜態(tài)存儲器加載到所述設備中。
4.如權利要求3所述的系統(tǒng)，其特征在于，所述事件是所述系統(tǒng)的處理器從空閑狀態(tài)喚醒。
5.如權利要求3所述的系統(tǒng)，其特征在于，所述事件是要由所述設備處理的事件，并且其中所述系統(tǒng)的處理器留在空閑狀態(tài)中。
6.如權利要求1所述的系統(tǒng)，其中所述深度掉電邏輯確定所述設備空閑并且在所述系統(tǒng)的處理器進入空閑狀態(tài)時發(fā)起所述轉換。
7.如權利要求1所述的系統(tǒng)，其中在所述系統(tǒng)的處理器處于活動狀態(tài)時所述深度掉電邏輯發(fā)起將所述設備轉換到所述深度掉電狀態(tài)的轉換。
8.如權利要求1所述的系統(tǒng)，其特征在于，所述靜態(tài)存儲器與維持功率阱耦合以便向所述靜態(tài)存儲器供電。
9.如權利要求1所述的系統(tǒng)，其特征在于，所述設備是圖形處理單元。
10.如權利要求1所述的系統(tǒng)，其特征在于，所述深度掉電狀態(tài)是C6狀態(tài)。
11.一種用于高效能耗的方法，包括: 監(jiān)視設備的狀態(tài)； 確定與所述設備相對應的空閑狀態(tài)；以及 利用基于硬件的深度掉電邏輯，在確定所述設備空閑時將所述設備轉換到深度掉電狀態(tài)，其中所述設備在所述深度掉電狀態(tài)時比在所述空閑狀態(tài)時消耗更少的功率。
12.如權利要求11所述的方法，其特征在于，還包括: 在所述設備被轉換到所述深度掉電狀態(tài)時將從所述設備獲得的上下文數據存儲在所述靜態(tài)存儲器中。
13.如權利要求12所述的方法，其特征在于，還包括: 響應于監(jiān)視到一事件而喚醒所述設備； 將所述設備轉換到活動狀態(tài)；以及 將所述上下文數據從所述靜態(tài)存儲器加載到所述設備中。
14.如權利要求13所述的方法，其特征在于，所述事件是所述系統(tǒng)的處理器從空閑狀態(tài)喚醒。
15.如權利要求13所述的方法，其特征在于，所述事件是要由所述設備處理的事件，并且其中所述系統(tǒng)的處理器留在空閑狀態(tài)中。
16.如權利要求11所述的方法，其特征在于，在所述系統(tǒng)的處理器進入空閑狀態(tài)時發(fā)起將所述設備轉換到所述深度掉電狀態(tài)的轉換。
17.如權利要求11所述的系統(tǒng)，當所述系統(tǒng)的處理器處于活動狀態(tài)。
18.如權利要求11所述的方法，其特征在于，所述設備是圖形處理單元。
19.一種用于高效能耗的裝置，包括: 靜態(tài)存儲器；以及 與設備和所述靜態(tài)存儲器耦合的功率控制單元，所述功率控制單元包括深度掉電邏輯，所述深度掉電邏輯用于監(jiān)視所述設備的狀態(tài)并且在所述設備空閑時將所述設備轉換到深度掉電狀態(tài)，其中所述設備在所述深度掉電狀態(tài)時比在所述空閑狀態(tài)時消耗更少的功率。
20.如權利要求19所述的裝置，其特征在于，所述功率控制單元在所述設備被轉換到所述深度掉電狀態(tài) 時將所述所述設備獲得的上下文數據存儲在所述靜態(tài)存儲器中。
【文檔編號】G06F1/32GK104011624SQ201280063695
【公開日】2014年8月27日 申請日期:2012年11月26日 優(yōu)先權日:2011年12月22日
【發(fā)明者】I·M·索迪, A·納韋, D·拉杰萬, R·D·威爾斯, E·C·薩姆森 申請人:英特爾公司