專利名稱：一種支持局部復(fù)位的總線橋裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種支持局部復(fù)位的裝置。
背景技術(shù)：
理想情況下，同步電路中所有的觸發(fā)器都是用同一個時鐘，此時的時序問題非常方便解決。然而，現(xiàn)實通信領(lǐng)域的設(shè)計中，多時鐘的 情況普遍存在，尤其是在嵌入式系統(tǒng)中，出于低功耗的考量，引入IP ((Intellectual Property),定制、半定制ASIC (ApplicationSpecific Integrated Circuit,專用集成電路),使得在通信系統(tǒng)中的時鐘數(shù)量還有不斷上升的趨勢。時鐘域可以這樣來定義，指由同一個時鐘控制的一組時序單元，該時鐘必須來自同一個時鐘樹。在一個多時鐘域的系統(tǒng)中，多個模塊工作在不同的時鐘頻率下，每個模塊會受全局復(fù)位信號和局部復(fù)位信號的控制。每個時鐘域都會將全局復(fù)位信號同步到本時鐘域中，這會造成系統(tǒng)中多個模塊之間復(fù)位信號不同時釋放。時鐘頻率高的模塊已經(jīng)進(jìn)入了開始正常的狀態(tài)，而時鐘頻率低的模塊還處于復(fù)位狀態(tài)，這種情況在一個包含高速系統(tǒng)總線和低速局部總線的系統(tǒng)中最為常見。在這樣的條件下，會存在兩個方面的問題。一個方面的問題是，這種情況會給軟件調(diào)試帶來一定的困難；另一個方面的問題是系統(tǒng)在等待低速模塊就緒的過程中會有較大的功耗損失。關(guān)于一個方面的問題，比如當(dāng)系統(tǒng)復(fù)位釋放時，高速模塊和低速模塊都將系統(tǒng)復(fù)位信號同步到自己的模塊中，但因不同時鐘域的模塊間時鐘頻率不同，高速模塊的復(fù)位信號將先于低速模塊的復(fù)位信號得到釋放，此時當(dāng)已經(jīng)從復(fù)位模式進(jìn)入工作模式的高速模塊訪問還處于復(fù)位模式的低速模塊時，將不會得到正確響應(yīng)，軟件調(diào)試會進(jìn)入“卡死”狀態(tài)。對于另一個方面的問題，則如同短板效應(yīng)，當(dāng)系統(tǒng)復(fù)位信號釋放時，整個系統(tǒng)不同頻率的模塊根據(jù)各自的時鐘頻率陸續(xù)將系統(tǒng)復(fù)位信號的釋放過程同步到自己模塊中，繼而從復(fù)位模式進(jìn)入工作模式。因系統(tǒng)內(nèi)部各模塊之間存在各種信息傳遞，則系統(tǒng)能夠正常工作的時間取決于時鐘頻率最慢的模塊恢復(fù)到工作模式的時間。在等待最慢模塊復(fù)位釋放進(jìn)入工作模式期間，系統(tǒng)內(nèi)的其他模塊因處于工作狀態(tài)將會有寄存器翻轉(zhuǎn)的動作而造成一定的功耗損失。以上描述表明，系統(tǒng)或者說上層應(yīng)當(dāng)準(zhǔn)確地知道功能模塊或者說底層模塊是否處于局部復(fù)位狀態(tài)，尤其是在嵌入式系統(tǒng)中，如SoC (System on Chip，片上系統(tǒng))集成有許多不同的IP時，若不能準(zhǔn)確知道功能模塊的狀態(tài)，系統(tǒng)總線可能因某個IP局部復(fù)位而掛死。
發(fā)明內(nèi)容本實用新型的目的在于提供一種支持局部復(fù)位的總線橋裝置，從而，避免系統(tǒng)總線不會因某個IP局部復(fù)位而掛死。依據(jù)本實用新型的一個方面，一種支持局部復(fù)位的總線橋裝置，包括用于匹配連接系統(tǒng)總線的系統(tǒng)總線接口和用于匹配連接局部總線的局部總線接口，以及互聯(lián)在系統(tǒng)總線接口與局部總線接口間的數(shù)據(jù)緩存模塊，還包括一掛接在系統(tǒng)總線上的同步模塊，以把系統(tǒng)復(fù)位信號同步到所述局部總線接口相匹配的時鐘域；一復(fù)位管理模塊受控于同步后的所述系統(tǒng)復(fù)位信號依據(jù)所屬的時鐘域運算后而輸出一個局部復(fù)位信號至所述局部總線接口，局部總線接口則在局部復(fù)位信號有效的情況下，將局部總線讀數(shù)據(jù)端口數(shù)據(jù)置為一預(yù)定值，從而，若系統(tǒng)總線訪問以所述局部總線接口為接口的局部模塊而讀取的數(shù)據(jù)為所述預(yù)定值時，即獲知所述局部模塊處于局部復(fù)位狀態(tài)；同時，局部復(fù)位信號有效時將清空數(shù)據(jù)緩存模塊讀緩存。上述支持局部復(fù)位的總線橋裝置，所述復(fù)位管理模塊輸入端還設(shè)有一用于引入DFT的復(fù)位信號的引腳。上述支持局部復(fù)位的總線橋裝置，所述同步模塊設(shè)有用于兼容DFT的testjnode，scan_en 和 ext_rst_n 端 P。依據(jù)本實用新型，將從模塊或者說局部總線掛接的局部模塊的復(fù)位狀態(tài)通過一個預(yù)定的復(fù)位標(biāo)識反映到系統(tǒng)總線上，使得系統(tǒng)或者上層設(shè)備能夠準(zhǔn)確的知曉從模塊的局部復(fù)位狀態(tài)，這樣，上層設(shè)備或者主機(jī)就可以避免對相關(guān)從模塊的某些操作。從而，如在SoC上集成有許多不同的IP時，系統(tǒng)總線不會因為某個IP局部復(fù)位而掛死。而對數(shù)據(jù)緩存模塊的清空操作還可以保證在IP重新啟用時的系統(tǒng)的穩(wěn)定性。

圖I為依據(jù)本實用新型的一種總線橋裝置的結(jié)構(gòu)原理框圖。圖2為一種同步模塊的電路原理圖。
具體實施方式
參照說明書附圖I所示的一種總線橋裝置，他有五個主要的單元，分別是同步模塊、復(fù)位管理模塊、系統(tǒng)總線接口( slave接口，即從設(shè)備接口)、數(shù)據(jù)緩存模塊和局部總線接口(master接口，即主機(jī)接口)。其中，系統(tǒng)總線接口屬于系統(tǒng)時鐘域，而局部總線接口和復(fù)位管理模塊則屬于局部時鐘域，這里涉及跨時鐘域的同步問題，當(dāng)然，跨時鐘域的同步問題在本領(lǐng)域已經(jīng)是比較成熟的技術(shù)，在此不再贅述，時鐘不同域之間數(shù)據(jù)傳遞同步的操作要用于到所述數(shù)據(jù)緩存模塊，也為本領(lǐng)域所公知。同步模塊和系統(tǒng)總線接口掛在系統(tǒng)總線上，其中，同步模塊用來接收系統(tǒng)復(fù)位信號，并將系統(tǒng)復(fù)位信號從系統(tǒng)時鐘域同步到局部時鐘域，并保證局部復(fù)位信號是異步復(fù)位而同步置位的。同步模塊用來保證系統(tǒng)內(nèi)部模塊使用的復(fù)位信號都是異步復(fù)位，同步置位的。其具體電路圖在說明書附圖2中。異步復(fù)位它是指無論時鐘沿是否到來，只要復(fù)位信號有效，就對系統(tǒng)進(jìn)行復(fù)位。另一個相對的復(fù)位方式是同步復(fù)位，表示為同步復(fù)位就是指復(fù)位信號只有在時鐘上升沿到來時，才能有效。否則，無法完成對系統(tǒng)的復(fù)位工作。這兩種復(fù)位方式各有優(yōu)缺點，例如同步復(fù)位，其優(yōu)點是、有利于仿真器的仿真；可以使所設(shè)計的系統(tǒng)成為100%的同步時序電路，這便大大有利于時序分析，而且綜合出來的fmax (最高時鐘頻率)一般較高；因為他只有在時鐘有效電平到來時才有效，所以可以濾除高于時鐘頻率的毛刺。但他的缺點也有不少，主要有以下幾條復(fù)位信號的有效時長必須大于時鐘周期，才能真正被系統(tǒng)識別并完成復(fù)位任務(wù)。同時還要考慮，諸如clk skew,組合邏輯路徑延時，復(fù)位延時等因素；由于大多數(shù)的邏輯器件的目標(biāo)庫內(nèi)的DFF都只有異步復(fù)位端口，所以，倘若采用同步復(fù)位的話，綜合器就會在寄存器的數(shù)據(jù)輸入端口插入組合邏輯，這樣就會耗費較多的邏輯資源。同步復(fù)位與異步復(fù)位的優(yōu)缺點是相對的，通過異步復(fù)位同步置位的方式可以兩全其美，即使用異步復(fù)位，同步釋放的方式，而且復(fù)位信號低電平有效。從而在邏輯設(shè)計中可以很好的提高復(fù)位的可靠性，從而保證電路工作的穩(wěn)定可靠性。同步模塊同時應(yīng)兼容DFT (Design for Test,可測性設(shè)計)，匹配有test_mode,scan_en, ext_rst_n端口，并且最好選用支持多位并行的復(fù)位信號的同步。隨著電子電路集成度的提高，電路愈加復(fù)雜，要完成一個電路的測試所需要的人力和時間也變得非常巨大。為了節(jié)省測試時間，除了采用先進(jìn)的測試方法外，另外一個方法就是提高設(shè)計本身的可測試性。其中，可測試性包括兩個方面一個是可控制性，即為了能夠檢測出目的故障(fault)或缺陷(defect)，可否方便的施加測試向量；另外一個是可觀測性，指的是對電路系統(tǒng)的測試結(jié)果是否容易被觀測到。在集成電路(Integrated Circuit,簡稱IC)進(jìn)入超大規(guī)模集成電路時代，DFT是電路和芯片設(shè)計的重要環(huán)節(jié)，它通過在芯片原始設(shè)計中插入各種用于提高芯片可測試性(包括可控制性和可觀測性)的硬件邏輯，從而使芯片變得容易測試，大幅度節(jié)省芯片測試的成本。通過兼容DFT設(shè)計的端口，可以引入軟件調(diào)試機(jī)制，那么進(jìn)一步的選擇是，復(fù)位管理模塊引入其他復(fù)位信號，主要指DFT的復(fù)位信號，這是一個在軟件測試模式下的有外部復(fù)位引腳引入的復(fù)位信號，從而，復(fù)位管理模塊就可以同過與被同步的系統(tǒng)復(fù)位信號進(jìn)行一個邏輯運算，輸出一個局部復(fù)位信號。那么，關(guān)于復(fù)位管理模塊，也稱復(fù)位控制模塊，是相對成熟的技術(shù)，主要通過寄存器，如復(fù)位控制寄存器(RCR)和復(fù)位狀態(tài)寄存器(RSR)對被輸出控制的IP或者其他模塊進(jìn)行復(fù)位控制，觸發(fā)復(fù)位或者置位的管腳主要有RSTI引腳、上電復(fù)位引腳、PLL丟失時鐘引腳、軟件復(fù)位(如所述DFT信號)引腳等。因系統(tǒng)內(nèi)有些IP不需要工作時可以將其復(fù)位以降低功耗，復(fù)位管理模塊用于IP的復(fù)位管理。同時，系統(tǒng)復(fù)位信號可以通過RSTI引腳接入，通過寄存器的一些邏輯，實現(xiàn)局部復(fù)位信號的輸出。當(dāng)然，由于被復(fù)位的對象可能是其中的某個IP，因此，局部復(fù)位信號可以表現(xiàn)為通過軟件復(fù)位或者系統(tǒng)復(fù)位信號根據(jù)系統(tǒng)的工作狀態(tài)及需要選擇輸出發(fā)送給系統(tǒng)不同的局部模塊的復(fù)位信號，形成局部復(fù)位信號。關(guān)于局部總線接口，將數(shù)據(jù)緩存模塊中的數(shù)據(jù)寫到局部總線從設(shè)備端或者將局部總線從設(shè)備端的數(shù)據(jù)讀取到數(shù)據(jù)緩存。那么，其配置匹配相應(yīng)局部總線接口邏輯根據(jù)局部總線規(guī)范操作，局部總線接口邏輯根據(jù)不同的設(shè)計要求有不同的時序。例如，讀信號變高的下一個時鐘周期得到讀數(shù)據(jù)，而寫信號和寫數(shù)據(jù)在同一個時鐘周期出現(xiàn)在局部總線上。關(guān)于數(shù)據(jù)緩存模塊，通常包括寫緩存模塊、讀緩存模塊和存放控制邏輯的單元(簡稱控制邏輯)或者邏輯電路，本方案選擇邏輯電路，響應(yīng)速度快。其中，控制邏輯，根據(jù)外部的讀寫信號調(diào)整讀寫緩存模塊的地址指針，以及根據(jù)局部復(fù)位信號復(fù)位地址指針。他們的連接關(guān)系是控制邏輯分別連接寫緩存和讀緩存模塊，而讀、寫緩存模塊互相獨立。依據(jù)數(shù)據(jù)緩存模塊，將系統(tǒng)總線的寫數(shù)據(jù)存入寫緩存或者將局部總線的讀數(shù)據(jù)存入讀緩存。關(guān)于系統(tǒng)總線接口，用于將系統(tǒng)總線的寫數(shù)據(jù)存入數(shù)據(jù)緩存模塊或者將數(shù)據(jù)緩存模塊的數(shù)據(jù)送到系統(tǒng)總線上。其根據(jù)系統(tǒng)總線的規(guī)范操作，如果系統(tǒng)總線是AMBA總線，則按照AMBA總線的接口時序要求設(shè)計。那么依據(jù)該系統(tǒng)總線接口可以執(zhí)行某些操作，如上位機(jī)軟件需要讀數(shù)據(jù)，則數(shù)據(jù)從局部模塊經(jīng)過局部總線master接口到達(dá)數(shù)據(jù)緩存模塊，然后由數(shù)據(jù)緩存模塊到達(dá)系統(tǒng)總線slave接口。假設(shè)上位機(jī)軟件需要寫數(shù)據(jù)，則是相反的流程。依據(jù)被配置的總線橋裝置的局部 復(fù)位控制方法，從系統(tǒng)總線發(fā)來的系統(tǒng)復(fù)位信號被同步到該總線橋裝置局部總線接口的時鐘域，依據(jù)系統(tǒng)復(fù)位信號生成局部復(fù)位信號，并傳輸給局部總線接口；在所述局部復(fù)位信號有效的情況下，局部總線接口返回一個表示局部復(fù)位信號有效的信號給所述系統(tǒng)總線接口，并清空總線橋裝置內(nèi)的讀緩存。在這樣的一個過程中，一個實施例具有如下步驟I.復(fù)位管理模塊將同步后的系統(tǒng)復(fù)位信號和其他復(fù)位信號進(jìn)行邏輯運算，作為局部復(fù)位信號輸出給局部總線接口和數(shù)據(jù)緩存模塊；2.在局部復(fù)位信號有效的情況下，局部總線接口數(shù)據(jù)線上返回badObadO送給系統(tǒng)總線slave接口，badObadO表示局部復(fù)位有效。3.在局部復(fù)位信號有效的情況下，數(shù)據(jù)緩存模塊將讀緩存清空，若此時有來自系統(tǒng)總線接口的寫操作，數(shù)據(jù)緩存模塊丟棄寫數(shù)據(jù)，以防止這些數(shù)據(jù)影響復(fù)位后的操作。4.上層軟件可以從系統(tǒng)總線接口讀取到數(shù)據(jù)badObadO，從而知道模塊處于局部復(fù)位狀態(tài)，即幫助軟件調(diào)試，軟件讀取到badObadO無效時才往下運行。從而，上述實現(xiàn)將從模塊的復(fù)位狀態(tài)反映到系統(tǒng)總線上，使得系統(tǒng)能夠知道從模塊是否處于局部復(fù)位狀態(tài)。尤其當(dāng)SoC系統(tǒng)上集成有許多不同IP時，系統(tǒng)總線不會因某個IP局部復(fù)位而掛死。對數(shù)據(jù)緩存模塊的清空操作還可以保證在IP重新啟用時的系統(tǒng)的穩(wěn)定性。依據(jù)上述實現(xiàn)還有效地簡化了軟件調(diào)試，同時有利于降低系統(tǒng)功耗。
權(quán)利要求1.一種支持局部復(fù)位的總線橋裝置，包括用于匹配連接系統(tǒng)總線的系統(tǒng)總線接口和用于匹配連接局部總線的局部總線接口，以及互聯(lián)在系統(tǒng)總線接口與局部總線接口間的數(shù)據(jù)緩存模塊，其特征在于，還包括一掛接在系統(tǒng)總線上的同步模塊，以把系統(tǒng)復(fù)位信號同步到所述局部總線接口相匹配的時鐘域； 一復(fù)位管理模塊受控于同步后的所述系統(tǒng)復(fù)位信號依據(jù)所屬的時鐘域運算后而輸出一個局部復(fù)位信號至所述局部總線接口，局部總線接口則在局部復(fù)位信號有效的情況下，將局部總線讀數(shù)據(jù)端口數(shù)據(jù)置為一預(yù)定值，從而，若系統(tǒng)總線訪問以所述局部總線接口為接口的局部模塊而讀取的數(shù)據(jù)為所述預(yù)定值時，即獲知所述局部模塊處于局部復(fù)位狀態(tài)；同時，局部復(fù)位信號有效時將清空數(shù)據(jù)緩存模塊讀緩存。
2.根據(jù)權(quán)利要求I所述的支持局部復(fù)位的總線橋裝置，其特征在于，所述復(fù)位管理模塊輸入端還設(shè)有一用于引入DFT的復(fù)位信號的引腳。
3.根據(jù)權(quán)利要求2所述的支持局部復(fù)位的總線橋裝置，其特征在于，所述同步模塊設(shè)有用于兼容 DFT 的 test—mode，scan—en 和 ext—rst—n 端口
專利摘要本實用新型公開了一種支持局部復(fù)位的總線橋裝置，包括用于匹配連接系統(tǒng)總線的系統(tǒng)總線接口和用于匹配連接局部總線的局部總線接口，以及互聯(lián)在系統(tǒng)總線接口與局部總線接口間的數(shù)據(jù)緩存模塊，還包括一掛接在系統(tǒng)總線上的同步模塊，以把系統(tǒng)復(fù)位信號同步到所述局部總線接口相匹配的時鐘域；一復(fù)位管理模塊受控于同步后的所述系統(tǒng)復(fù)位信號依據(jù)所屬的時鐘域運算后而輸出一個局部復(fù)位信號至所述局部總線接口。依據(jù)本實用新型的支持局部復(fù)位的總線橋裝置避免系統(tǒng)總線不會因某個IP局部復(fù)位而掛死。
文檔編號G06F13/40GK202584117SQ20122019853
公開日2012年12月5日 申請日期2012年5月7日 優(yōu)先權(quán)日2012年5月7日
發(fā)明者王運哲, 陸崇心, 孫曉寧, 趙陽 申請人:山東華芯半導(dǎo)體有限公司