多電壓域電路設(shè)計驗證方法
【專利摘要】本公開涉及多電壓域電路設(shè)計驗證方法。一種電平移位器物理驗證系統(tǒng)識別多電壓域集成電路設(shè)計內(nèi)的缺少的電平移位器。該系統(tǒng)分析物理布局設(shè)計數(shù)據(jù)文件，以便識別域和跨域的信號，以及IC設(shè)計內(nèi)的具有一個或多個缺少的電平移位器的器件連接網(wǎng)絡(luò)。
【專利說明】多電壓域電路設(shè)計驗證方法
【背景技術(shù)】
[0001]本發(fā)明涉及使用電子設(shè)計自動化(EDA)工具的集成電路(IC)設(shè)計領(lǐng)域，并且更具體地，涉及用于檢驗多電壓IC設(shè)計中的電平移位器的方法和系統(tǒng)。
[0002]現(xiàn)在使用專用計算機輔助設(shè)計(CAD)工具，有時被稱為EDA工具，執(zhí)行IC設(shè)計。這些工具不僅通過幫助將邏輯設(shè)計參數(shù)轉(zhuǎn)換為(由改變抽象程度)用于生產(chǎn)半導體制造掩模等的物理布局數(shù)據(jù)，而且?guī)椭鷾y試設(shè)計的正確操作和對所選擇的制造工藝的適用性，幫助IC設(shè)計者生產(chǎn)復雜的集成電路，諸如片上系統(tǒng)(SoC) 1C。
[0003]當前許多IC設(shè)計使用多個(不同的)電壓域，其中為每個域提供針對其任務(wù)或結(jié)構(gòu)優(yōu)化的電源電壓。具體地，IC設(shè)計者可以使用這種多電壓域體系結(jié)構(gòu)，這是由于它們允許IC設(shè)計者實現(xiàn)消耗更少功率的大的復雜的SoC同時提供所需性能和功能。
[0004]一般地，在電子電路中，邏輯電平是信號可以具有的有限個狀態(tài)之一，并且通常被以相應(yīng)信號和某個公共參考電壓點諸如地(O伏)之間的電壓差表示。表示每個狀態(tài)的電壓電平的范圍可以取決于使用的邏輯系列，但是一個典型例子是對二值邏輯電平的使用，諸如“I”和“0”，其中例如“O”指示地或接近地(OV)的電壓，并且在用于IC的電源電壓分別是1.2V、3.3V、5V時，“I”指示IC (或其一部分)的最大電源電壓或接近該最大電源電壓的電壓，例如，1.2V、3.3V、5V等。
[0005]隨著電壓增加(或IC最小尺寸的減小)，在以較高電壓操作的電路中可能需要采用避免晶體管擊穿的裝置(即，內(nèi)置保護)。例如，在使用金屬硅(MOS)類晶體管技術(shù)的IC中，這種保護可以采取增加例如加倍用于高電壓晶體管的柵極氧化物的形式，產(chǎn)生了所謂的雙柵極氧化物(DGO)類型單元。
[0006]當IC設(shè)計包括多個電壓域時，電平移位器用于將第一電源電壓域的信號電壓(例如，輸出電壓)移位到第二電源電壓域的適合的信號電壓(例如，輸入電壓)，反之亦然。從而，IC設(shè)計中的電平移位功能可以包括例如將1.2V的邏輯“I”移位到3.3V的邏輯“I”(或?qū)?.2V的邏輯“I”移位到5V的邏輯“1”，反之亦然)等等。這就是說電平移位操作可以包括將低(較低)電壓的電壓移位到高(較高)電壓，或從高(較高)電壓到低(較低)電壓。如果在兩個電壓域之間沒有電平移位器，將存在無效的功率域交叉。因此，必須針對域交叉時信號未經(jīng)電平偏移的可能違背，徹底驗證多功率域IC設(shè)計。
【專利附圖】

【附圖說明】
[0007]將參考附圖僅僅作為例子描述本發(fā)明的其它細節(jié)、方面和實施例。在附圖中，類似的參考號用于標識類似或功能類似的元件。為了簡化和清楚示出圖中的元件，并且這些元件不一定按比例繪制。
[0008]圖1是一個示意方框圖，示出了缺失所需電平移位器的無效功率域交叉的例子；
[0009]圖2是一個示意方框圖，示出了使用電平移位器的有效功率域交叉的例子；
[0010]圖3是根據(jù)本發(fā)明的實施例，用于電平移位器放置驗證的方法的流程圖；
[0011]圖4是適用于高電壓功率域或低電壓功率域的DGO MOS晶體管的單個實例的示例布置的示意圖；
[0012]圖5是適用于低電壓功率域的低電壓(LV)MOS晶體管的單個實例的示例布置的示意圖；
[0013]圖6是圖4的布局的更詳細示例圖的示意圖，包括用于高電壓功率域的功率域值；
[0014]圖7是具有圖6的相同布置的例子的示意圖，但是包括用于低電壓功率域的替換值；
[0015]圖8示出了展示無效功率域交叉的完整電平移位器電路的示例示意圖，包括兩個LV和兩個DGO MOS晶體管；
[0016]圖9示出了展示有效功率域交叉的完整電平移位器電路的示例示意圖，包括兩個LV和兩個DGO MOS晶體管；
[0017]圖10是一個示意圖，以更詳細的物理布局形式示出了圖8的無效功率域交叉部分；
[0018]圖11是一個示意圖，以更詳細的物理布局形式示出了圖9的有效功率域交叉部分；
[0019]圖12示出了整個電平移位器電路的示例物理布局；
[0020]圖13示出了根據(jù)本發(fā)明的實施例的用于驗證多電壓域集成電路設(shè)計的系統(tǒng)。【具體實施方式】
[0021]本發(fā)明提供了一種識別多電壓域集成電路設(shè)計中缺失的電平移位器的方法。本發(fā)明還提供了適用于執(zhí)行所述方法的一種集成電路EDA系統(tǒng)或其插件。參考下面描述的實施例，將明了和說明本發(fā)明的這些和其它方面。
[0022]本發(fā)明的說明性實施例大部分可被使用本領(lǐng)域技術(shù)人員已知的電子部件和電路來實現(xiàn)。因此，為了理解和明了本發(fā)明的底層概念，并且為了不模糊或擾亂本發(fā)明的教導，將不以任何比上面說明的被認為是必要的更詳細的程度解釋細節(jié)。
[0023]用于設(shè)計IC的主流EDA CAD工具需要IC設(shè)計者為想象的特定IC設(shè)計定義復雜的功率規(guī)范流程。當前使用的功率規(guī)范流程的例子是通用功率格式(CPF)，其使用抽象的設(shè)計視圖，并且規(guī)定功率域信息和電平移位器單元類型規(guī)則，其中“單元”可以是設(shè)計中特定實體的單個實例，諸如晶體管等。對于任意給定的IC設(shè)計，對應(yīng)的CPF可能規(guī)定許多與功率有關(guān)的參數(shù)，諸如但不限于:絕緣要求、功率/瓦特要求等。然而，特定IC設(shè)計的CPF的創(chuàng)建、維護和使用可能過于復雜，在一定程度上是因為它一次定義IC的許多參數(shù)。由于IC操作電壓電平與它們使用的功率量有關(guān)，術(shù)語功率域和電壓域在此處可被可互換地使用。
[0024]因此，提供了一種使用最少的設(shè)計輸入和處理資源，以簡單但是有效的方式檢測IC設(shè)計中不同電源電壓域之間的無效電源電壓域交叉的方法和執(zhí)行該方法的相關(guān)系統(tǒng)裝置。公開的方法可被，例如，實現(xiàn)為在EDA環(huán)境中執(zhí)行的、諸如⑶SII或OASIS文件的文件格式的、處理物理布局數(shù)據(jù)的SKILL?腳本。提出的方法可以幫助防止邏輯信號轉(zhuǎn)變失敗、短路電流等，以及減少IC功率消耗，并且保護旨在用于不同電壓/功率域的MOS結(jié)由于不正確的電壓域電平移位器功能或放置而擊穿。
[0025]提出的方法的例子(其可以例如允許尋找IC設(shè)計中缺失的電平移位器，而且被在物理布局數(shù)據(jù)文件的物理識別層內(nèi)適當標記的其它功能單元)可以基于使用可在IC設(shè)計的物理布局數(shù)據(jù)庫內(nèi)找到的一個或多個物理識別層數(shù)據(jù)和/或電源電壓信息。物理布局數(shù)據(jù)庫最初可以沒有電壓域規(guī)范信息和電平移位器單元類型信息。適合的物理布局數(shù)據(jù)庫文件類型的例子包括但不限于:⑶SII (圖形數(shù)據(jù)庫系統(tǒng)，類型2)類文件和OASIS (開放布線圖系統(tǒng)互換標準)類文件，但是可獲得其它文件格式，并且適用于提出的驗證方法。
[0026]集成電路設(shè)計可以包括一個或多個“網(wǎng)絡(luò)”，其中“網(wǎng)絡(luò)”是在相同電壓/功率域內(nèi)的實體集合，即，連接到相同電壓電源并且因此名義上具有相同輸入/輸出電壓電平的器件。
[0027]物理布局設(shè)計可以通過使用特定物理識別層(或其子部分)區(qū)別集成電路設(shè)計內(nèi)的單元、器件等(或單元/器件的網(wǎng)絡(luò))，例如，被實現(xiàn)為與IC物理布局設(shè)計文件內(nèi)的特定實體的一個或多個實例相關(guān)聯(lián)的物理識別層標識或參數(shù)。物理識別層可以包括電源電壓域信息和/或單元類型信息。例如，在一個物理布局設(shè)計文件中，高電壓DGO晶體管單元類型可以使用0D_33的物理識別層標記，而低電壓LV晶體管單元類型可以使用0D_12的物理識別層標記。這示出了可以如何容易地為每種單元類型的實例將一種單元類型的預(yù)期默認電源電壓電平結(jié)合到物理識別層內(nèi)。上面的例子僅使用兩個功率/電壓域電平(分別為3.3V和1.2V)。然而，本發(fā)明不限于此，并且可以提供對任何數(shù)目的功率/電壓域電平的識別，例如，三個或更多電平。
[0028]還可以使用，例如，⑶SII文件內(nèi)的物理識別層，以便允許IC設(shè)計內(nèi)的實體(例如，晶體管單元、器件、網(wǎng)絡(luò)等)從相同單元類型的以前實例繼承或指示該類型的相關(guān)特性信息。當?shù)诙骷辉谖锢聿季謹?shù)據(jù)文件內(nèi)物理地附加到第一器件，并且因此被形成在相同物理識別層內(nèi)時，這可以通過將某些或全部物理識別層數(shù)據(jù)從第一器件拷貝到第二器件完成。
[0029]用于特定器件和/或器件實例的預(yù)期電源電壓電平可被包括在該器件類型或器件實例的識別層數(shù)據(jù)內(nèi)，或可被存儲在單獨的電源電壓數(shù)據(jù)內(nèi)。
[0030]可以單獨使用物理識別層信息，通過分析(例如，比較)所選擇的網(wǎng)絡(luò)或被測試連接的任何一端處的不同器件(即，具有多個，例如，兩個端點)的物理識別層數(shù)據(jù)來檢查接口連接，并且如果存在以相應(yīng)物理識別層數(shù)據(jù)指示的電壓和/或單元類型之間的沖突，這可以向IC設(shè)計人指示錯誤功率域交叉的存在。從而，可為IC設(shè)計人在物理布局視圖中將這種不足高亮顯示或標記出來，或甚至以適合的方式自動糾正(例如，在對被測試網(wǎng)絡(luò)中涉及的相應(yīng)實體(例如，單元)的物理識別層和/或電源電壓的分析指示缺少電平移位器的情況下，可以自動放置適當配置的電平移位器)。
[0031]圖1示出了雙方都缺少所需電平移位器的無效電源電壓域交叉的例子。在這個圖中，存在連接到低電壓電源域120的高電壓電源域110，但是缺少必需的高到低(H2L)電平移位器(LS) 130，以及低到高(L2H)電平移位器140。
[0032]圖2示出了使用必需的高到低(H2L)電平移位器210 (上)以及低到高(L2H)電平移位器220 (下)，為圖1中的電路建立的有效電源電壓域交叉的例子。
[0033]識別此處描述的多電壓域集成電路設(shè)計中的一個或多個缺少的電平移位器的方法的例子包括:接收多電壓域集成電路設(shè)計的物理布局設(shè)計數(shù)據(jù)文件(諸如GDSII或OASIS數(shù)據(jù)文件)，并且分析這些接收到的物理布局設(shè)計數(shù)據(jù)文件，以便識別多電壓域集成電路設(shè)計中的可能具有一個或多個缺少的電平移位器的器件網(wǎng)絡(luò)(即，所有器件被一起連接到網(wǎng)絡(luò)內(nèi))。通過使用物理設(shè)計布局數(shù)據(jù)和其標識，該方法快速并且有效地運行，并且與其它方法中的情況諸如CPF相比，可以更迅速并且以更少資源找到缺少的電平移位器。
[0034]通過確定物理布局設(shè)計數(shù)據(jù)文件中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)，并且如果沒有，將電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)添加到物理布局設(shè)計數(shù)據(jù)文件(即，在缺少所使用的數(shù)據(jù)的情況下，該方法可以包括從抽取的設(shè)計數(shù)據(jù)(例如，邏輯設(shè)計數(shù)據(jù)，諸如混合信號集成電路的功能VDHL描述等)提供該數(shù)據(jù))，該方法分析接收到的物理布局設(shè)計數(shù)據(jù)文件，以便識別多電壓域集成電路設(shè)計內(nèi)具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)。電源電壓數(shù)據(jù)可被作為標記的集合等包含在物理設(shè)計布局數(shù)據(jù)內(nèi)。
[0035]分析接收到的物理布局設(shè)計數(shù)據(jù)文件以便識別多電壓域集成電路設(shè)計內(nèi)具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)還可以包括:從物理布局設(shè)計數(shù)據(jù)文件提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)，并且使用多電壓域集成電路設(shè)計內(nèi)的每個器件實例的電源電壓和物理識別層數(shù)據(jù)，對提取的布局執(zhí)行功率域交叉檢查。
[0036]該方法還包括定義關(guān)于在該方法中評估多電壓域集成電路設(shè)計的范圍的約束。一個特定例子是排除設(shè)計的某些部分，諸如但不限于，模擬部分，或從一個來源獲得的IP塊，該來源可以例如保證這些IP塊的內(nèi)部功能是正確的。然而，邊界(即，這些模塊與其它模塊/IP塊的互連)可被包括在此處描述的任何評估中。
[0037]該方法具體地還包括:定義約束，以便將多電壓域集成電路設(shè)計的任何模擬部分排除在該方法的評估之外，這是因為例如這些部分可能不以相同方式使用相同的電平移位電路。
[0038]具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)的識別可以包括:通過測試確定多電壓域集成電路設(shè)計內(nèi)的具有無效功率域交叉的任何網(wǎng)絡(luò)。當一個網(wǎng)絡(luò)具有與被測試網(wǎng)絡(luò)的至少一端相關(guān)聯(lián)的第一電壓電平，以及與被測試網(wǎng)絡(luò)的至少一個其它端相關(guān)聯(lián)的不同的第二電壓電平時，相應(yīng)被測試網(wǎng)絡(luò)可被認為是具有無效功率域交叉的網(wǎng)絡(luò)。也就是說，無效功率域交叉可被表達為如下情況，并且可被通過該情況而檢測:存在名義上與相同網(wǎng)絡(luò)相關(guān)聯(lián)的兩個(或更多個)不同電壓。因此，例如，與網(wǎng)絡(luò)的不同端相關(guān)聯(lián)的兩個(或更多個)不同電壓電平是缺少的電平移位器的指示。
[0039]該方法還包括以某種方式在EDA工具中向IC設(shè)計人指示一個或多個缺少的電平移位器，從而如果需要，允許它們被手動糾正(例如，在整個IC設(shè)計是手工制作的情況下，以便最大地優(yōu)化性能)。該指示可以具體地采用高亮顯示的形式或指示EDA工具的物理設(shè)計布局中的錯誤的其它方式。
[0040]取而代之或附加地，該方法還包括在任何一個或多個電平移位器被識別為缺少的情況下，將一個或多個適當配置的電平移位器插入多電壓域集成電路設(shè)計。
[0041]上述的功率域交叉檢查可以包括為被測網(wǎng)絡(luò)內(nèi)的器件(或其它電路實體)的每個實例確定實例(或器件)類型(即，IC設(shè)計中該位置處是何種類型的器件)，所述實例類型包括對被測網(wǎng)絡(luò)內(nèi)的器件實體的特定實例所使用的預(yù)期電壓電平的指示(例如，所述器件使用的實際電源和/或理論上可以使用的電源電壓)。這些指示可以得自物理設(shè)計布局數(shù)據(jù)，包括識別層數(shù)據(jù)和相關(guān)聯(lián)的標志，尤其是電源電壓電平數(shù)據(jù)。
[0042]功率域交叉檢查還可以包括確定被測網(wǎng)絡(luò)中的器件實體的每個實例使用的實際電源電壓，以及通過比較特定實例的預(yù)期電源電壓連接和被測網(wǎng)絡(luò)中的每個器件實體的相同實例的實際電源電壓，確定是否存在無效電壓電平。實際電源電壓連接數(shù)據(jù)可以具有比被測網(wǎng)絡(luò)內(nèi)的每個器件實體的實例的預(yù)期電壓更高的優(yōu)先級，即，例如，在器件能夠在多個電源電壓操作的情況下，用于該實例的實際電源電壓可以是確定因素。
[0043]被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型可以包括用于器件實體的每個實例的預(yù)期電源電壓和實際電源電壓連接，并且這些可被從物理布局設(shè)計數(shù)據(jù)文件中的一個或多個電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)確定。
[0044]圖3更詳細地示出了根據(jù)本發(fā)明的例子，電平移位器放置驗證300的示例方法。該方法以獲取物理布局數(shù)據(jù)文件310 (例如，⑶SII或OASIS文件)，并且確定物理布局數(shù)據(jù)文件內(nèi)是否存在任何電源(PS)電壓信息(即，指示用于物理設(shè)計布局內(nèi)的實體所使用的相應(yīng)電源電壓的數(shù)據(jù))和/或物理識別層值315開始。如果存在適合的PS電壓和/或物理識別層數(shù)據(jù)317，該方法前進至如下所述使用這些數(shù)據(jù)值。如果沒有或如果不存在足夠的數(shù)據(jù)，以便為正確的電平移位器放置覆蓋正被評估的IC設(shè)計的面積316，該方法可以包括給物理布局數(shù)據(jù)文件添加適合的PS電壓電源和/或物理識別層數(shù)據(jù)值320，根據(jù)這些數(shù)據(jù)執(zhí)行所述方法的剩余部分。適合的PS電壓電源和/或物理識別層數(shù)據(jù)的添加可以是一次性處理(如實線所示)，或可以是經(jīng)過幾輪逐漸添加相應(yīng)信息的迭代處理(以虛線框321指示)。相應(yīng)電源和/或識別層數(shù)據(jù)可從IC設(shè)計的其它抽象獲得，或由IC設(shè)計人手工添加。
[0045]潛在地在確保存在所有必需的PS電壓信息和/或物理識別層數(shù)據(jù)之后，該方法前進至布局提取325，布局提取325提取相應(yīng)PS電壓信息和物理識別層數(shù)據(jù)值，以便在該方法的后續(xù)功率域交叉檢查330部分中分析。
[0046]可選擇地，該方法還可以包括使用軟件描述語言340或類似物定義對提取的物理布局的后續(xù)分析的其它相關(guān)約束。例如，這些約束可被用于排除整個集成電路設(shè)計的預(yù)定部分(例如，單個模塊或區(qū)域等)。例如，可以僅為集成電路設(shè)計的數(shù)字部分分析電平移位違背情況，在該情況下，這些約束可用于排除被測集成電路設(shè)計的模擬部分(即，電平移位器
審查)。
[0047]可以為網(wǎng)絡(luò)內(nèi)的實體的每個實例，通過使用物理布局數(shù)據(jù)文件的物理識別層和/或電源電壓信息執(zhí)行功率域交叉檢查330，測試功率電平移位違背情況的存在(S卩，無效的電壓/功率域交叉)。該方法的電源電壓域交叉檢查部分還可以包括檢查缺少的電平移位器360，并且如果發(fā)現(xiàn)缺少的電平移位器365，在形狀數(shù)據(jù)中標出這些違背情況370 (B卩，例如通過在物理設(shè)計布局視圖中高亮顯示相關(guān)形狀，包括相關(guān)“錯誤”標記，或通過高亮顯示該形狀的標記/參數(shù)，例如，以紅色或另一種在視覺上突出的顏色，向IC設(shè)計人標出錯誤)，或自動糾正發(fā)現(xiàn)的錯誤，例如，自動插入適合的電平移位器。本發(fā)明不旨在限制一旦發(fā)現(xiàn)的錯誤被高亮顯示、糾正或以其它方式處理錯誤的方式。在沒有發(fā)現(xiàn)電源交叉違背的情況下，該方法可以“通過” IC設(shè)計380。不管怎樣，當所有潛在的違背情況都被檢查并且被作為正確接受，或被向IC設(shè)計人適合地高亮顯示/糾正時，該方法在390結(jié)束。
[0048]現(xiàn)在將參考圖4到7解釋如何在網(wǎng)絡(luò)之間繼承物理識別層值的例子。
[0049]圖4示出了此處使用0D_33物理識別層標記指示的(但是可以取而代之使用其它標記)DGO MOS晶體管單元的單個實例的表示的示例物理布局。DGO晶體管是適用于高電壓功率域或低電壓功率域的晶體管。從而，圖4示出了 DGO晶體管單元的一般布局，而沒有關(guān)于使用哪個電源，并且因此在該實例中應(yīng)用哪個電壓域的任何指示。
[0050]例如，如在平面半導體制造工藝領(lǐng)域中理解的，物理布局表示通常用于向IC設(shè)計人示出特定單元如何被使用不同材料類型、摻雜級別等的區(qū)域形成在(即，物理地布置在)半導體襯底上/內(nèi)。物理布局表示通?？杀淮鎯υ谠敿氄f明用于形成相應(yīng)單元(例如，DGO或低電壓等)的相對位置、大小、層類型、材料等的數(shù)據(jù)文件以及其它物理布局數(shù)據(jù)內(nèi)。示例物理布局數(shù)據(jù)文件包括GDSII和OASIS文件類型，但是其它文件類型也可被預(yù)見為適用于公開的方法和系統(tǒng)。
[0051]回到圖4，DGO晶體管類型固有地能夠應(yīng)付高電壓和低電壓，這是由于雙柵極氧化物防止在高操作電壓下的結(jié)擊穿等，而這也不妨礙它們在低電壓下的使用。然而，DGO單元在低電壓下的性能可能不像特別形成的LV類晶體管單元那樣好。例如，在低電壓下操作的DGO單元不能快速地操作等。因此，本發(fā)明的某些例子還使用對物理布局數(shù)據(jù)文件(例如，GDSII文件)中的物理識別層數(shù)據(jù)和/或電源電壓信息的分析檢測并且高亮顯示或糾正在被測的特定IC設(shè)計中使用欠理想實體的情況(例如，使用DGO LV單元，而不是專用的LV類單元的情況)。因此本發(fā)明的這些例子可以提供針對減少的功率消耗和/或增加的操作速度優(yōu)化IC設(shè)計的手段。本發(fā)明的某些例子還可以可選擇地允許在物理布局級別并且以其中包括的一種安全裕度(例如，操作電壓凈空)的形式分析特定的集成電路設(shè)計。例如，通過將在低電壓下操作的任何低功率/低電壓器件轉(zhuǎn)換為也能在低電壓下操作的高電壓器件。在上面的特定例子中，這可以采取將低電壓器件轉(zhuǎn)換為DGO器件的形式。
[0052]為了清楚起見，本公開中的物理布局表示類型圖不示出半導體襯底的摻雜極性等(即，半導體是NPN還是PNP類型)，因為這或以額外的陰影層/區(qū)域使得附圖過于模糊，從而使得附圖難以理解。
[0053]在圖4中，示出了 DGO類型單元400的實例，并且以0D_33物理識別層標記410有效地示出了該晶體管是DGO類單元的事實。
[0054]該DGO單元包括形成晶體管的漏極/源極/溝道的適當摻雜的半導體襯底的區(qū)域420。橫跨其(并且按照標準平面半導體構(gòu)造，在其之上)放置有多晶硅柵極430，雙柵極氧化物層在柵極的多晶硅和溝道的摻雜硅之間，以便形成例如左手側(cè)的漏極和右手側(cè)的源極(根據(jù)DGO單元的極性/類型以及相應(yīng)側(cè)在先被如何連接，漏極和源極可以互換)。該圖還在右手側(cè)示出了用于信號耦合器或管道的孔，例如，通孔440，其允許例如某個電壓450，例如，VDDH1、VDDLO、VSS或任何其它輸入/輸出信號電壓的金屬跡線的連接。類似地，在左手偵牝提供了另一個通孔460，以便耦連另一個例如某個電壓470的金屬跡線。為了清楚起見未示出用于到多晶硅柵極的連接的通孔，但是相關(guān)領(lǐng)域的技術(shù)人員明了其存在和使用(例如，見圖5或12)。
[0055]圖5示出了在低電壓功率域中使用的低電壓(LV)MOS晶體管500的單個實例的示例布局(在該情況下，如通過使用0D_12物理識別層標記指示的)。該LV晶體管類似地包括形成晶體管的漏極/源極/溝道的適當摻雜的半導體襯底的區(qū)域520。橫跨其放置有多晶硅柵極530，但是這次是多晶硅柵極和溝道的摻雜硅之間的單個氧化物層，以便形成例如左手側(cè)的漏極和右手側(cè)的源極(與DGO單元的情況非常類似，根據(jù)LV單元的極性/類型，漏極和源極可以互換)。該圖還在右手側(cè)示出了用于信號耦合器或管道的孔，例如，通孔540，其允許漏極/源極到某個電壓570，例如，VDD (HI/LO)、VSS或任何其它輸入/輸出信號電壓的金屬跡線的連接。為了清楚起見，圖5的左手側(cè)未示出等同的孔(但是它類似于圖4的項目460/470)，而提供了通孔560，以便允許將多晶硅柵極耦連到其導入/導出到集成電路的其余部分的金屬跡線。
[0056]圖6針對高電壓DGO MOS (0D_33)形成400a，示出了圖4的布局的更詳細的示例視圖，如使用例如GDSII或OASIS物理布局數(shù)據(jù)文件類型在IC設(shè)計軟件套件的物理布局部分中提出的IC設(shè)計的物理布局表示典型所示，包括用于高電壓功率域的電源電壓值(SP，VDDHI電源和相關(guān)的3.3V輸出信號)。值得注意的是包括物理識別層中的用于源極/漏極連接的分別用于電源電壓和相關(guān)信號輸出電壓的VDDHI和3.3V電壓標記，它們指示DGO單元中的高電壓使用情況，并且被用于描述的驗證方法。
[0057]圖7是示例的低電壓DGO M0S410b，其具有與圖6的HV DG0M0S400a大部分相同的物理布局，但是包括用于低電壓電源域的替換的電壓值，具體地，用于耦連到源極和漏極的金屬跡線的“VDDL0”和“1.2V”的電壓標記，分別指示電源和結(jié)果預(yù)期的低電壓輸出信號的(低)電壓。在圖7中，基于電源連接的電源電壓標記“VDDL0”的使用，確定高電壓DGO類單元在這個例子中被不同地以低電壓使用的事實，即，電源電壓數(shù)據(jù)VDDLO有效地否決了實際物理識別層標記0D_33 (0D_33否則指示在3.3V下使用該器件)。可以在運行中執(zhí)行基本假設(shè)電源電壓的這種“變更”(即，標記保持相同，但是該方法知道根據(jù)電源電壓標記否決該識別層標記)，或該方法還可以包括將物理布局數(shù)據(jù)文件中的相應(yīng)識別層標記實際修改為適合的值，這在圖7中以用替換標記0D_12410b取代原始0D_33識別層標記來指示。
[0058]圖8作為展示無效功率域交叉820的例子，示出了完整的電平移位器電路的示意圖800，包括兩個HV DGO MOS晶體管400a (圖的左側(cè))和兩個LV MOS晶體管500 (圖的右側(cè))。在這個圖中，電平移位器電路800包括:由兩個HV DGO MOS晶體管Ml和M2形成的具有輸入A和輸出X的第一推拉跟隨器(push-pull follower)。由于推拉跟隨器電路的屬性，當輸出X為“高”時，其趨向電源電壓，在這個例子中，VDDHI (例如，3.3V)。這被以從帶圓圈的VDDHI到X的箭頭表示。
[0059]同時，(M1/M2晶體管)的輸出X形成到以LV晶體管M3和M4形成并且具有輸出X(out)的第二推拉跟隨器的輸入B。然而，由于這些LV晶體管的輸入電壓X被上拉到VDDHI電源電壓電平(在這個例子中，3.3V)，這個值高于它們的預(yù)期供電電壓VDDL0(例如，1.2V)。這意味著現(xiàn)在這個例子中存在無效的電源電壓域交叉。簡言之，對于圖8的M1/M2第一推拉跟隨器，輸出X繼承其電源電壓的值，即，VDDHI，而對于M3/M4第二推拉跟隨器，輸入柵極B應(yīng)當是低電壓，這是由于其繼承直到VDDLO的預(yù)期電壓，即，該實例的電源電壓。一個網(wǎng)絡(luò)不能在任何一端具有兩個不同的電源電壓屬性。因此，如果輸出X直接與B連接，X網(wǎng)絡(luò)和B網(wǎng)絡(luò)之間將發(fā)生電壓沖突。因此，通過使用相應(yīng)的0D_33和0D_12物理識別層標記，以及附加到其上的電源電壓值(例如，VDDHI或VDDL0)在該物理布局文件中檢測到無效的電源電壓域交叉。
[0060]圖9示出了圖8的相同完整電平移位器電路的示意圖900，但是此時包括作為Ml和M2的兩個LV DGO MOS晶體管的正確使用(此處以在0D_33單元實例上使用VDDLO表示)，并且因此展現(xiàn)出有效的電源電壓域交叉910。簡言之，對于圖9的M1/M2第一推拉跟隨器，輸出X通過使用物理識別層0D_33 (其就其本身而言暗示到VDDHI的連接)繼承VDDL0，但是此處這種暗示被以其到VDDLO的電源電壓的實際連接推翻，并且如前面對于M3/M4第二推拉跟隨器所述，柵極輸入B應(yīng)當為低電壓，如使用物理識別層0D_12所示(并且不存在使用中的壓倒性供電電壓連接)。在這種情況下，該網(wǎng)絡(luò)在兩端具有相同的低電壓屬性，并且從而X網(wǎng)絡(luò)和B網(wǎng)絡(luò)之間不存在電壓沖突。因此，通過使用相應(yīng)的0D_33和0D_12物理識別層標記以及附加到其上的電壓供電軌(例如，VDDHI或VDDLO)，在物理布局文件中檢測到有效的電源電壓域交叉。
[0061]根據(jù)本發(fā)明的實施例根據(jù)示例的方法和裝置，如上面以圖8和9舉例說明的，還可以參考這些示意圖的物理布局表示來描述使用物理布局表示文件中的物理識別層標記和電源電壓標記(例如，⑶SII或OASIS)檢測無效功率域域交叉。
[0062]圖10到12示出了這些物理布局表示，其中圖10是圖8的選擇810 (無效的電源電壓域交叉820)，圖11是圖9的選擇810’(有效的電源電壓域交叉910)，并且圖12示出了更詳細的物理布局830，由于使用的器件的類型和布局相同，其實際上適用于兩種情況，并且僅是DGO MOS單元使用的相應(yīng)電源電壓(VDDHI/VDDL0)的值改變了(并且圖12本身未示出電源電壓，其允許兩個選擇)。圖10和11僅分別示出了圖8和9的相關(guān)部分，以便不會模糊本發(fā)明。然而，提供圖12以便給出至少一個更完整的層次結(jié)構(gòu)表示，以便提供更好的上下文以便作為整體理解本發(fā)明。
[0063]在圖10 - 12中，示出了整個IC設(shè)計的相應(yīng)部分的物理布局表示，其中物理識別層提供有相應(yīng)標記。物理識別層標記可以指示使用的晶體管拓撲的類型以及將要使用的任何希望的/預(yù)期電源電壓電平(例如，0D_33或0D_12)，并且相應(yīng)的連接供電軌的電壓標記指示實際使用的電壓(LV或HV，即，分別對VDDLO和VDDHI的使用)。
[0064]實際上，當應(yīng)用于檢測有效電平移位器放置時，本發(fā)明的例子(B卩，電平移位器放置驗證的處理)給定特定單元類型的周圍使用和用于它們的預(yù)期電壓，確定連接兩端的網(wǎng)絡(luò)電壓(net voltage)屬性，并且如果這些網(wǎng)絡(luò)電壓屬性不相等，則確定缺少適合的電平移位器(高到低，或低到高)。
[0065]在示出的例子中，單元的特定實例的物理識別層標記決定了該單元的預(yù)期輸入電壓，從而0D_12物理識別層標記意味著低電壓,而0D_33物理識別層標記意味著高電壓。同時，對于單元的相同特定實例，使用的實際電源電壓(即，連接到特定器件/單元的實例的相應(yīng)電源輸入的電壓)可以決定預(yù)期輸入/輸出電壓，從而例如VDDHI的電源電壓指示輸出應(yīng)當是VDDHI，而如果電源電壓是VDDL0，輸出也應(yīng)當是VDDL0。因此，在實例(或?qū)嵗木W(wǎng)絡(luò))耦連在一起的情況下，一個實例的預(yù)期電源電壓電平(例如，輸出)被與其連接的實例的預(yù)期電源電壓電平(例如，輸入)比較，并且如果它們不匹配，則存在缺少的電平移位器。
[0066]因此連接的網(wǎng)絡(luò)電壓屬性基于物理識別層數(shù)據(jù)(B卩，標記)和/或特定單元類型的該實例的電源電壓數(shù)據(jù)值，其中電源電壓可被從物理識別層標記/值自身得出，或可以是物理識別數(shù)據(jù)內(nèi)的不同值。在任何情況下，數(shù)據(jù)值可以是從物理布局文件內(nèi)的相同或類似實體的其它實例得出的可繼承的值。通過從相關(guān)源文件(諸如GDSII或0ASIS，或現(xiàn)在或?qū)硎褂玫娜魏纹渌δ艿韧奈锢聿季诸愋蛿?shù)據(jù)文件)的提取，得出相應(yīng)數(shù)據(jù)。這可以按照優(yōu)先級順序進行，例如，將第一優(yōu)先級給予使用的電壓功率值(例如，VDDHI或VDDL0)，并且將第二優(yōu)先級給予涉及的實體的物理識別層提取標記值(例如，0D_33或0D_12)。以這種方式，本發(fā)明的例子可以正確地評估物理布局文件，諸如，GDSII文件，以便確定任何無效電源電壓域交叉的存在。與如果在設(shè)計過程中和/或以其它方式諸如通過使用上面提及的CPF進行相比，在這個抽象級別執(zhí)行這種評估可以顯著減小復雜性和時間消耗。另外，一旦檢測出來，這些無效電源域交叉可被在IC設(shè)計的物理布局表示視圖中向IC設(shè)計人指出，并且從而可被更容易地糾正，同時觀看被測試/審查的IC設(shè)計的其余物理布局。
[0067]在單個器件/單元級別，上述評估可被描述如下。
[0068]為了設(shè)計出某個電源電壓的器件/單元的正確輸出電壓(例如，關(guān)于上述DGO晶體管0D_33的源極(S)或漏極(D)中的任何一個)，相應(yīng)輸出電壓可以僅繼承電源電壓值。例如，當確定DGO晶體管的源極連接到VDDLO時預(yù)期看到哪個輸出電壓時，輸出電壓=電源電壓VDDL0，即，預(yù)期輸出電壓簡單地拷貝輸入電源電壓值。因此，此處可以僅使用電源電壓信
肩、O
[0069]而為了設(shè)計出某個電源電壓的器件/單元的正確輸入電壓(例如，關(guān)于上述DGO晶體管的柵極(G))，如上所述，隨著被以該實例使用的電源電壓改變，相應(yīng)輸入電壓可以從識別層繼承電源電壓值。例如，當為DGO晶體管的柵極(0D_33)確定預(yù)期看到哪個輸入柵極電壓時，當DGO晶體管的源極連接到VDDLO時，輸入電壓=0D_12(BP,0D_33被改變?yōu)?D_12，由于對于該實例，電源電壓是VDDL0)。
[0070]前述中，如果相應(yīng)物理識別層功率值被標記為“VDDHI”，網(wǎng)絡(luò)電壓值可被設(shè)置為
3.3V，并且如果相應(yīng)物理識別層功率值被標記為“VDDL0”，網(wǎng)絡(luò)電壓可被設(shè)置為1.2V。然而，取而代之可以為VDDHI或VDDLO使用其它電壓電平。例如，VDDHI可以是5V。因此，相應(yīng)物理識別層可被為5V操作適合地標記為例如0D_5。在上面的描述中，通過注意雖然具有電源輸入電壓“VDDHI”的物理識別層值“0D_33”指示3.3V的輸出網(wǎng)絡(luò)電壓，使用具有電源輸入電壓“VDDLO”的“0D_33”指示輸出網(wǎng)絡(luò)電壓為1.2V，可以覆蓋DGO單元可被用于低電壓場合的事實。
[0071]在圖10中，可以通過使用器件物理識別層和電源電壓值檢測功率/電壓域交叉違背，在這個例子中，左手的DGO單元具有物理識別層0D_33以及電壓供電輸入VDDHI，而右手側(cè)的LV單元使用物理識別層0D_12，所以對這些值的分析指示左手側(cè)的高電壓要求和右手側(cè)的低電壓要求之間的不匹配，因此確定此處不存在適合的高到低電平移位器，并且如圖所示，可以在物理布局表示中示出錯誤“WR0NG_H2L”標記。
[0072]在圖11中，示出了正確的構(gòu)造，并且使用物理識別層(0D_12和0D_33)和電源電壓值(對于0D_33為VDDL0，使其為低電壓)的上述評估示出此處的IC設(shè)計被正確形成，并且不具有無效的電源電壓域交叉。
[0073]圖12更詳細地示出了整個電平移位器電路，并且具體地示出了可以如何通過LVDGO MOS單元的兩個實例和LV MOS單元的兩個實例之間的適合互連形成點A、X、B和X(out)0具體地，左手側(cè)示出了到VDDHI/VDDL0的第一金屬跡線連接831，到VSS的第二金屬跡線連接832，以及用于A的第三金屬跡線輸入833。同時，在電路中部，示出了點X和B之間的第四金屬跡線類型連接835，在這個例子中，其被使用通孔836連接到多晶硅柵極。圖12中的電路的右手側(cè)還包括到電源電壓VDDHI/VDDL0的第五金屬跡線837，到VSS的第六金屬跡線838和第七輸出金屬跡線839。圖12所示的電平移位器布置的特定形式僅是示例，并且本發(fā)明不限于此。
[0074]上述方法和處理可被作為包括硬件組件、軟件模塊和設(shè)計數(shù)據(jù)文件的混合的電子設(shè)計自動化(EDA)工具實現(xiàn)。圖13示出了根據(jù)本發(fā)明的實施例，用于驗證多電壓域集成電路(IC)設(shè)計的系統(tǒng)920。系統(tǒng)920包括存儲器922，用于存儲IC設(shè)計的物理布局設(shè)計數(shù)據(jù)文件924。存儲器922耦連到根據(jù)操作系統(tǒng)例如Unix發(fā)揮功能的一個或多個處理器926 (僅示出了一個)，從而處理器能夠執(zhí)行軟件代碼或程序。在這個實施例中，系統(tǒng)920包括:用于分析物理布局設(shè)計數(shù)據(jù)文件，以便識別IC設(shè)計內(nèi)具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)的裝置；以及用于在識別出任何一個或多個缺少的電平移位器的情況下，將一個或多個適當配置的電平移位器插入IC設(shè)計的裝置。在這個實施例中，用于分析物理布局設(shè)計數(shù)據(jù)文件的裝置確定存儲在存儲器922內(nèi)的物理布局設(shè)計數(shù)據(jù)文件924中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)，并且如果沒有，將電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)添加到物理布局設(shè)計數(shù)據(jù)文件924。用于分析接收到的物理布局設(shè)計數(shù)據(jù)文件的裝置包括:用于從物理布局設(shè)計數(shù)據(jù)文件中提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)的裝置；以及用于使用IC設(shè)計內(nèi)的每個器件實例的電源電壓和物理識別層數(shù)據(jù)，對提取的布局數(shù)據(jù)執(zhí)行功率域交叉檢查的裝置。用于執(zhí)行功率域交叉檢查的裝置包括:用于確定被測試網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型的裝置，其中實例類型指示被測試網(wǎng)絡(luò)內(nèi)的器件實體的每個實例使用的預(yù)期電壓電平；用于確定被測試網(wǎng)絡(luò)內(nèi)的器件實體的每個實例使用的實際電源電壓連接的裝置；以及用于通過比較特定實例的預(yù)期電源電壓連接和被測試網(wǎng)絡(luò)內(nèi)的器件實體的相同實例的實際電源電壓，確定是否存在無效電源電壓的裝置。在一個實施例中，實際電源電壓連接數(shù)據(jù)采用比被測試網(wǎng)絡(luò)內(nèi)的器件實體的實例的預(yù)期電壓更高的優(yōu)先級。另外，從物理布局設(shè)計數(shù)據(jù)文件924中的一個或多個物理布局數(shù)據(jù)和/或物理識別層數(shù)據(jù)確定被測試網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型，包括預(yù)期電源電壓以及器件實體的每個實例使用的實際電源電壓連接。本領(lǐng)域技術(shù)人員容易理解上述裝置元件包括執(zhí)行軟件指令的處理器926的組合。系統(tǒng)920還可以包括顯示器，諸如一個或多個高分辨率監(jiān)視器，用于顯示物理設(shè)計數(shù)據(jù)和指示缺少的電平移位器的標記數(shù)據(jù)。
[0075]應(yīng)當理解本發(fā)明的例子提供了一種當IC設(shè)計人在設(shè)計中的電路的物理布局視圖內(nèi)時，尋找IC設(shè)計內(nèi)的無效電源電壓域交叉的有效且仍然簡單的方法。這個驗證處理僅使用物理識別層數(shù)據(jù)(在其包括電源電壓信息的情況下)，或在例如GDSII或OASIS數(shù)據(jù)文件內(nèi)的單元布局數(shù)據(jù)內(nèi)已經(jīng)提供的彼此分開存儲的物理識別層數(shù)據(jù)和電源電壓數(shù)據(jù)。其簡單并且易于使用，并且比其它更復雜的方法(諸如CPF)更可靠，最顯著地是由于具有減少的對IC設(shè)計人的數(shù)據(jù)輸入要求，并且從而減小的錯誤發(fā)生的可能性。
[0076]本發(fā)明的例子可被在已有的IC設(shè)計EDA/CAD工具內(nèi)實現(xiàn)，諸如特定EDA/CAD工具的升級版本，或?qū)崿F(xiàn)為要被包括在EDA/CAD低功率設(shè)計流程和TOK (物理設(shè)計工具箱)工具集內(nèi)的已有工具的EDA/CAD插件。例如，描述的方法可被作為作用于GDSII數(shù)據(jù)文件上的SKILL?腳本執(zhí)行。還可以使用不同于SKILL的其它腳本語言。
[0077]因此，從而，本發(fā)明的例子還可實現(xiàn)為在計算機系統(tǒng)上運行的計算機程序，至少包括可執(zhí)行代碼部分，用于當在可編程裝置(諸如計算機系統(tǒng))上運行時，執(zhí)行根據(jù)本發(fā)明的實施例的任何方法的步驟，或使得可編程裝置能夠執(zhí)行根據(jù)本發(fā)明的實施例的器件或系統(tǒng)的功能。
[0078]計算機程序可由一列可執(zhí)行指令構(gòu)成，諸如特定的應(yīng)用程序和/或操作系統(tǒng)。例如，計算機程序可以包括下列中的一個或多個:子例程、函數(shù)、過程、對象方法、對象實現(xiàn)、可執(zhí)行應(yīng)用、小應(yīng)用程序、小服務(wù)程序、源代碼、目標代碼、共享庫/動態(tài)裝載庫和/或設(shè)計為在適合的計算機系統(tǒng)上執(zhí)行的其它指令序列。
[0079]計算機程序可被內(nèi)部存儲在計算機可讀存儲介質(zhì)上，或被通過計算機可讀傳輸介質(zhì)傳輸?shù)接嬎銠C系統(tǒng)。該計算機程序的全部或某些部分可被永久地提供在計算機可讀介質(zhì)上，可去除地或遠程耦連到可編程裝置，諸如信息處理系統(tǒng)，并且可以是有形的和非暫時的。計算機可讀介質(zhì)可以包括，例如但不是限制，下列中的任何一個或多個:磁存儲介質(zhì)，包括磁盤和磁帶存儲介質(zhì)；光學存儲介質(zhì)，諸如壓縮盤介質(zhì)(例如，⑶一 ROM、⑶一 R、Blueray等)數(shù)字視頻盤存儲介質(zhì)(DVD、DVD - R、DVD — RW等)或高密度光學介質(zhì)(例如，Blueray等)；非易失存儲器存儲介質(zhì)，包括基于半導體的存儲器單元，諸如閃速(FLASH)存儲器、EEPR0M、EPROM、ROM ;鐵磁數(shù)字存儲器；MRAM ;易失存儲介質(zhì)，包括寄存器、緩沖器或高速緩存、主存儲器、RAM、DRAM、DDR RAM等；和數(shù)據(jù)傳輸介質(zhì)，包括計算機網(wǎng)絡(luò)、點到點電信裝置和載波傳輸介質(zhì)等。本發(fā)明的實施例不限于使用的計算機可讀介質(zhì)的形式。
[0080]計算機處理典型地包括執(zhí)行(運行)程序(其本質(zhì)上可以是有形的并且非暫時的)或程序部分、當前程序值和狀態(tài)信息、以及操作系統(tǒng)用于管理處理的執(zhí)行的資源。操作系統(tǒng)
(OS)是管理計算機資源的共享，并且給程序員提供用于訪問這些資源的接口的軟件。操作系統(tǒng)處理系統(tǒng)數(shù)據(jù)和用戶輸入，并且通過作為服務(wù)給系統(tǒng)的用戶和程序分配和管理任務(wù)和內(nèi)部系統(tǒng)資源進行響應(yīng)。
[0081]計算機系統(tǒng)例如可以包括至少一個處理單元、相關(guān)聯(lián)的存儲器和若干輸入/輸出(I/O)設(shè)備。當執(zhí)行計算機程序時，計算機系統(tǒng)根據(jù)計算機程序處理信息，并且通過I/O設(shè)備產(chǎn)生結(jié)果輸出信息。
[0082]在前面的說明書中，已經(jīng)參考本發(fā)明的實施例的特定電平移位器放置驗證例子描述了本發(fā)明。然而，明顯可以做出各種修改和改變而不脫離在所附權(quán)利要求中提出的本發(fā)明的更寬范圍。
[0083]此處描述的半導體襯底可以是任何半導體材料或材料組合，諸如砷化鎵、硅鍺、絕緣體上的硅(SOI)、硅、單晶硅等和上述材料的組合。
[0084]此處討論的連接可以是適用于在相應(yīng)節(jié)點、單元或設(shè)備，例如，通過中間設(shè)備之間來回傳輸信號的任何類型的連接。因此，除非暗示或另行說明，連接例如可以是直接連接或間接連接?？梢詤⒖紗蝹€連接、多個連接、單向連接或雙向連接來說明或描述連接。然而，不同實施例可以改變連接的實現(xiàn)。例如，可以使用不同的單向連接而不是雙向連接，反之亦然。另外，可以用串行或以復用方式一次傳輸多個信號的單個連接取代多個連接。同樣，承載多個信號的單個連接可被劃分為各種承載這些信號的子集的不同連接。因此，對于傳輸信號來說存在許多選擇。
[0085]雖然已經(jīng)在例子中描述了特定傳導類型或電勢極性，應(yīng)當理解，傳導類型和電勢極性可以顛倒。
[0086]此處描述的每個信號可被設(shè)計為正或負邏輯。在負邏輯信號的情況下，在邏輯真狀態(tài)對應(yīng)于邏輯級O的情況下，信號是低電平有效。在正邏輯信號的情況下，在邏輯真狀態(tài)對應(yīng)于邏輯級I的情況下，信號是高電平有效。注意此處描述的任何信號可被設(shè)計為負或正邏輯信號。因此，在替換實施例中，被描述為正邏輯信號的那些信號可被實現(xiàn)為負邏輯信號，而被描述為負邏輯信號的那些信號可被實現(xiàn)為正邏輯信號。
[0087]當指示將信號或位置于其邏輯真或邏輯假狀態(tài)時，此處使用術(shù)語斷言(assert)、設(shè)置、求反(negate)和清除。如果邏輯真狀態(tài)是邏輯級I，邏輯假狀態(tài)是邏輯級O，反之亦然。
[0088]另外，本領(lǐng)域技術(shù)人員將認識到上述處理步驟之間的邊界僅是說明性的，并且多個步驟可被組合到單個操作中，單個操作可被分散在若干附加操作中，并且操作可被至少部分地在時間上重疊執(zhí)行。另外，替換實施例可以包括特定操作的多個實例，并且操作的順序可被在各種其它實施例中改變。
[0089]另外，例如，在一個實施例中，示出的例子可被實現(xiàn)為位于單個集成電路上或相同設(shè)備內(nèi)的電路?？商鎿Q地，例子可被實現(xiàn)為若干單獨的集成電路或以適合方式彼此互連的不同設(shè)備。
[0090]另外，例如，這些例子或其部分可被實現(xiàn)為物理電路或可被轉(zhuǎn)換為物理電路的邏輯表示的軟件或代碼表示，諸如任何適合類型的硬件描述語言，例如，VHDL (非常高速集成電路硬件描述語言)。
[0091]然而，還可以有其它修改、變形和替換選擇。因此，說明書和附圖被認為是說明性的，而不是限制性的。
[0092]在權(quán)利要求中，放在括號之間的任何參考符號不應(yīng)被解釋為對權(quán)利要求的限制。單詞“包括”不排除除了權(quán)利要求中列出的元素或步驟之外的其它元素或步驟的存在。另夕卜，此處使用的術(shù)語“一個”被定義為一個或多于一個。另外，權(quán)利要求中對介紹短語諸如“至少一個”和“一個或多個”的使用不應(yīng)當解釋為暗示著使用不定冠詞“一個”的另一個權(quán)利要求元素的介紹將包含這樣介紹的權(quán)利要求元素的任何特定權(quán)利要求限制為僅僅包含一個這種元素的發(fā)明，即使當相同權(quán)利要求包括介紹性短語“一個或多個”或“至少一個”和不定冠詞諸如“一個”時。對于定冠詞的使用這同樣成立。除非另外說明，諸如“第一”和“第二”的術(shù)語用于任意區(qū)分這些術(shù)語描述的元素。因此，這些術(shù)語不必然旨在指示這些元素的時間或其它優(yōu)先級。某些手段被在互相不同的權(quán)利要求中提及的事實不指示不能有利地使用這些手段的組合。
[0093]除非另外說明為不兼容，或?qū)嵤├奈锢磉^程或其它方面阻礙這種組合，下列權(quán)利要求的特征可被以任何適合和有益的排列集成在一起。這就是說，特征的組合不受下列權(quán)利要求的特定形式的限制，特別是從屬權(quán)利要求的形式，這是由于這種選擇可能受相應(yīng)管轄區(qū)域內(nèi)的權(quán)利要求法規(guī)驅(qū)動，而不是關(guān)于權(quán)利要求組合的實際預(yù)期物理限制。
[0094]根據(jù)本公開的一個方面，提供一種識別多電壓域集成電路IC設(shè)計內(nèi)的一個或多個缺少的電平移位器的方法，該方法包括:接收用于IC設(shè)計的物理布局設(shè)計數(shù)據(jù)文件；分析接收到的物理布局設(shè)計數(shù)據(jù)文件，以便識別所述IC設(shè)計內(nèi)的具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)；和在識別出任何一個或多個缺少的電平移位器的情況下，在所述IC設(shè)計中插入一個或多個適當配置的電平移位器。
[0095]在上述方法中，優(yōu)選地，分析接收到的物理布局設(shè)計數(shù)據(jù)文件可以包括:確定所述物理布局設(shè)計數(shù)據(jù)文件中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；和如果沒有，給所述物理布局設(shè)計數(shù)據(jù)文件添加電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)。
[0096]在上述方法中，優(yōu)選地，分析接收到的物理布局設(shè)計數(shù)據(jù)文件可以包括:從所述物理布局設(shè)計數(shù)據(jù)文件中提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；和使用所述IC設(shè)計內(nèi)的每個器件實例的電源電壓數(shù)據(jù)和物理識別層數(shù)據(jù)，對提取的布局數(shù)據(jù)執(zhí)行功率域交叉檢查。
[0097]在上述方法中，優(yōu)選地，功率域交叉檢查可以包括:確定被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型，所述實例類型指示所述被測網(wǎng)絡(luò)內(nèi)的器件實體的所述每個實例使用的預(yù)期電壓電平；確定所述被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例使用的實際電源電壓連接；和通過比較特定實例的預(yù)期電源電壓連接和所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的相同實例的實際電源電壓，確定是否存在無效電壓電平。
[0098]在上述方法中，優(yōu)選地，實際電源電壓連接數(shù)據(jù)可以采用比所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的實例的預(yù)期電壓更高的優(yōu)先級。
[0099]在上述方法中，優(yōu)選地，被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型，包括器件實體的每個實例使用的預(yù)期電源電壓和實際電源電壓連接，可以是從所述物理布局設(shè)計數(shù)據(jù)文件中的一個或多個電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)確定的。
[0100]在上述方法中，優(yōu)選地，還可以包括:定義關(guān)于將被分析的IC設(shè)計的范圍的約束。[0101]在上述方法中，優(yōu)選地，還可以包括:定義約束以便排除所述IC設(shè)計的任何模擬部分被分析。
[0102]在上述方法中，優(yōu)選地，識別具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)可以包括:通過測試確定IC設(shè)計中具有無效功率域交叉的任何網(wǎng)絡(luò)，其中具有無效功率域交叉的網(wǎng)絡(luò)具有與被測網(wǎng)絡(luò)的至少一端相關(guān)聯(lián)的第一電壓電平，以及與所述被測網(wǎng)絡(luò)的至少另一端相關(guān)聯(lián)的不同的第二電壓電平。
[0103]在上述方法中，優(yōu)選地，與所述網(wǎng)絡(luò)的不同端相關(guān)聯(lián)的不同電壓電平可以是缺少的電平移位器的指示。
[0104]根據(jù)本公開的另一個方面，提供一種驗證多電壓域集成電路IC設(shè)計的系統(tǒng)，該系統(tǒng)包括:存儲器，用于存儲IC設(shè)計的物理布局設(shè)計數(shù)據(jù)文件；用于分析所述物理布局設(shè)計數(shù)據(jù)文件以便識別所述IC設(shè)計內(nèi)的具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)的裝置；和用于在識別出任何一個或多個缺少的電平移位器的情況下，在所述IC設(shè)計中插入一個或多個適當配置的電平移位器的裝置。
[0105]在上述系統(tǒng)中，優(yōu)選地，用于分析所述物理布局設(shè)計數(shù)據(jù)文件的裝置可以:確定所述物理布局設(shè)計數(shù)據(jù)文件中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；并且如果沒有，給所述物理布局設(shè)計數(shù)據(jù)文件添加電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)。
[0106]在上述系統(tǒng)中，優(yōu)選地，用于分析接收到的物理布局設(shè)計數(shù)據(jù)文件的裝置可以包括:用于從所述物理布局設(shè)計數(shù)據(jù)文件中提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)的裝置；和用于使用所述IC設(shè)計內(nèi)的每個器件實例的電源電壓數(shù)據(jù)和物理識別層數(shù)據(jù)，對提取的布局數(shù)據(jù)執(zhí)行功率域交叉檢查的裝置。
[0107]在上述系統(tǒng)中，優(yōu)選地，用于執(zhí)行功率域交叉檢查的裝置可以包括:用于確定被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型的裝置，所述實例類型指示所述被測網(wǎng)絡(luò)內(nèi)的器件實體的所述每個實例使用的預(yù)期電壓電平；用于確定所述被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例使用的實際電源電壓連接的裝置；和用于通過比較特定實例的預(yù)期電源電壓連接和所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的相同實例的實際電源電壓，確定是否存在無效電壓電平的
>J-U ρ?α裝直。
[0108]在上述系統(tǒng)中，優(yōu)選地，實際電源電壓連接數(shù)據(jù)可以采用比所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的實例的預(yù)期電壓更高的優(yōu)先級。
[0109]在上述系統(tǒng)中，優(yōu)選地，所述被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型，包括器件實體的每個實例使用的預(yù)期電源電壓和實際電源電壓連接，可以是從所述物理布局設(shè)計數(shù)據(jù)文件中的一個或多個電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)確定的。
[0110]在上述系統(tǒng)中，優(yōu)選地，所述物理布局設(shè)計文件可以是⑶SII或OASIS數(shù)據(jù)文件。
【權(quán)利要求】
1.一種識別多電壓域集成電路IC設(shè)計內(nèi)的一個或多個缺少的電平移位器的方法，該方法包括: 接收用于IC設(shè)計的物理布局設(shè)計數(shù)據(jù)文件； 分析接收到的物理布局設(shè)計數(shù)據(jù)文件，以便識別所述IC設(shè)計內(nèi)的具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)；和 在識別出任何一個或多個缺少的電平移位器的情況下，在所述IC設(shè)計中插入一個或多個適當配置的電平移位器。
2.如權(quán)利要求1的方法，其中分析接收到的物理布局設(shè)計數(shù)據(jù)文件包括: 確定所述物理布局設(shè)計數(shù)據(jù)文件中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；和 如果沒有，給所述物理布局設(shè)計數(shù)據(jù)文件添加電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)。
3.如權(quán)利要求1的方法，其中分析接收到的物理布局設(shè)計數(shù)據(jù)文件包括: 從所述物理布局設(shè)計數(shù)據(jù)文件中提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；和 使用所述IC設(shè)計內(nèi)的每個器件實例的電源電壓數(shù)據(jù)和物理識別層數(shù)據(jù)，對提取的布局數(shù)據(jù)執(zhí)行功率域交叉檢查。
4.一種驗證多電壓域集成電路IC設(shè)計的系統(tǒng)，該系統(tǒng)包括: 存儲器，用于存儲IC設(shè)計的物理布局設(shè)計數(shù)據(jù)文件； 用于分析所述物理布局設(shè)計數(shù)據(jù)文件以便識別所述IC設(shè)計內(nèi)的具有一個或多個缺少的電平移位器的器件的連接網(wǎng)絡(luò)的裝置；和 用于在識別出任何一個或多個缺少的電平移位器的情況下，在所述IC設(shè)計中插入一個或多個適當配置的電平移位器的裝置。
5.如權(quán)利要求4的系統(tǒng)，其中用于分析所述物理布局設(shè)計數(shù)據(jù)文件的裝置 確定所述物理布局設(shè)計數(shù)據(jù)文件中是否存在電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)；并且 如果沒有，給所述物理布局設(shè)計數(shù)據(jù)文件添加電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)。
6.如權(quán)利要求4的系統(tǒng)，其中用于分析接收到的物理布局設(shè)計數(shù)據(jù)文件的裝置包括: 用于從所述物理布局設(shè)計數(shù)據(jù)文件中提取電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)的裝置；和 用于使用所述IC設(shè)計內(nèi)的每個器件實例的電源電壓數(shù)據(jù)和物理識別層數(shù)據(jù)，對提取的布局數(shù)據(jù)執(zhí)行功率域交叉檢查的裝置。
7.如權(quán)利要求6的系統(tǒng)，其中用于執(zhí)行功率域交叉檢查的裝置包括: 用于確定被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型的裝置，所述實例類型指示所述被測網(wǎng)絡(luò)內(nèi)的器件實體的所述每個實例使用的預(yù)期電壓電平； 用于確定所述被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例使用的實際電源電壓連接的裝置；和用于通過比較特定實例的預(yù)期電源電壓連接和所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的相同實例的實際電源電壓，確定是否存在無效電壓電平的裝置。
8.如權(quán)利要求7的系統(tǒng)，其中實際電源電壓連接數(shù)據(jù)采用比所述被測網(wǎng)絡(luò)內(nèi)的每個器件實體的實例的預(yù)期電壓更高的優(yōu)先級。
9.如權(quán)利要求7的系統(tǒng)，其中所述被測網(wǎng)絡(luò)內(nèi)的器件實體的每個實例的實例類型，包括器件實體的每個實例使用的預(yù)期電源電壓和實際電源電壓連接，是從所述物理布局設(shè)計數(shù)據(jù)文件中的一個或多個電源電壓數(shù)據(jù)和/或物理識別層數(shù)據(jù)確定的。
10.如權(quán)利要 求4的系統(tǒng)，其中所述物理布局設(shè)計文件是GDSII或OASIS數(shù)據(jù)文件。
【文檔編號】G06F17/50GK103838892SQ201210487006
【公開日】2014年6月4日 申請日期:2012年11月26日 優(yōu)先權(quán)日:2012年11月26日
【發(fā)明者】杜華斌 申請人:飛思卡爾半導體公司