專利名稱：一種訪問控制方法和系統(tǒng)及主控板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路領(lǐng)域，尤其涉及ー種訪問控制方法和系統(tǒng)及主控板。
背景技術(shù)：
為了同時(shí)滿足不同用戶、不同業(yè)務(wù)的需求，多種設(shè)備設(shè)計(jì)了插卡式，旨在針對(duì)不同用戶和業(yè)務(wù)的分類進(jìn)行資源配置。中央處理單元(CPU)與芯片是板間通信的，即CPU與芯片位于不同的板卡上，常用的是兩種一種是多中央處理單元(多CPU)，進(jìn)行分布式控制。通常主控板上具有中央處理単元(CPU)，業(yè)務(wù)板上也具有中央處理單元(CPU)。兩者的通信采用各種通信協(xié)議進(jìn)行交互。另ー種是單中央處理單元(單CPU)。只有主控板上具有中央處理單元(單CPU)，業(yè)務(wù)板沒有中央處理單元(CPU)。前者根據(jù)后者的類型，因而知道后者的地址范圍，直接訪問后者。第一種方案由于采用了多中央處理單元(多CPU)，進(jìn)行分布式控制。系統(tǒng)龐大，協(xié)議復(fù)雜，成本高。第二種方案采用了單中央處理單元(單CPU)，系統(tǒng)較為簡(jiǎn)單，不需要CPU之間的通信協(xié)議，成本低。因此在ー些小型設(shè)備中常用到第二種方案。在采用第二種方案時(shí)，由于業(yè)務(wù)板會(huì)根據(jù)不同用戶，不同業(yè)務(wù)進(jìn)行選擇，可能隨時(shí)進(jìn)行替換，整個(gè)設(shè)備不能斷電操作，因此就需要實(shí)現(xiàn)業(yè)務(wù)板的熱插拔功能。但是業(yè)務(wù)板的插拔，在時(shí)間上是隨機(jī)的。如在拔掉業(yè)務(wù)板時(shí)(前)不進(jìn)行有效處理，而直接將業(yè)務(wù)板拔出，而且此時(shí)主控板上的中央處理單元(CPU)正在訪問被拔掉的業(yè)務(wù)板芯片，就會(huì)造成因主控板上中央處理單元(CPU)的讀或?qū)懼芷诓煌暾?，?dǎo)致“死機(jī)”問題，有可能會(huì)使整個(gè)系統(tǒng)帶來災(zāi)難性后果。通常的解決方法是在拔掉業(yè)務(wù)板時(shí)(前)，必須人為先向主控板發(fā)送業(yè)務(wù)板要拔出的指令，使主控板停止訪問業(yè)務(wù)板，之后拔出業(yè)務(wù)板。通常指令不限于軟件的配置命令，也可以是拔碼、按鍵等控制按鈕。但是這樣做會(huì)增加軟件的額外配置或者在設(shè)備的硬件上増加各種按鈕。而使設(shè)備復(fù)雜化，操作繁瑣，也容易產(chǎn)生誤操作。

發(fā)明內(nèi)容
本發(fā)明提供ー種訪問控制方法和系統(tǒng)及主控板，要解決的技術(shù)問題是如何實(shí)現(xiàn)芯片的熱插拔。為解決上述技術(shù)問題，本發(fā)明提供了如下技術(shù)方案ー種訪問控制方法，CPU與芯片位于不同板卡上，所述方法包括在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第二應(yīng)答信號(hào)，并將第二應(yīng)答信號(hào)發(fā)送給CPU。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)所述檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，包括在CPU向芯片發(fā)送請(qǐng)求后所經(jīng)過的時(shí)間達(dá)到預(yù)先設(shè)置的門限后，第一應(yīng)答信號(hào)的電平仍未發(fā)生變化；或者，第一應(yīng)答信號(hào)的脈沖寬度不能使CPU采樣得到用于指示結(jié)束訪問的信號(hào)。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)所述門限大于最大正常訪問周期。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)所述門限為最大正常訪問周期的I. 2倍以上。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)對(duì)所述應(yīng)答信號(hào)進(jìn)行調(diào)整包括在CPU向芯片發(fā)送請(qǐng)求后所經(jīng)過的時(shí)間達(dá)到預(yù)先設(shè)置的門限后，產(chǎn)生ー電平與第ー應(yīng)答信號(hào)的電平相反的第三應(yīng)答信號(hào)，對(duì)所述第三應(yīng)答信號(hào)和第一應(yīng)答信號(hào)進(jìn)行“與”操作，得到第二應(yīng)答信號(hào)；如果第一應(yīng)答信號(hào)的脈沖寬度不能使CPU采樣得到用于指示結(jié)束訪問的信號(hào)，則對(duì)所述第一應(yīng)答信號(hào)進(jìn)行脈沖加寬處理，得到第二應(yīng)答信號(hào)。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)脈沖加寬處理對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為整數(shù)倍的CPU的時(shí)鐘周期。優(yōu)選的，所述訪問控制方法還具有如下特點(diǎn)脈沖加寬處理對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為2至5個(gè)CPU的時(shí)鐘周期。ー種訪問控制裝置，包括調(diào)整模塊，用于在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第
ニ應(yīng)答信號(hào)；發(fā)送模塊，用于將第二應(yīng)答信號(hào)發(fā)送給CPU。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述調(diào)整模塊包括計(jì)時(shí)單元，與CPU的時(shí)鐘信號(hào)線和片選信號(hào)線相連，用于在檢測(cè)到CPU向芯片發(fā)送訪問請(qǐng)求時(shí)，對(duì)本次的訪問進(jìn)行計(jì)時(shí)，并在計(jì)時(shí)得到的時(shí)間超過預(yù)先設(shè)定的門限時(shí)，啟動(dòng)信號(hào)產(chǎn)生單兀；所述信號(hào)產(chǎn)生單元，與所述計(jì)時(shí)単元相連，用于產(chǎn)生一電平與第一應(yīng)答信號(hào)電平相反的第三應(yīng)答信號(hào)；信號(hào)合成単元，與所述信號(hào)產(chǎn)生單元相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)所述第三應(yīng)答信號(hào)和芯片輸出的高電平的第一應(yīng)答信號(hào)進(jìn)行“與”操作，得到
第二應(yīng)答信號(hào)。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述計(jì)時(shí)単元所使用的門限大于最大正常訪問周期。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述門限為最大正常訪問周期的I. 2倍以上。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述信號(hào)合成単元和芯片之間的應(yīng)答信號(hào)線連接有上拉電阻。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述調(diào)整模塊包括一個(gè)或多個(gè)異步
清零單元，其中所述異步清零単元，與CPU的總線相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)芯片輸出的第一應(yīng)答信號(hào)進(jìn)行異步清零處理，其中所述異步清零単元與芯片之間的應(yīng)答信號(hào)線連接有上拉電阻。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述調(diào)整模塊中異步清零單元對(duì)第ー應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為整數(shù)倍的CPU的時(shí)鐘周期。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述調(diào)整模塊中異步清零單元對(duì)第ー應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為2至5個(gè)CPU的時(shí)鐘周期。優(yōu)選的，所述訪問控制裝置還具有如下特點(diǎn)所述異步清零單元為D觸發(fā)器。一種主控板，包括CPU和上文所述的訪問控制裝置。本發(fā)明提供的方法、系統(tǒng)和主控板，在拔掉業(yè)務(wù)板時(shí)，通過芯片反饋的應(yīng)答信號(hào)進(jìn)行調(diào)整，消除主控板中央處理單元CPU出現(xiàn)的異?，F(xiàn)象，實(shí)現(xiàn)業(yè)務(wù)板的熱插抜。


圖I為本發(fā)明提供的訪問控制方法實(shí)施例的流程示意圖；圖2為本發(fā)明實(shí)施例一的應(yīng)用場(chǎng)景中CPU正常訪問的時(shí)序圖；圖3為本發(fā)明實(shí)施例一的應(yīng)用場(chǎng)景中CPU對(duì)芯片讀或?qū)懖僮髌陂g，對(duì)業(yè)務(wù)板進(jìn)行拔出時(shí)的時(shí)序圖；圖4為本發(fā)明實(shí)施例一中訪問控制方法實(shí)施例的信號(hào)示意圖；圖5為本發(fā)明實(shí)施例ニ的應(yīng)用場(chǎng)景中CPU正常訪問的時(shí)序圖；圖6為本發(fā)明實(shí)施例ニ的應(yīng)用場(chǎng)景中CPU對(duì)芯片讀或?qū)懖僮髌陂g，對(duì)業(yè)務(wù)板進(jìn)行拔出時(shí)的時(shí)序圖；圖7為本發(fā)明實(shí)施例ニ提供的訪問控制方法實(shí)施例的信號(hào)示意圖；圖8為本發(fā)明實(shí)施例ニ中D觸發(fā)器的連接示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)ー步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。圖I為本發(fā)明提供的訪問控制方法實(shí)施例的流程示意圖。圖I所示方法實(shí)施例，CPU與芯片位于不同板卡上，包括步驟101、在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第二應(yīng)答信號(hào)；步驟102、將第二應(yīng)答信號(hào)發(fā)送給CPU。本發(fā)明提供的方法，在拔掉業(yè)務(wù)板時(shí)，通過芯片反饋的應(yīng)答信號(hào)進(jìn)行調(diào)整，消除主控板中央處理單元CPU出現(xiàn)的異常現(xiàn)象，實(shí)現(xiàn)業(yè)務(wù)板的熱插拔。
實(shí)施例一本實(shí)施例中所使用的應(yīng)用場(chǎng)景如下主控板中央處理單元(CPU)發(fā)送片選信號(hào)，被訪問的芯片對(duì)該片選信號(hào)的應(yīng)答信號(hào)為TA信號(hào),表不數(shù)據(jù)傳送完成的應(yīng)答。對(duì)于CPU而言,一次訪問所花費(fèi)的時(shí)間為從CPU發(fā)出片選信號(hào)到收到所訪問的芯片反饋的TA信號(hào)之間的這段時(shí)間，即通常所說的正常訪問周期。其中圖2為本發(fā)明實(shí)施例一的應(yīng)用場(chǎng)景中CPU正常訪問的時(shí)序圖；由該圖可以看出，該應(yīng)用場(chǎng)景中，片選信號(hào)為低電平時(shí)有效，相反，片選信號(hào)為高電平時(shí)無效。TA信號(hào)為低電平時(shí)有效,相反，TA信號(hào)為高電平時(shí)無效。圖3為本發(fā)明實(shí)施例一的應(yīng)用場(chǎng)景中CPU對(duì)芯片讀或?qū)懖僮髌陂g，對(duì)業(yè)務(wù)板進(jìn)行拔出時(shí)的時(shí)序圖。通過與圖3對(duì)比可知，TA信號(hào)一直為高電平，使得CPU無法結(jié)束訪問。因此對(duì)于上述應(yīng)用場(chǎng)景，需要做的是在CPU對(duì)芯片讀或?qū)懖僮髌陂g，對(duì)業(yè)務(wù)板進(jìn)行拔出時(shí)的時(shí)序圖與圖3—致。圖4為本發(fā)明實(shí)施例ニ中訪問控制方法實(shí)施例的信號(hào)示意圖。其中本實(shí)施例包括步驟AOl A07，具體如下步驟A01、主控板中的CPU輸出給被訪問芯片的片選信號(hào)，其中所述片選信號(hào)為低電平，以進(jìn)行對(duì)業(yè)務(wù)板芯片進(jìn)行讀或?qū)懖僮?；步驟A02、主控板中的計(jì)時(shí)器在檢測(cè)到CPU輸出所述片選信號(hào)后，使用中央處理單元的時(shí)鐘開始對(duì)本次訪問所用的時(shí)間進(jìn)行計(jì)時(shí)，相反，如果所述片選信號(hào)為高電平，則計(jì)數(shù)
值清零。步驟A03、計(jì)時(shí)器判斷記錄的時(shí)間是否大于預(yù)先設(shè)定的門限，如果超過所述門限，則啟動(dòng)主控板中的信號(hào)產(chǎn)生器；上述門限值為大于最大正常訪問周期的時(shí)間，即計(jì)時(shí)得到的時(shí)間大于該門限吋，就表示CPU有可能會(huì)出現(xiàn)死機(jī)的情況，因此啟動(dòng)所述信號(hào)產(chǎn)生器。優(yōu)選的，該門限的大小為最大正常訪問周期的I. 2倍以上。如果在正常工作時(shí)，計(jì)時(shí)器所記錄的時(shí)間不會(huì)達(dá)到該門限，即信號(hào)產(chǎn)生器不會(huì)啟動(dòng)，相應(yīng)的TA’信號(hào)始終輸出為高，而一旦超出該門限，就表示有可能已經(jīng)出現(xiàn)了在CPU對(duì)芯片讀或?qū)懖僮髌陂g芯片被拔出的情況，那么在該場(chǎng)景下CPU不會(huì)收到低電平的TA信號(hào)，因此訪問就不能結(jié)束。所以在這種情況下就需要進(jìn)行調(diào)整，使得發(fā)送給CPU的TA信號(hào)的電平為低電平，以觸發(fā)CPU結(jié)束本次訪問操作。步驟A04、信號(hào)產(chǎn)生器輸出ー低電平的TA’信號(hào)給信號(hào)合成器，其中所述信號(hào)合成器與被訪問的芯片相連。步驟A05、信號(hào)合成器對(duì)信號(hào)產(chǎn)生器輸出的TA’信號(hào)和被訪問的芯片上的TA”信號(hào)進(jìn)行“與”操作，得到TA信號(hào)；具體來說，信號(hào)產(chǎn)生器的低電平的TA’信號(hào)和業(yè)務(wù)板輸出的高電平的TA”信號(hào)進(jìn)行“與”操作后，產(chǎn)生ー低電平的TA信號(hào)給主控板的CPU，結(jié)束此次讀或?qū)懖僮?。步驟A06、信號(hào)合成器發(fā)送所述TA信號(hào)給CPU ；步驟A07、CPU在得到所述TA信號(hào)后，結(jié)束本次訪問。
對(duì)于步驟A05 A07，當(dāng)業(yè)務(wù)板正常工作時(shí)，信號(hào)產(chǎn)生器的TA’信號(hào)為高，即為1，業(yè)務(wù)板輸出的TA”信號(hào)為低，即為0，信號(hào)合成器對(duì)上述兩個(gè)信號(hào)進(jìn)行“與”操作后，結(jié)果得到的TA信號(hào)為低電平，送給主控板中央處理單元(CPU)，可以使CPU正常工作結(jié)束本次訪問。即，雖然増加了上述元器件，但并不影響CPU的正常訪問操作。當(dāng)CPU對(duì)芯片讀或?qū)懖僮髌陂g，在芯片被拔出后，芯片輸出TA”信號(hào)的接ロ處于懸
空狀態(tài)，因此，使得TA”信號(hào)為高電平；而另一方面，在計(jì)時(shí)器記錄的時(shí)間達(dá)到門限且未檢測(cè)到低電平的TA信號(hào)的條件下，則計(jì)時(shí)器觸發(fā)信號(hào)產(chǎn)生器產(chǎn)生ー低電平的TA’信號(hào)給信號(hào)合成器，在信號(hào)合成器收到低電平的TA’信號(hào)和高電平的TA”信號(hào)后，對(duì)上述兩個(gè)信號(hào)進(jìn)行“與”操作時(shí)，得到一低電平的TA信號(hào)，送給主控板的CPU，從而使CPU結(jié)束本次訪問嗎，即在芯片被拔出時(shí)，避免了 CPU的超吋“死機(jī)”的問題。優(yōu)選的，在芯片被拔出吋，由于芯片輸出TA”的接ロ處于懸空狀態(tài)，有可能因?yàn)橥獠康挠绊懫茐膽铱諣顟B(tài)，如使得TA”信號(hào)變?yōu)榈碗娖?，因此為了保證信號(hào)合成器接收的TA”信號(hào)在芯片拔出時(shí)電平的穩(wěn)定，主控板上有一上拉電阻位于信號(hào)產(chǎn)生器與芯片之間，且與傳輸TA”信號(hào)的信號(hào)線相連。其中上文中的計(jì)時(shí)器、信號(hào)產(chǎn)生器以及信號(hào)合成器可以通過現(xiàn)場(chǎng)可編程門陣列(FPGA)或可編程邏輯器件(PLD)來實(shí)現(xiàn)。實(shí)施例ニ圖5為本發(fā)明實(shí)施例ニ的應(yīng)用場(chǎng)景中CPU正常訪問的時(shí)序圖。在圖5所示時(shí)序圖中，CPU發(fā)送片選信號(hào)，芯片在收到片選信號(hào)后，輸出ー應(yīng)答信號(hào)READY信號(hào)，其中READY信號(hào)的脈沖為ー負(fù)脈沖，CPU對(duì)該負(fù)脈沖進(jìn)行采樣，得到nEWAIT信號(hào)，結(jié)束本次訪問。圖6為本發(fā)明實(shí)施例ニ的應(yīng)用場(chǎng)景中CPU對(duì)芯片讀或?qū)懖僮髌陂g，對(duì)業(yè)務(wù)板進(jìn)行拔出時(shí)的時(shí)序圖。通過與圖5對(duì)比可知，在被拔出后，輸出該READY信號(hào)的接ロ處于懸空狀態(tài)，且維持有一定數(shù)值的電流，因此該READY信號(hào)一直為低電平，因此，就沒有出現(xiàn)圖5所示的負(fù)脈沖的情況，CPU無法從READY信號(hào)采樣得到nEWAIT信號(hào)，也就無法結(jié)束本次訪問。因此，對(duì)于上述應(yīng)用場(chǎng)景，需要做的是首先要將READY信號(hào)的電平拉回高電平，這樣才能產(chǎn)生負(fù)脈沖，然后保證該READY信號(hào)的負(fù)脈沖寬度足夠?qū)?，即寬到CPU能夠采樣得至IJ nEWAIT信號(hào)的程度。圖7為本發(fā)明實(shí)施例ニ提供的訪問控制方法實(shí)施例的信號(hào)示意圖。圖7所示方法實(shí)施例中。本實(shí)施例包括步驟BOl B04,具體如下步驟B01、在CPU訪問芯片過程中，如果芯片反饋的READY信號(hào)的脈沖寬度不能使CPU采樣得到用于指示結(jié)束訪問的信號(hào)，nEWAIT生成器獲取READY信號(hào)；其中，主控板上有一上拉電阻位于nEWAIT生成器與芯片之間，且與傳輸READY信號(hào)的信號(hào)線相連；具體來說，依照上拉電阻的特性，即將不確定的信號(hào)通過ー個(gè)電阻嵌位在高電平，因此，在芯片依照片選信號(hào)進(jìn)行讀或?qū)懙倪^程中，由于READY信號(hào)是確定的低電平，就不會(huì)產(chǎn)生將其拉高，因此不會(huì)影響芯片的正常工作；另外，一旦芯片被拔出，READY信號(hào)的電平就變?yōu)椴淮_定的了，通過該上拉電阻，使得READY信號(hào)的電平變?yōu)榉€(wěn)定的高電平，但需要使READY信號(hào)有ー個(gè)合理的負(fù)脈沖，就需要執(zhí)行步驟B02。
步驟B02、nEWAIT生成器對(duì)READY信號(hào)進(jìn)行異步清零，得到一加寬的負(fù)脈沖；步驟B03、nEWAIT生成器將脈沖加寬后的READY信號(hào)發(fā)送給CPU。步驟B04、CPU對(duì)脈沖加寬后的READY信號(hào)進(jìn)行采樣，得到nEWAIT信號(hào)，從而結(jié)束本次訪問。由此可以看出，在芯片被拔出后，雖然READY信號(hào)變窄了，但通過進(jìn)行脈沖加寬處理，可以使的READY信號(hào)恢復(fù)成芯片未被拔出時(shí)READY信號(hào)，從而使CPU能夠檢測(cè)到該信號(hào)，進(jìn)而結(jié)束訪問。而當(dāng)業(yè)務(wù)板上芯片正常工作吋，并不 對(duì)READY信號(hào)進(jìn)行脈沖加寬處理，從而不影響CPU的采樣工作。對(duì)于步驟B02需要說明的是，脈沖加寬操作僅在READY為高電平時(shí)進(jìn)行，即通過相應(yīng)的ー個(gè)或多個(gè)元器件串聯(lián)起來進(jìn)行異步清零操作。以D觸發(fā)器實(shí)現(xiàn)異步清零為例，當(dāng)業(yè)務(wù)板上芯片正常工作吋，芯片輸出的READY信號(hào)為低電平，D觸發(fā)器不進(jìn)行異步清零操作，僅會(huì)對(duì)READY信號(hào)進(jìn)行采樣和延時(shí)處理，由于采樣和延時(shí)處理不會(huì)影響脈沖的寬度，從而不會(huì)影響CPU的采樣結(jié)果，因此在送給主控板的CPU吋，CPU仍能從READY信號(hào)得到結(jié)束本次訪問的nEWAIT信號(hào)，即在芯片未被拔出吋，并不影響CPU的正常訪問；而相對(duì)應(yīng)的，一旦芯片被拔出，芯片上READY信號(hào)為高電平，D觸發(fā)器會(huì)對(duì)READY信號(hào)進(jìn)行異步清零操作，從而加寬負(fù)脈沖的寬度，以使得在拔出業(yè)務(wù)卡吋，不存在READY負(fù)脈沖過窄，CPU時(shí)鐘采樣不到的情況。需要說明的是，此處僅以nEWAIT生成器ー個(gè)或多個(gè)D觸發(fā)器為例進(jìn)行說明，但不限于此，現(xiàn)有技術(shù)中能夠?qū)崿F(xiàn)異步清零的元件都適用于本發(fā)明，此處不再一一舉例。圖8為本發(fā)明實(shí)施例ニ中D觸發(fā)器的連接示意圖。其中nCLR信號(hào)是做對(duì)異步清零操作進(jìn)行控制的，本實(shí)施例中，設(shè)置當(dāng)nCLR信號(hào)的電平為低時(shí)，將把D觸發(fā)器的輸出置零，反之亦然，而nCLR信號(hào)的電平是由READY信號(hào)決定的，參見上文可以看出，READY信號(hào)的電平為高時(shí)，進(jìn)行異步清零，READY信號(hào)的電平為低時(shí)，不進(jìn)行異步清零。而D觸發(fā)器延時(shí)的拍數(shù)需要根據(jù)CPU的參數(shù)信息確定(可參見CPU手冊(cè))，應(yīng)為CPU的時(shí)鐘周期的整數(shù)倍，如選擇2-5個(gè)時(shí)鐘周期。通過CPU時(shí)鐘的采樣和D觸發(fā)器的處理后，可以滿足nEWAIT的時(shí)序要求。使CPU結(jié)束讀或?qū)懖僮鳎瑥亩苊饬酥骺匕宓闹醒胩幚韱卧?CPU)在無法檢測(cè)到nEWAIT信號(hào)的條件下出現(xiàn)“死機(jī)”的問題。對(duì)于本實(shí)施例，由于CPU通過對(duì)READY信號(hào)的負(fù)脈沖采樣的結(jié)果確定是否結(jié)束訪問的，因此，異步清零操作僅在READY信號(hào)為高電平時(shí)觸發(fā)，即，異步清零操作是根據(jù)READY信號(hào)的電平來決定的；當(dāng)然，同理，如果CPU通過對(duì)READY信號(hào)的正脈沖采樣的結(jié)果確定是否結(jié)束訪問的，因此，異步清零操作僅在READY信號(hào)為低電平時(shí)觸發(fā)。通過上述的方法就可以在拔掉業(yè)務(wù)板時(shí)，消除主控板中央處理單元(CPU)出現(xiàn)的異常現(xiàn)象，實(shí)現(xiàn)業(yè)務(wù)板的熱插抜。需要說明的是，檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問應(yīng)理解為芯片反饋的信號(hào)不是CPU手冊(cè)中記載的結(jié)束CPU訪問的信號(hào)。其中CPU手冊(cè)是規(guī)定CPU的參數(shù)信息的工具書，是由生產(chǎn)該CPU的廠家定義的，因此在結(jié)束CPU訪問時(shí)，會(huì)出現(xiàn)有不同的方式，如定義高電平時(shí)為有效的能夠結(jié)束CPU訪問的信號(hào)的等，但只要芯片反饋的信號(hào)不符合該CPU手冊(cè)中的記載，就可以使用上述方法進(jìn)行處理，因此，本發(fā)明并不局限于上述實(shí)施例。與上述方法對(duì)應(yīng)的，本發(fā)明還提供ー種訪問控制裝置，CPU與芯片位于不同板卡上，包括調(diào)整模塊，用于在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第
ニ應(yīng)答信號(hào)；發(fā)送模塊，用于將第二應(yīng)答信號(hào)發(fā)送給CPU。優(yōu)選的，所述調(diào)整模塊包括計(jì)時(shí)單元，與CPU的時(shí)鐘信號(hào)線和片選信號(hào)線相連，用于在檢測(cè)到CPU向芯片發(fā)送訪問請(qǐng)求時(shí)，對(duì)本次的訪問進(jìn)行計(jì)時(shí)，并在計(jì)時(shí)得到的時(shí)間超過預(yù)先設(shè)定的門限時(shí)，啟動(dòng)信
號(hào)產(chǎn)生器；所述信號(hào)產(chǎn)生單元，與所述計(jì)時(shí)単元相連，用于產(chǎn)生一電平與第一應(yīng)答信號(hào)電平相反的第三應(yīng)答信號(hào)；信號(hào)合成単元，與所述信號(hào)產(chǎn)生單元相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)所述第三應(yīng)答信號(hào)和芯片輸出的高電平的第一應(yīng)答信號(hào)進(jìn)行“與”操作，得到
第二應(yīng)答信號(hào)。其中，所述計(jì)時(shí)単元所使用的門限大于最大正常訪問周期。其中，所述門限為最大正常訪問周期的I. 2倍以上。其中，所述信號(hào)合成単元和芯片之間的應(yīng)答信號(hào)線連接有一上拉電阻。優(yōu)選的，所述調(diào)整模塊包括一個(gè)或多個(gè)異步清零単元，其中所述異步清零単元，與CPU的總線相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)芯片輸出的第一應(yīng)答信號(hào)進(jìn)行異步清零處理，其中，所述異步清零単元與芯片之間的應(yīng)答信號(hào)線連接有一上拉電阻。其中，所述調(diào)整模塊中異步清零單元對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為整數(shù)倍的CPU的時(shí)鐘周期。其中，所述調(diào)整模塊中異步清零單元對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為2至5個(gè)CPU的時(shí)鐘周期。其中，所述異步清零單元為D觸發(fā)器。本發(fā)明提供的裝置，在拔掉業(yè)務(wù)板時(shí)，通過芯片反饋的應(yīng)答信號(hào)進(jìn)行調(diào)整，消除主控板中央處理單元CPU出現(xiàn)的異?，F(xiàn)象，實(shí)現(xiàn)業(yè)務(wù)板的熱插拔。另外，本發(fā)明還還提供一種主控板，其特征在于，包括CPU和上文任一所述的訪問控制裝置。本發(fā)明提供的主控板，在拔掉業(yè)務(wù)板時(shí)，通過芯片反饋的應(yīng)答信號(hào)進(jìn)行調(diào)整，消除主控板中央處理單元CPU出現(xiàn)的異?，F(xiàn)象，實(shí)現(xiàn)業(yè)務(wù)板的熱插拔。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求所述的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.ー種訪問控制方法,其特征在于，CPU與芯片位于不同板卡上,所述方法包括 在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第二應(yīng)答信號(hào)，并將第ニ應(yīng)答信號(hào)發(fā)送給CPU。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，包括 在CPU向芯片發(fā)送請(qǐng)求后所經(jīng)過的時(shí)間達(dá)到預(yù)先設(shè)置的門限后，第一應(yīng)答信號(hào)的電平仍未發(fā)生變化；或者， 第一應(yīng)答信號(hào)的脈沖寬度不能使CPU采樣得到用于指示結(jié)束訪問的信號(hào)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述門限大于最大正常訪問周期。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述門限為最大正常訪問周期的I.2倍以上。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，對(duì)所述應(yīng)答信號(hào)進(jìn)行調(diào)整包括 在CPU向芯片發(fā)送請(qǐng)求后所經(jīng)過的時(shí)間達(dá)到預(yù)先設(shè)置的門限后，產(chǎn)生ー電平與第一應(yīng)答信號(hào)的電平相反的第三應(yīng)答信號(hào)，對(duì)所述第三應(yīng)答信號(hào)和第一應(yīng)答信號(hào)進(jìn)行“與”操作，得到第二應(yīng)答信號(hào)； 如果第一應(yīng)答信號(hào)的脈沖寬度不能使CPU采樣得到用于指示結(jié)束訪問的信號(hào)，則對(duì)所述第一應(yīng)答信號(hào)進(jìn)行脈沖加寬處理，得到第二應(yīng)答信號(hào)。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，脈沖加寬處理對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為整數(shù)倍的CPU的時(shí)鐘周期。
7.根據(jù)權(quán)利要求6述的裝置，其特征在于，脈沖加寬處理對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為2至5個(gè)CPU的時(shí)鐘周期。
8.ー種訪問控制裝置，其特征在于，包括 調(diào)整模塊，用于在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第二應(yīng)答信號(hào)； 發(fā)送模塊，用于將第二應(yīng)答信號(hào)發(fā)送給CPU。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述調(diào)整模塊包括 計(jì)時(shí)單元，與CPU的時(shí)鐘信號(hào)線和片選信號(hào)線相連，用于在檢測(cè)到CPU向芯片發(fā)送訪問請(qǐng)求時(shí)，對(duì)本次的訪問進(jìn)行計(jì)時(shí)，并在計(jì)時(shí)得到的時(shí)間超過預(yù)先設(shè)定的門限時(shí)，啟動(dòng)信號(hào)產(chǎn)生単元； 所述信號(hào)產(chǎn)生單元，與所述計(jì)時(shí)単元相連，用于產(chǎn)生一電平與第一應(yīng)答信號(hào)電平相反的第三應(yīng)答信號(hào)； 信號(hào)合成単元，與所述信號(hào)產(chǎn)生單元相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)所述第三應(yīng)答信號(hào)和芯片輸出的高電平的第一應(yīng)答信號(hào)進(jìn)行“與”操作，得到第ニ應(yīng)答信號(hào)。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述計(jì)時(shí)単元所使用的門限大于最大正常訪問周期。
11.根據(jù)權(quán)利要求10所述的裝置，其特征在于，所述門限為最大正常訪問周期的I.2倍以上。
12.根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述信號(hào)合成単元和芯片之間的應(yīng)答信號(hào)線連接有上拉電阻。
13.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述調(diào)整模塊包括一個(gè)或多個(gè)異步清零單元，其中 所述異步清零単元，與CPU的總線相連，且通過CPU的應(yīng)答信號(hào)線與芯片和CPU相連，用于對(duì)芯片輸出的第一應(yīng)答信號(hào)進(jìn)行異步清零處理，其中所述異步清零単元與芯片之間的應(yīng)答信號(hào)線連接有上拉電阻。
14.根據(jù)權(quán)利要求13所述的裝置，其特征在于，所述調(diào)整模塊中異步清零單元對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為整數(shù)倍的CPU的時(shí)鐘周期。
15.根據(jù)權(quán)利要求14述的裝置，其特征在于，所述調(diào)整模塊中異步清零單元對(duì)第一應(yīng)答信號(hào)所產(chǎn)生延時(shí)的時(shí)間為2至5個(gè)CPU的時(shí)鐘周期。
16.根據(jù)權(quán)利要求13所述的裝置，其特征在于，所述異步清零單元為D觸發(fā)器。
17.一種主控板，其特征在于，包括CPU和如權(quán)利要求8至16任一所述的訪問控制裝置。
全文摘要
本發(fā)明提供一種訪問控制方法和系統(tǒng)及主控板。所述方法，CPU與芯片位于不同板卡上，包括在CPU訪問芯片過程中，如果檢測(cè)到芯片對(duì)CPU訪問反饋的第一應(yīng)答信號(hào)無法指示CPU結(jié)束訪問，則將所述第一應(yīng)答信號(hào)調(diào)整為能夠指示CPU結(jié)束訪問的第二應(yīng)答信號(hào)，并將第二應(yīng)答信號(hào)發(fā)送給CPU。
文檔編號(hào)G06F13/14GK102855204SQ20121029231
公開日2013年1月2日 申請(qǐng)日期2012年8月16日 優(yōu)先權(quán)日2012年8月16日
發(fā)明者齊建明 申請(qǐng)人:瑞斯康達(dá)科技發(fā)展股份有限公司