改善數(shù)據(jù)傳輸?shù)姆椒捌湎嚓P(guān)計算機(jī)系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種改善數(shù)據(jù)傳輸?shù)姆椒捌湎嚓P(guān)計算機(jī)系統(tǒng)。該改善數(shù)據(jù)傳輸?shù)姆椒ㄓ糜谝挥嬎銠C(jī)系統(tǒng)的一固件中。該方法包含有于一數(shù)據(jù)傳輸通過一高速總線執(zhí)行時，監(jiān)控該數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志；以及根據(jù)該逾時次數(shù)、該重寫次數(shù)以及該錯誤標(biāo)志判斷是否傳送一中斷命令至一基本輸入輸出系統(tǒng)（Basic?Input/Output?System，BIOS）。
【專利說明】改善數(shù)據(jù)傳輸?shù)姆椒捌湎嚓P(guān)計算機(jī)系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種改善數(shù)據(jù)傳輸?shù)姆椒捌湎嚓P(guān)計算機(jī)系統(tǒng)，特別是涉及可避免數(shù)據(jù)傳輸失敗的方法及其相關(guān)計算機(jī)系統(tǒng)。
【背景技術(shù)】
[0002]通用序列總線(Universal Serial Bus, USB)用來存取計算機(jī)周邊裝置以及個人計算機(jī)的一大眾接口標(biāo)準(zhǔn)。近年來，通用序列總線的應(yīng)用已被延伸至廣大的消費性電子產(chǎn)品以及移動裝置。而遵循通用序列總線2.0版本(以下簡稱USB2.0)規(guī)范的接口已被廣泛地應(yīng)用，因為USB2.0可達(dá)到最高480Mb/s的傳輸率以及電源供應(yīng)的相容性，使得USB2.0接口在目前個人計算機(jī)廣為盛行。隨著數(shù)據(jù)儲存能力以及網(wǎng)絡(luò)速度進(jìn)入十億字節(jié)(Gigabyte)時代，計算機(jī)與周邊裝置之間的數(shù)據(jù)連結(jié)需要更高速傳輸率，而USB2.0卻無法滿足存取速率持續(xù)成長的需求。
[0003]因此，為了符合更高速的數(shù)據(jù)傳輸需求，一通用序列總線3.0版本(以下簡稱USB3.0)以于2008年11月初次嶄露頭角。USB3.0允許了 4.8Gbps “超高速”數(shù)據(jù)傳輸且USB3.0的凈數(shù)據(jù)傳輸率可達(dá)4Gbps。當(dāng)USB3.0操作于超高速數(shù)據(jù)傳輸時，USB3.0對于兩對差動數(shù)據(jù)線對采用全雙工(full duplex)方式傳送訊號，有別于非超高速差動數(shù)據(jù)線對。因此，USB3.0傳輸線包含有一條電源線、一條接地線、兩條非超高速數(shù)據(jù)線以及四條超高速數(shù)據(jù)線。相較之下，USB2.0傳輸線僅包含一傳輸線對(S卩，兩條數(shù)據(jù)線)，用以傳輸數(shù)據(jù)。此夕卜，在“直達(dá)主控制器”(host-directed)的通訊協(xié)定下,超高速數(shù)據(jù)傳輸可通過通訊渠道建立于主控制器與每個周邊裝置間，而USB2.0則以廣播的方式對所有的周邊裝置送分組。當(dāng)然，USB3.0具備其他許多與USB2.0不同的特征，應(yīng)為本領(lǐng)域技術(shù)人員所熟知，因此于此不再贅述。
[0004]然而，USB3.0電路上的硬件設(shè)計問題(例如:折線問題或者連接器問題)，可能導(dǎo)致在USB3.0數(shù)據(jù)傳輸期間傳輸失敗或造成數(shù)據(jù)傳輸不完整。

【發(fā)明內(nèi)容】

[0005]因此，本發(fā)明的主要目的即在于提供一種用于一計算機(jī)系統(tǒng)的一固件中改善數(shù)據(jù)傳輸?shù)姆椒ㄒ约跋嚓P(guān)計算機(jī)系統(tǒng)，以避免傳輸失敗。
[0006]本發(fā)明揭示一種用于一計算機(jī)系統(tǒng)的一固件中改善數(shù)據(jù)傳輸?shù)姆椒?。該方法包含有于一?shù)據(jù)傳輸通過一高速總線執(zhí)行時，監(jiān)控該數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志；以及根據(jù)該逾時次數(shù)、該重寫次數(shù)以及該錯誤標(biāo)志判斷是否傳送一中斷命令至一基本輸入輸出系統(tǒng)(Basic Input/Output System, BIOS)。
[0007]本發(fā)明還揭不一種用于一計算機(jī)系統(tǒng)的一基本輸入輸出系統(tǒng)中改善數(shù)據(jù)傳輸?shù)姆椒?。該方法包含有于一?shù)據(jù)傳輸起始前，檢查一低速標(biāo)志；以及根據(jù)該低速標(biāo)志判斷是否調(diào)整一解加強電平(de-emphasis level)，其中該解加強電平相關(guān)于該數(shù)據(jù)傳輸?shù)囊粋鬏斅?。[0008]本發(fā)明還揭示一計算機(jī)系統(tǒng)，用來改善數(shù)據(jù)傳輸。該計算機(jī)系統(tǒng)包含有一固件以及一基本輸入輸出系統(tǒng)。該固件，用來監(jiān)控一數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志以及根據(jù)該逾時次數(shù)、該重寫次數(shù)以及該錯誤標(biāo)志判斷是否傳送一中斷命令。該基本輸入輸出系統(tǒng)，用來根據(jù)該中斷命令設(shè)定一低速標(biāo)志以及根據(jù)該低速標(biāo)志判斷是否調(diào)整一解加強電平。
【專利附圖】

【附圖說明】
[0009]圖1A以及圖1B為本發(fā)明實施例一流程的示意圖。
[0010]圖2為本發(fā)明實施例一計算機(jī)系統(tǒng)的示意圖。
[0011]附圖符號說明
[0012]10流程
[0013]100、102、104、106步驟
[0014]108、110、112、114步驟
[0015]116、118、120、122步驟
[0016]124、126步驟
[0017]20計算機(jī)系統(tǒng)
[0018]200基本輸入輸出系統(tǒng)
[0019]220固件·
[0020]240總線
【具體實施方式】
[0021]請參考圖1A以及圖1B，圖1A以及圖1B為本發(fā)明實施例一流程10的示意圖。流程10用于一計算機(jī)系統(tǒng)中，用來改善該計算機(jī)系統(tǒng)中一總線的數(shù)據(jù)傳輸，以避免傳輸失敗或數(shù)據(jù)傳輸不完整。該計算機(jī)系統(tǒng)包含有一固件以及一基本輸入輸出系統(tǒng)(Basic Input/Output System,BIOS)。計算機(jī)系統(tǒng)的總線包含有通用序列(Universal Serial Bus,USB)、周邊兀件互連接口(peripheral component interconnect express, PCIe)、串行進(jìn)階技術(shù)連接(Serial Advanced Technology Attachment, SATA)等等，而不限于此。該流程 10 包含下列步驟:
[0022]步驟100:開始。
[0023]步驟102:基本輸入輸出系統(tǒng)于一數(shù)據(jù)傳輸起始前,檢查一低速標(biāo)志。
[0024]步驟104:基本輸入輸出系統(tǒng)根據(jù)低速標(biāo)志判斷是否調(diào)整一解加強電平(de-emphasis level)?若低速標(biāo)志為“0”，執(zhí)行步驟108 ;若低速標(biāo)志為“ 1”，執(zhí)行步驟106。
[0025]步驟106:基本輸入輸出系統(tǒng)降低解加強電平以降低數(shù)據(jù)傳輸?shù)膫鬏斅省?br> [0026]步驟108:基本輸入輸出系統(tǒng)通過一高速總線開始執(zhí)行數(shù)據(jù)傳輸。
[0027]步驟110:固件于高速總線執(zhí)行數(shù)據(jù)傳輸時，監(jiān)控數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志。
[0028]步驟112:固件判斷逾時次數(shù)或重寫次數(shù)是否大于一數(shù)值X ?若是，執(zhí)行步驟116 ；若否，執(zhí)行步驟110。[0029]步驟114:固件判斷錯誤標(biāo)志是否為“I”？若是，執(zhí)行步驟116 ;若否，執(zhí)行步驟110。
[0030]步驟116:固件傳送一中斷命令至基本輸入輸出系統(tǒng)。
[0031]步驟118:基本輸入輸出系統(tǒng)于接收到中斷命令時降低解加強電平并設(shè)定低速標(biāo)志為“I”。
[0032]步驟120:基本輸入輸出系統(tǒng)判斷計算機(jī)系統(tǒng)是否重設(shè)或重新開機(jī)？若是，執(zhí)行步驟122 ;若否，執(zhí)行步驟124。
[0033]步驟122:基本輸入輸出系統(tǒng)將低速標(biāo)志重設(shè)為“O”。
[0034]步驟124:基本輸入輸出系統(tǒng)將低速標(biāo)志維持為“I”。
[0035]步驟126:結(jié)束。
[0036]根據(jù)流程10，計算機(jī)系統(tǒng)的基本輸入輸出系統(tǒng)于數(shù)據(jù)傳輸起始前，檢查低速標(biāo)志是否設(shè)定為“O”。當(dāng)?shù)退贅?biāo)志設(shè)定為“O”時，基本輸入輸出系統(tǒng)通過高速總線(例如:USB3.0)開始執(zhí)行數(shù)據(jù)傳輸。當(dāng)?shù)退贅?biāo)志設(shè)定為“I”時，基本輸入輸出系統(tǒng)降低解加強電平，并通過一低速總線(例如:USB2.0)開始執(zhí)行數(shù)據(jù)傳輸。其中，解加強電平相關(guān)于數(shù)據(jù)傳輸?shù)膫鬏斅剩饧訌婋娖礁叽砀邆鬏斅?，解加強電平低代表低傳輸率，例?解加強電平可從6dB (5GT/s)降至3.5dB (2.5GT/s)。若基本輸入輸出系統(tǒng)通過高速總線(例如:USB3.0)開始執(zhí)行數(shù)據(jù)傳輸，固件監(jiān)控數(shù)據(jù)傳輸?shù)挠鈺r次數(shù)、重寫次數(shù)以及錯誤標(biāo)志，以判斷數(shù)據(jù)傳輸是否有錯誤發(fā)生。此外，當(dāng)在數(shù)據(jù)傳輸上的一致命錯誤、一無法更正錯誤以及一訊號系統(tǒng)錯誤其中至少一者發(fā)生時，錯誤標(biāo)志會被設(shè)定為“I”。當(dāng)逾時次數(shù)或重寫次數(shù)大于數(shù)值X，固件傳送中斷命令至基本輸入輸出系統(tǒng)。較佳地，數(shù)值X為一預(yù)設(shè)數(shù)值，例如:逾時次數(shù)或重寫次數(shù)大于100次。或者，當(dāng)錯誤標(biāo)志為“I”時，固件傳送中斷命令至基本輸入輸出系統(tǒng)。當(dāng)基本輸入輸出系統(tǒng)于接收到中斷命令時，基本輸入輸出系統(tǒng)得知數(shù)據(jù)傳輸有錯誤發(fā)生，必須降低數(shù)據(jù)傳輸?shù)膫鬏斅?。因此，基本輸入輸出系統(tǒng)根據(jù)中斷命令降低解加強電平，并設(shè)定低速標(biāo)志為“I”。在此情形下，基本輸入輸出系統(tǒng)判斷該計算機(jī)系統(tǒng)是否重設(shè)或重新開機(jī)。當(dāng)該計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)時，該基本輸入輸出系統(tǒng)將該低速標(biāo)志重設(shè)為“O”。當(dāng)該計算機(jī)系統(tǒng)沒有重設(shè)或重新開機(jī)時，該基本輸入輸出系統(tǒng)將該低速標(biāo)志維持為“I”。
[0037]簡言之，在數(shù)據(jù)傳輸起始前，基本輸入輸出系統(tǒng)根據(jù)低速標(biāo)志判斷是否通過調(diào)整解加強電平執(zhí)行高速總線(例如:USB3.0)或低速總線(例如:USB2.0)的數(shù)據(jù)傳輸。于高速總線的數(shù)據(jù)傳輸期間，固件監(jiān)控逾時次數(shù)或重寫次數(shù)以及錯誤標(biāo)志，以判斷是否有傳輸錯誤發(fā)生。若逾時次數(shù)或重寫次數(shù)超過數(shù)值X或錯誤標(biāo)志被設(shè)定為“I”時，固件傳送中斷命令至基本輸入輸出系統(tǒng)，以告知基本輸入輸出系統(tǒng)數(shù)據(jù)傳輸有錯誤發(fā)生，必須降低數(shù)據(jù)傳輸?shù)膫鬏斅室员苊鈧鬏斒』蛟斐蓴?shù)據(jù)傳輸不完整?；据斎胼敵鱿到y(tǒng)根據(jù)中斷命令設(shè)定低速標(biāo)志為“1”，以降低解加強電平，并執(zhí)行低總線的數(shù)據(jù)傳輸直到計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)。當(dāng)計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)時，基本輸入輸出系統(tǒng)重設(shè)低速標(biāo)志為“O”。因此，本發(fā)明可利用基本輸入輸出系統(tǒng)以及固件，監(jiān)控高速總線的數(shù)據(jù)傳輸期間是否有傳輸錯誤發(fā)生，進(jìn)一步調(diào)整解加強電平，以避免傳輸失敗或造成數(shù)據(jù)傳輸不完整。
[0038]關(guān)于流程20的實現(xiàn)方式，請參考圖2。圖2為本發(fā)明實施例一計算機(jī)系統(tǒng)20的示意圖。計算機(jī)系統(tǒng)20包含有一基本輸入輸出系統(tǒng)200、一固件220以及一總線240?？偩€240包含有通用序列(Universal Serial Bus, USB)、周邊元件互連接口(peripheralcomponent interconnect express,以下簡稱PCIe)、串行進(jìn)階技術(shù)連接(Serial AdvancedTechnology Attachment, SATA)等等,而不限于此。固件220用來監(jiān)控總線240的數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志，并根據(jù)逾時次數(shù)、重寫次數(shù)以及錯誤標(biāo)志判斷是否傳送一中斷命令至基本輸入輸出系統(tǒng)200?；据斎胼敵鱿到y(tǒng)200，用來根據(jù)中斷命令設(shè)定一低速標(biāo)志以及根據(jù)低速標(biāo)志判斷是否調(diào)整一解加強電平。
[0039]圖2的計算機(jī)系統(tǒng)20用來實現(xiàn)流程10，相關(guān)變化方式可參考前述說明，于此不贅述。
[0040]綜上所述，本發(fā)明在數(shù)據(jù)傳輸起始前，基本輸入輸出系統(tǒng)根據(jù)低速標(biāo)志調(diào)整解加強電平。于高速總線執(zhí)行數(shù)據(jù)傳輸期間，固件監(jiān)控逾時次數(shù)或重寫次數(shù)以及錯誤標(biāo)志。若逾時次數(shù)或重寫次數(shù)超過數(shù)值X或錯誤標(biāo)志被設(shè)定為“I”時，固件傳送中斷命令至基本輸入輸出系統(tǒng)?；据斎胼敵鱿到y(tǒng)根據(jù)中斷命令設(shè)定低速標(biāo)志為“1”，以降低解加強電平，進(jìn)一步地降低數(shù)據(jù)傳輸?shù)膫鬏斅?。?dāng)計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)時，基本輸入輸出系統(tǒng)重設(shè)低速標(biāo)志為“O”。因此，本發(fā)明可利用基本輸入輸出系統(tǒng)以及固件，監(jiān)控高速總線執(zhí)行數(shù)據(jù)傳輸期間是否有傳輸錯誤發(fā)生，進(jìn)一步調(diào)整解加強電平，以避免傳輸失敗或造成數(shù)據(jù)傳輸不完整。
[0041]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明的權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種改善數(shù)據(jù)傳輸?shù)姆椒?，用于一計算機(jī)系統(tǒng)的一固件中，該方法包含有: 于一數(shù)據(jù)傳輸通過一高速總線執(zhí)行時，監(jiān)控該數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志；以及 根據(jù)該逾時次數(shù)、該重寫次數(shù)以及該錯誤標(biāo)志判斷是否傳送一中斷命令至一基本輸入輸出系統(tǒng)。
2.如權(quán)利要求1所述的方法，其中根據(jù)該逾時次數(shù)、該重寫次數(shù)判斷是否傳送該中斷命令至該基本輸入輸出系統(tǒng)，包含有于該逾時次數(shù)或該重寫次數(shù)大于一閾值時，傳送該中斷命令至該基本輸入輸出系統(tǒng)。
3.如權(quán)利要求1所述的方法，其中根據(jù)該錯誤標(biāo)志判斷是否傳送該中斷命令至該基本輸入輸出系統(tǒng)，包含有于該錯誤標(biāo)志設(shè)定為“I”時，傳送該中斷命令至該基本輸入輸出系統(tǒng)。
4.如權(quán)利要求3所述的方法，其還包含于一致命錯誤、一無法更正錯誤以及一訊號系統(tǒng)錯誤其中至少一者發(fā)生時，將該錯誤標(biāo)志設(shè)定為“I”。
5.—種改善數(shù)據(jù)傳輸?shù)姆椒?用于一計算機(jī)系統(tǒng)的一基本輸入輸出系統(tǒng)中，該方法包含有: 于一數(shù)據(jù)傳輸起始前，檢查一低速標(biāo)志；以及 根據(jù)該低速標(biāo)志判斷是否調(diào)整一解加強電平，其中該解加強電平相關(guān)于該數(shù)據(jù)傳輸?shù)囊粋鬏斅省?br> 6.如權(quán)利要求5所述的方法，其中根據(jù)該低速標(biāo)志判斷是否調(diào)整該解加強電平，包含有于該低速標(biāo)志設(shè)定為“O”時通過一高速總線開始執(zhí)行該數(shù)據(jù)傳輸以及于該低速標(biāo)志設(shè)定為“I”時降低該解加強電平以降低該數(shù)據(jù)傳輸?shù)脑搨鬏斅省?br> 7.如權(quán)利要求6所述的方法,其中降低該數(shù)據(jù)傳輸?shù)脑搨鬏斅?包含有通過一低速總線開始執(zhí)行該數(shù)據(jù)傳輸。
8.如權(quán)利要求5所述的方法，其還包含于接收到一中斷命令時，降低該該解加強電平并設(shè)定該低速標(biāo)志為“ 1”，其中該中斷命令相關(guān)于該數(shù)據(jù)傳輸?shù)囊粋鬏斿e誤。
9.如權(quán)利要求8所述的方法，其中該數(shù)據(jù)傳輸?shù)脑搨鬏斿e誤包含有該數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)或一重寫次數(shù)大于一閾值、一致命錯誤發(fā)生、一無法更正錯誤發(fā)生以及一訊號系統(tǒng)錯誤發(fā)生其中至少一者。
10.如權(quán)利要求8所述的方法，其還包含于該低速標(biāo)志設(shè)定為“I ”時，判斷該計算機(jī)系統(tǒng)是否重設(shè)或重新開機(jī)。
11.如權(quán)利要求10所述的方法，其還包含于判斷該計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)時，將該低速標(biāo)志重設(shè)為“O”。
12.如權(quán)利要求10所述的方法，其還包含于判斷該計算機(jī)系統(tǒng)無重設(shè)或重新開機(jī)時，將該低速標(biāo)志維持為“I”。
13.一計算機(jī)系統(tǒng)，用來改善數(shù)據(jù)傳輸，該計算機(jī)系統(tǒng)包含有: 一固件，用來監(jiān)控一數(shù)據(jù)傳輸?shù)囊挥鈺r次數(shù)、一重寫次數(shù)以及一錯誤標(biāo)志以及根據(jù)該逾時次數(shù)、該重寫次數(shù)以及該錯誤標(biāo)志判斷是否傳送一中斷命令；以及 一基本輸入輸出系統(tǒng)，用來根據(jù)該中斷命令設(shè)定一低速標(biāo)志以及根據(jù)該低速標(biāo)志判斷是否調(diào)整一解加強電平。
14.如權(quán)利要求13述的計算機(jī)系統(tǒng)，其中該固件根據(jù)該逾時次數(shù)、該重寫次數(shù)判斷是否傳送該中斷命令至該基本輸入輸出系統(tǒng)，包含有于該逾時次數(shù)或該重寫次數(shù)大于一閾值時，該固件傳送該中斷命令至該基本輸入輸出系統(tǒng)。
15.如權(quán)利要求13述的計算機(jī)系統(tǒng)，其中該固件根據(jù)該錯誤標(biāo)志判斷是否傳送該中斷命令至該基本輸入輸出系統(tǒng)，包含有于該錯誤標(biāo)志設(shè)定為“I”時，該固件傳送該中斷命令至該基本輸入輸出系統(tǒng)。
16.如權(quán)利要求13所述的方法，其中該固件還用來于一致命錯誤、一無法更正錯誤以及一訊號系統(tǒng)錯誤其中至少一者發(fā)生時，將該錯誤標(biāo)志設(shè)定為“I”。
17.如權(quán)利要求13所述的計算機(jī)系統(tǒng),其中該基本輸入輸出系統(tǒng)還用來于一數(shù)據(jù)傳輸起始前，檢查該低速標(biāo)志。
18.如權(quán)利要求13所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)根據(jù)該低速標(biāo)志判斷是否調(diào)整該解加強電平，包含有于該低速標(biāo)志設(shè)定為“O”時通過一高速總線開始執(zhí)行該數(shù)據(jù)傳輸以及于該低速標(biāo)志設(shè)定為“I”時降低該解加強電平以降低該數(shù)據(jù)傳輸?shù)脑搨鬏斅省?br> 19.如權(quán)利要求18所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)降低該數(shù)據(jù)傳輸?shù)脑搨鬏斅?，包含有該基本輸入輸出系統(tǒng)通過一低速總線開始執(zhí)行該數(shù)據(jù)傳輸。
20.如權(quán)利要求13 所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)根據(jù)該中斷命令設(shè)定該低速標(biāo)志，包含有該基本輸入輸出系統(tǒng)于接收到該中斷命令時，降低該解加強電平并設(shè)定該低速標(biāo)志為“I”。
21.如權(quán)利要求20所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)還用來于該低速標(biāo)志設(shè)定為“I”時，判斷該計算機(jī)系統(tǒng)是否重設(shè)或重新開機(jī)。
22.如權(quán)利要求21所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)還用來于判斷該計算機(jī)系統(tǒng)重設(shè)或重新開機(jī)時，將該低速標(biāo)志重設(shè)為“O”。
23.如權(quán)利要求21所述的計算機(jī)系統(tǒng)，其中該基本輸入輸出系統(tǒng)還用來于判斷該計算機(jī)系統(tǒng)無重設(shè)或重新開機(jī)時，將該低速標(biāo)志維持為“ I ”。
【文檔編號】G06F13/38GK103577362SQ201210276268
【公開日】2014年2月12日 申請日期:2012年8月6日 優(yōu)先權(quán)日:2012年7月19日
【發(fā)明者】林佩儀 申請人:緯創(chuàng)資通股份有限公司