專利名稱：半導(dǎo)體裝置、無線通信終端和時(shí)鐘頻率控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置、使用該半導(dǎo)體裝置的無線通信終端和時(shí)鐘頻率控制方法。
背景技術(shù)：
近年來正在開發(fā)ー種實(shí)現(xiàn)向一個(gè)半導(dǎo)體芯片中集成能夠提供多個(gè)功能的電路的SoC(片上系統(tǒng))技木。另外，在使用這ー SOC技術(shù)的半導(dǎo)體裝置中有使用多核CPU(中央處理單元)并且增加操作時(shí)鐘信號(hào)的頻率的趨勢(shì)?！じ綆嵋稽c(diǎn)，公開號(hào)為11-219237、11-184554和2003-140768的日本待審專利申請(qǐng)公開一種用于通過例如在CPU的操作速率低時(shí)降低操作時(shí)鐘信號(hào)的頻率來減少功率消耗的技木。

發(fā)明內(nèi)容
本申請(qǐng)的發(fā)明人已經(jīng)發(fā)現(xiàn)在半導(dǎo)體裝置的開發(fā)中有待解決的各種問題。在本申請(qǐng)中公開的每個(gè)實(shí)施例例如提供一種適合于無線通信終端等的半導(dǎo)體裝置。更多具體特征將從本說明書和附圖的描述中變得清楚。在本說明書中公開的ー個(gè)方面包括一種半導(dǎo)體裝置，并且該半導(dǎo)體裝置包括存儲(chǔ)器訪問檢測(cè)單元。根據(jù)本發(fā)明，有可能提供ー種例如適合于無線通信終端等的優(yōu)良半導(dǎo)體裝置。


上述和其它方面、優(yōu)點(diǎn)及特征將從結(jié)合以下附圖進(jìn)行的對(duì)某些實(shí)施例的下文描述中更清楚圖IA是示出了無線通信終端500的配置例子的外視圖；圖IB是示出了無線通信終端500的配置例子的外視圖；圖2是示出了根據(jù)第一實(shí)施例的電子裝置600的配置例子的框圖；圖3是示出了根據(jù)第一實(shí)施例的包括半導(dǎo)體裝置I和電源裝置2的系統(tǒng)的框圖；圖4以更具體方式示出了在多核處理器11、存儲(chǔ)器訪問檢測(cè)單元12、時(shí)鐘控制電路14和時(shí)鐘生成電路15之間的關(guān)系；圖5是指令高速緩沖存儲(chǔ)器ICO的放大圖；圖6是示出了存儲(chǔ)器訪問檢測(cè)單元12的內(nèi)部配置的框圖；圖7是狀態(tài)機(jī)SM的電路圖8是計(jì)數(shù)器CNTO的電路圖；圖9是加法器電路ADD的電路圖；圖10是數(shù)字比較器CMPl的電路圖； 圖11是數(shù)字比較器CMP2的電路圖；圖12是時(shí)鐘控制電路14的放大圖；圖13A是示出了在數(shù)字信號(hào)d[2:0]與數(shù)字信號(hào)div0[4:0]之間的關(guān)系的表；圖13B是示出了 5位數(shù)字信號(hào)divl[4:0]可以取用的值的表；圖13C是示出了在數(shù)字信號(hào)div2[4:0]、脈沖有效信號(hào)cpvld[15:0]和模式信號(hào) ckmode[l:0]之間的關(guān)系的表；圖14A是示出了第一時(shí)鐘調(diào)整單元31執(zhí)行的時(shí)鐘頻率控制的曲線圖；圖14B是示出了第二時(shí)鐘調(diào)整單元32執(zhí)行的時(shí)鐘頻率控制的曲線圖；圖15是頻率設(shè)置電路DIV的電路圖；圖16是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的例子；圖17是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子；圖18是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子；圖19是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子；圖20是用于說明整個(gè)時(shí)鐘頻率控制操作的定時(shí)圖的例子；圖21是根據(jù)第二實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12的電路圖；圖22是根據(jù)第二實(shí)施例的時(shí)鐘控制電路14的放大圖；圖23是用于說明時(shí)鐘頻率控制電路的整個(gè)操作的定時(shí)圖的例子；圖24是根據(jù)第三實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12的電路圖；圖25是根據(jù)第三實(shí)施例的時(shí)鐘控制電路14的放大圖；圖26是用于說明時(shí)鐘頻率控制電路的整個(gè)操作的定時(shí)圖的例子；圖27是根據(jù)第四實(shí)施例的時(shí)鐘控制電路14的放大圖；以及圖28具體示出了根據(jù)第五實(shí)施例的在單核處理器111、存儲(chǔ)器訪問檢測(cè)單元12、時(shí)鐘控制電路14和時(shí)鐘生成電路15之間的關(guān)系。
具體實(shí)施例方式下文參照附圖具體說明本發(fā)明被應(yīng)用于的具體實(shí)施例。然而本發(fā)明不限于下文所示實(shí)施例。另外，為澄清說明起見適當(dāng)時(shí)簡(jiǎn)化以下描述和附圖。<第一實(shí)施例>先參照?qǐng)D1A、圖IB和圖2說明無線通信終端的概況，該無線通信終端是根據(jù)這ー實(shí)施例的半導(dǎo)體裝置所應(yīng)用到的優(yōu)選電子設(shè)備。圖IA和圖IB是示出了無線通信終端500的結(jié)構(gòu)例子的外視圖。注意圖1A、圖IB和圖2中所示結(jié)構(gòu)例子示出了其中該無線通信終端500為折疊型移動(dòng)電話終端的情況。然而無線通信終端500可以是其它無線通信終端(比如智能電話、便攜游戲終端、寫字板PC(個(gè)人計(jì)算機(jī))和膝上型PC)。另外無需贅言，根據(jù)這一實(shí)施例的半導(dǎo)體裝置也可以應(yīng)用于除了無線通信終端之外的設(shè)備。圖IA示出了無線通信終端500的關(guān)閉狀態(tài)(折疊狀態(tài))，該無線通信終端500為折疊型移動(dòng)電話終端。圖IB示出了無線通信終端500的打開狀態(tài)。無線通信終端500具有這樣的結(jié)構(gòu)使得第一殼體510通過鉸鏈503連接到第二殼體502。在圖IA和圖IB中所不例子中，多個(gè)按鈕布置于第一殼體501上。同時(shí),第二殼體502包括兩個(gè)顯不裝置20A和30A以及兩個(gè)相機(jī)裝置20B和30B。顯示裝置20A和30A中的每個(gè)顯示裝置為IXD (液晶顯示器)、OLED (有機(jī)發(fā)光二極管)等。顯示裝置20A以它的顯示表面定位于第二殼體502的內(nèi)主表面(前表面)上這樣的方式來布置。也就是說，顯示裝置20A是當(dāng)用戶操作在打開狀態(tài)中的無線通信終端500時(shí)用戶查看的主顯示器。另ー方面，顯示裝置30A為如下次顯示器，該次顯示器以它的顯示表面定位于第二殼體502的外主表面(后表面)上這樣的方式來布置。相機(jī)裝置20B是如下主相機(jī)，該主相機(jī)以它的透鏡單元定位于第二殼體502的外主表面(后表面)上這樣的方式來布置。另ー方面，相機(jī)裝置30B為如下次相機(jī),該次相機(jī)以它的透鏡單元定位于第二殼體502的內(nèi)主表面(前表面)上這樣的方式來布置。接著參照?qǐng)D2說明根據(jù)本發(fā)明的半導(dǎo)體裝置安裝于其中的電子設(shè)備600的配置。圖2是示出了根據(jù)本發(fā)明第一實(shí)施例的電子設(shè)備600的配置例子的框圖。電子設(shè)備600例·如安裝于圖IA和圖IB中所示的無線通信終端500的內(nèi)部。如圖2中所示，電子設(shè)備600包括應(yīng)用處理器601、基帶處理器602、RF(射頻)子系統(tǒng)603、存儲(chǔ)器604、電池605、功率管理IC(PMIC :功率管理集成電路)606、顯示單元607、相機(jī)單元608、操作輸入單元609、音頻IC 610、麥克風(fēng)611和揚(yáng)聲器612。應(yīng)用處理器601讀取存儲(chǔ)器604中存儲(chǔ)的程序并且執(zhí)行用于實(shí)施電子設(shè)備600的各種功能的各種過程。例如應(yīng)用處理器601執(zhí)行從存儲(chǔ)器604獲得的OS (操作系統(tǒng))程序并且也執(zhí)行在這ー OS程序上執(zhí)行的應(yīng)用程序?；鶐幚砥?02針對(duì)將由電子終端發(fā)送/接收的數(shù)據(jù)執(zhí)行包括編碼過程(例如糾錯(cuò)編碼(比如卷積編碼和turbo編碼))或者解碼過程的基帶過程。更具體而言，基帶處理器602從應(yīng)用處理器601接收發(fā)送數(shù)據(jù)、針對(duì)接收的發(fā)送數(shù)據(jù)執(zhí)行編碼過程并且向RF子系統(tǒng)603發(fā)送編碼的發(fā)送數(shù)據(jù)。另外，基帶處理器602接收來自RF子系統(tǒng)603的接收數(shù)據(jù)、針對(duì)接收的接收數(shù)據(jù)執(zhí)行解碼過程并且向應(yīng)用處理器601發(fā)送解碼的接收數(shù)據(jù)。RF子系統(tǒng)603針對(duì)將由電子設(shè)備600發(fā)送/接收的數(shù)據(jù)執(zhí)行調(diào)制過程或者解調(diào)過程。更具體而言，RF子系統(tǒng)603通過按照載波調(diào)制從基帶處理器602接收的發(fā)送數(shù)據(jù)來生成發(fā)送信號(hào)并且通過天線輸出發(fā)送信號(hào)。另外，RF子系統(tǒng)603通過天線接收某ー接收信號(hào)、通過按照載波解調(diào)接收信號(hào)來生成接收數(shù)據(jù)并且向基帶處理器602發(fā)送接收數(shù)據(jù)。存儲(chǔ)器604存儲(chǔ)由應(yīng)用處理器601使用的程序和數(shù)據(jù)。另外，存儲(chǔ)器604包括即使在切斷電源時(shí)仍然保持存儲(chǔ)的數(shù)據(jù)的非易失性存儲(chǔ)器和在切斷電源時(shí)其中清除存儲(chǔ)的數(shù)據(jù)的易失性存儲(chǔ)器。電池605是電池并且在電子設(shè)備600操作而未使用外部電源時(shí)被使用。注意電子設(shè)備600即使在連接外部電源時(shí)仍然可以使用電池605。另外優(yōu)選的是使用蓄電池作為電池 605。功率管理IC 606從電池605或者外部電源生成內(nèi)部電源。這一內(nèi)部電源向電子設(shè)備600的每個(gè)塊供應(yīng)電功率。注意，功率管理IC 606控制用于接收內(nèi)部電源的每個(gè)塊的內(nèi)部電源的電壓。功率管理IC 606在來自應(yīng)用處理器601的指令之下控制內(nèi)部電源的電壓。另外，功率管理IC 606也可以控制是否針對(duì)每個(gè)塊供應(yīng)或者切斷內(nèi)部電源。另外，當(dāng)供應(yīng)外部電源時(shí)，功率管理IC 606控制對(duì)電池605的充電。顯示單元607例如是液晶顯示裝置并且根據(jù)在應(yīng)用處理器601中執(zhí)行的過程顯示各種圖像。在顯示單元607中顯示的圖像包括用戶接ロ圖像(用戶通過這些圖像向電子設(shè)備600給予指令)、相機(jī)圖像、移動(dòng)圖像等。相機(jī)単元608在來自應(yīng)用處理器的指令之下獲得圖像。操作輸入單元609為如下用戶接ロ，該用戶接ロ由用戶操作并且用戶通過該用戶接ロ向電子設(shè)備600給予指令。音頻IC 610對(duì)從應(yīng)用處理器601發(fā)送的音頻數(shù)據(jù)解碼并且由此驅(qū)動(dòng)揚(yáng)聲器612。另外，音頻IC 610通過對(duì)從麥克風(fēng)611獲得的音頻信息編碼來生成音頻數(shù)據(jù)并且向應(yīng)用處理器601輸出音頻數(shù)據(jù)。接著說明根據(jù)這ー實(shí)施例的半導(dǎo)體裝置。圖3是示出了根據(jù)第一實(shí)施例的包括半導(dǎo)體裝置I和電源裝置2的系統(tǒng)的框圖。注意圖3中所示半導(dǎo)體裝置I例如對(duì)應(yīng)于圖2中所示應(yīng)用處理器601，并且圖3中所示的電 源裝置2對(duì)應(yīng)于圖2中所示功率管理IC 606。圖3中所示半導(dǎo)體裝置I包括多核處理器11、存儲(chǔ)器訪問檢測(cè)單元12、內(nèi)部電源控制電路13、時(shí)鐘控制電路14、時(shí)鐘生成電路15和外圍電路16。注意，半導(dǎo)體裝置I例如是 SoC0多核處理器11包括多個(gè)核、多個(gè)主高速緩沖存儲(chǔ)器(每個(gè)主高速緩沖存儲(chǔ)器是為多個(gè)核中的相應(yīng)核而提供的)和由多個(gè)核共享的輔高速緩沖存儲(chǔ)器。多核處理器11執(zhí)行各種算術(shù)過程。另外向多核處理器11供應(yīng)從時(shí)鐘生成電路15輸出的時(shí)鐘信號(hào)cpuck。多核處理器11可以通過內(nèi)部總線IB執(zhí)行與其它電路的數(shù)據(jù)發(fā)送/接收。后文參照?qǐng)D4說明多核處理器11的細(xì)節(jié)。存儲(chǔ)器訪問檢測(cè)單元12檢測(cè)在多核處理器11的每個(gè)核按照規(guī)律間隔訪問主高速緩沖存儲(chǔ)器時(shí)輸出的使能信號(hào)cen和在每個(gè)核訪問輔高速緩沖存儲(chǔ)器時(shí)輸出的使能信號(hào)12cen的激活次數(shù)(激活率)，即，檢測(cè)訪問次數(shù)。另外，存儲(chǔ)器訪問檢測(cè)單元12基于使能信號(hào)cen和12cen的激活次數(shù)計(jì)算多核處理器11的估計(jì)電流消耗。當(dāng)這ー估計(jì)的電流消耗超過預(yù)定參考值時(shí)，存儲(chǔ)器訪問檢測(cè)單元12向時(shí)鐘控制電路14輸出請(qǐng)求信號(hào)psreql，該信號(hào)用于請(qǐng)求減少向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。另外，當(dāng)這ー估計(jì)的電流消耗的變化超過預(yù)定參考值時(shí)，存儲(chǔ)器訪問檢測(cè)單元12向時(shí)鐘控制電路14輸出請(qǐng)求信號(hào)psreq2,該信號(hào)用于請(qǐng)求減少向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。后文參照?qǐng)D6說明存儲(chǔ)器訪問檢測(cè)単元12的細(xì)節(jié)。注意如圖3中所示，多核處理器11和存儲(chǔ)器訪問檢測(cè)單元12位于其中供應(yīng)相同電源電壓的CPU電源區(qū)域90中。通過端子17從電源裝置2向CPU電源區(qū)域90供應(yīng)高電勢(shì)側(cè)電源電壓VDD。另外，CPU電源區(qū)域90通過晶體管TR(該晶體管為開關(guān))連接到低電勢(shì)側(cè)電源(例如接地)。也就是說，當(dāng)晶體管TR變成接通狀態(tài)(導(dǎo)通狀態(tài))時(shí)，向多核處理器11和存儲(chǔ)器訪問檢測(cè)單元12供應(yīng)電功率。向CPU電源區(qū)域90供應(yīng)的電功率的接通/關(guān)斷(即晶體管TR的接通/關(guān)斷)由從內(nèi)部電源控制電路13輸出的控制信號(hào)pwen控制。內(nèi)部電源控制電路13向晶體管TR的柵極輸出控制信號(hào)pwen，該信號(hào)用于控制向多核處理器11接通/關(guān)斷電源。另外，內(nèi)部電源控制電路13也向時(shí)鐘控制電路14輸出請(qǐng)求信號(hào)cpuckreq，該信號(hào)用于請(qǐng)求向多核處理器11的時(shí)鐘供應(yīng)。內(nèi)部電源控制電路13連接到內(nèi)部總線IB。注意，向內(nèi)部總線IB供應(yīng)從時(shí)鐘生成電路15輸出的時(shí)鐘信號(hào)ibck。時(shí)鐘控制電路14是控制時(shí)鐘生成電路15的電路。時(shí)鐘控制電路14連接到內(nèi)部總線IB。時(shí)鐘控制電路14按照規(guī)律間隔向存儲(chǔ)器訪問檢測(cè)單元12輸出由存儲(chǔ)器訪問檢測(cè)単元12用來檢測(cè)激活率的執(zhí)行信號(hào)check。另外，時(shí)鐘控制電路14根據(jù)從存儲(chǔ)器訪問檢測(cè)單元12輸出的請(qǐng)求信號(hào)psreql和psreq2向時(shí)鐘生成電路15輸出分頻控制信號(hào)div。另夕卜，時(shí)鐘控制電路14根據(jù)從內(nèi)部電源控制電路13輸出的請(qǐng)求信號(hào)cpuckreq向時(shí)鐘生成電路15輸出停止控制信號(hào)stp。也就是說，當(dāng)從內(nèi)部電源控制電路13輸出請(qǐng)求信號(hào)cpuckreq時(shí)，時(shí)鐘控制電路14輸出用于取消時(shí)鐘信號(hào)cpuck的停止的停止控制信號(hào)stp。因而時(shí)鐘生成電路15開始輸出時(shí)鐘信號(hào)cpuck。時(shí)鐘生成電路15為如下電路，該電路生成向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck、向內(nèi)部總線IB供應(yīng)的時(shí)鐘信號(hào)ibck和向時(shí)鐘控制電路14供應(yīng)的時(shí)鐘信號(hào)ccck。另外，時(shí)鐘生成電路15可以基于從時(shí)鐘控制電路14輸出的分頻控制信號(hào)div改變向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。另外，時(shí)鐘生成電路15基于從時(shí)鐘控制電路14輸出的停止控制信號(hào)stop停止或者開始輸出每個(gè)時(shí)鐘信號(hào)。后文說明時(shí)鐘控制電路14和時(shí)鐘生成電路15的細(xì)節(jié)。外圍電路16是由多核處理器11使用的電路。外圍電路16的例子包括定時(shí)器單元、看門狗定時(shí)器單元、DMA(直接存儲(chǔ)器訪問)単元、低電壓檢測(cè)單元和上電重置(POR)單元。外圍電路16通過內(nèi)部總線IB連接到多核處理器11。如上文描述的那樣，根據(jù)這ー實(shí)施例的半導(dǎo)體裝置I包括可以檢測(cè)從每個(gè)核到每個(gè)存儲(chǔ)器區(qū)域的訪問次數(shù)并且由此估計(jì)多核處理器11的電流消耗的存儲(chǔ)器訪問檢測(cè)單元
12。因此，當(dāng)這ー估計(jì)的電流消耗或者其變化超過預(yù)定參考值時(shí)，半導(dǎo)體裝置I可以自動(dòng)降低向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。因而有可能防止在電流值超過允許電流值時(shí)將原本出現(xiàn)的故障。另外也有可能有效防止電流消耗的驟然增加將原本引起的電壓降。注意雖然處理器在這ー實(shí)施例中為多核處理器，但是本發(fā)明也可以如后文在第五實(shí)施例中描述的那樣應(yīng)用于單核處理器。同時(shí)罕見的是多個(gè)核的操作速率同時(shí)增加。因此并不希望増加允許電流值以應(yīng)對(duì)這樣的罕見情形，因?yàn)樵黾拥脑试S電流值導(dǎo)致芯片尺寸和成本增加。在這ー實(shí)施例中，有可能通過僅在多個(gè)核的操作速率同時(shí)增加時(shí)暫時(shí)減少向處理器供應(yīng)的時(shí)鐘信號(hào)來控制電流消耗、由此消除對(duì)增加允許電流值的需要。也就是說，本發(fā)明適合用于在多核處理器中使用。接著說明電源裝置2。電源裝置2包括調(diào)節(jié)器21和電壓設(shè)置電路22。電源裝置2例如是用于電源的LSI。調(diào)節(jié)器21可以根據(jù)從電壓設(shè)置電路22輸出的控制信號(hào)調(diào)整向端子23輸出的電壓。通過端子23向半導(dǎo)體裝置I供應(yīng)從調(diào)節(jié)器21輸出的電源電壓。電壓設(shè)置電路22例如根據(jù)來自半導(dǎo)體裝置I的反饋信號(hào)(未示出)調(diào)整從調(diào)節(jié)器21輸出的電壓。另外，在半導(dǎo)體裝置I的端子17與電源裝置2的端子23之間提供旁路電容器Cl。接著參照?qǐng)D4以更具體方式說明多核處理器11、存儲(chǔ)器訪問檢測(cè)單元12、時(shí)鐘控制電路14和時(shí)鐘生成電路15。圖4以更具體方式示出了多核處理器11、存儲(chǔ)器訪問檢測(cè)單元12、時(shí)鐘控制電路14和時(shí)鐘生成電路15之間的關(guān)系。先說明多核處理器11的內(nèi)部配置。如圖4中所示，多核處理器11包括兩個(gè)處理器元件PEO和PEl、存儲(chǔ)器控制器L2CC和輔高速緩沖存儲(chǔ)器L2C。注意處理器元件PEO包括核CPUO、存儲(chǔ)器控制器ICCO和DCCO、指令高速緩沖存儲(chǔ)器ICO和數(shù)據(jù)高速緩沖存儲(chǔ)器DCO。類似地，處理器元件PEl包括核CPUl、存儲(chǔ)器控制器ICCl和DCCl、指令高速緩沖存儲(chǔ)器ICl和數(shù)據(jù)高速緩沖存儲(chǔ)器DCl。如圖4中所示，向多核處理器11的每個(gè)內(nèi)部部件(核CPUO和CPU1、存儲(chǔ)器控制器ICCO、ICCl、DCCO、DCCl和L2CC、指令高速緩沖存儲(chǔ)器ICO和ICl、數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和DCl以及輔高速緩沖存儲(chǔ)器L2C)輸入從時(shí)鐘生成電路15輸出的CPU時(shí)鐘信號(hào)cpuck。也就是說，每個(gè)部件根據(jù)CPU時(shí)鐘信號(hào)cpuck操作。
核CPUO是適于作為處理器元件PEO的核的算木電路。核CPUO通過存儲(chǔ)器控制器ICCO讀取指令高速緩沖存儲(chǔ)器ICO中存儲(chǔ)的指令。具體而言，核CPUO向存儲(chǔ)器控制器 ICCO輸出針對(duì)指令高速緩沖存儲(chǔ)器ICO的訪問請(qǐng)求。然后，核CPUO訪問已經(jīng)由存儲(chǔ)器控制器ICCO激活的指令高速緩沖存儲(chǔ)器ICO。另外，核CPUO通過存儲(chǔ)器控制器DCCO讀取數(shù)據(jù)高速緩沖存儲(chǔ)器DCO中存儲(chǔ)的數(shù)據(jù)。取而代之，核CPUO向數(shù)據(jù)高速緩沖存儲(chǔ)器DCO中寫入數(shù)據(jù)。具體而言，核CPUO向存儲(chǔ)器控制器DCCO輸出針對(duì)數(shù)據(jù)高速緩沖存儲(chǔ)器DCO的訪問請(qǐng)求。然后，核CPUO訪問已經(jīng)由存儲(chǔ)器控制器DCCO激活的數(shù)據(jù)高速緩沖存儲(chǔ)器DCO。另外，核CPUO通過存儲(chǔ)器控制器ICCO、指令高速緩沖存儲(chǔ)器ICO和存儲(chǔ)器控制器L2CC訪問輔高速緩沖存儲(chǔ)器L2C。取而代之，核CPUO通過存儲(chǔ)器控制器DCC0、數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和存儲(chǔ)器控制器L2CC訪問輔高速緩沖存儲(chǔ)器L2C。存儲(chǔ)器控制器ICC2是控制對(duì)指令高速緩沖存儲(chǔ)器ICO的訪問的控制電路。存儲(chǔ)器控制器ICCO響應(yīng)于來自核CPUO的訪問請(qǐng)求將用來激活指令高速緩沖存儲(chǔ)器ICO的使能信號(hào)CenOl的信號(hào)電平改變成激活電平。因而激活指令高速緩沖存儲(chǔ)器ICO。存儲(chǔ)器控制器DCO是控制對(duì)數(shù)據(jù)高速緩沖存儲(chǔ)器DCO的訪問的控制電路。存儲(chǔ)器控制器DCCO響應(yīng)于來自核CPUO的訪問請(qǐng)求將用來激活數(shù)據(jù)高速緩沖存儲(chǔ)器DCO的使能信號(hào)cen02的信號(hào)電平改變成激活電平。因而激活數(shù)據(jù)高速緩沖存儲(chǔ)器DC0。指令高速緩存儲(chǔ)存器ICO為如下易失性半導(dǎo)體存儲(chǔ)電路，該電路適于作為主高速緩沖存儲(chǔ)器并且在該電路中暫時(shí)存儲(chǔ)核CPUO頻繁使用的指令。數(shù)據(jù)高速緩沖存儲(chǔ)器DCO為如下易失性半導(dǎo)體存儲(chǔ)電路，該電路適于作為主高速緩沖存儲(chǔ)器并且在該電路中暫時(shí)存儲(chǔ)核CPUO頻繁使用的數(shù)據(jù)。SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)常用于高速緩沖存儲(chǔ)器(比如指令高速緩沖存儲(chǔ)器ICO和數(shù)據(jù)高速緩沖存儲(chǔ)器DC0)。圖5是指令高速緩沖存儲(chǔ)器ICO的放大圖。如圖5中所示，指令高速緩沖存儲(chǔ)器ICO在這ー實(shí)施例中由可以個(gè)別選擇(激活)的四個(gè)塊BLO至BL3組成。注意塊BLO至BL3分別由使能信號(hào)cen01
至cen01[3]控制。換而言之，使能信號(hào)cenOl是由用于選擇塊BLO的cenOl [O]、用于選擇塊BLl的cen01[l]、用于選擇塊BL2的cen01[2]和用于選擇塊BL3的cen01[3]的4位信號(hào)(cenOl [3:0])。利用這ー配置，僅激活其中存儲(chǔ)必需指令的塊，因此使得有可能減少功率消耗?？梢酝茝V這ー配置。也就是說，假設(shè)指令高速緩沖存儲(chǔ)器ICO由η個(gè)塊(η為自然數(shù))組成并且可以個(gè)別激活每個(gè)塊，使能信號(hào)cenOl的位數(shù)應(yīng)當(dāng)也為η。注意可以任意確定決數(shù)η。另外，類似于指令高速緩沖存儲(chǔ)器ICO，每個(gè)其它高速緩沖存儲(chǔ)器(指令高速緩沖存儲(chǔ)器ICl、數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和DCl以及輔高速緩沖存儲(chǔ)器L2C)在這一實(shí)施例中也由四個(gè)個(gè)別可選塊組成。核CPUl是適于作為處理器元件PEl的核的算術(shù)電路。核CPUl通過存儲(chǔ)器控制器ICCl讀取指令高速緩沖存儲(chǔ)器ICl中存儲(chǔ)的指令。具體而言，核CPUl向存儲(chǔ)器控制器ICCl輸出針對(duì)指令高速緩沖存儲(chǔ)器ICl的訪問請(qǐng)求。然后，核CPUl訪問已經(jīng)由存儲(chǔ)器控制器ICCl激活的指令高速緩沖存儲(chǔ)器ICl。另外，核CPUl通過存儲(chǔ)器控制器DCCl讀取數(shù)據(jù)高速緩沖存儲(chǔ)器DCl中存儲(chǔ)的數(shù)據(jù)。取而代之，核CPUl向數(shù)據(jù)高速緩沖存儲(chǔ)器DCl中寫入數(shù)據(jù)。具體而言，核CPUl向存儲(chǔ)器控制器DCCl輸出針對(duì)數(shù)據(jù)高速緩沖存儲(chǔ)器DCl的訪問請(qǐng)求。然后，核CPUl訪問已經(jīng)由存儲(chǔ)器控制器DCCl激活的數(shù)據(jù)高速緩沖存儲(chǔ)器DCl?！?br> 另外，核CPUl通過存儲(chǔ)器控制器ICCl、指令高速緩沖存儲(chǔ)器ICl和存儲(chǔ)器控制器L2CC訪問輔高速緩沖存儲(chǔ)器L2C。取而代之，核CPUl通過存儲(chǔ)器控制器DCCl、數(shù)據(jù)高速緩沖存儲(chǔ)器DCl和存儲(chǔ)器控制器L2CC訪問輔高速緩沖存儲(chǔ)器L2C。存儲(chǔ)器控制器ICCl是控制對(duì)指令高速緩沖存儲(chǔ)器LCl的訪問的控制電路。存儲(chǔ)器控制器ICCl響應(yīng)于來自核CPUl的訪問請(qǐng)求將用來激活指令高速緩沖存儲(chǔ)器ICl的使能信號(hào)cenll改變成激活電平。因而激活指令高速緩沖存儲(chǔ)器ICl。存儲(chǔ)器控制器DCCl是控制對(duì)數(shù)據(jù)高速緩沖存儲(chǔ)器DCl的訪問的控制電路。存儲(chǔ)器控制器DCCl響應(yīng)于來自核CPUl的訪問請(qǐng)求將用來激活數(shù)據(jù)高速緩沖存儲(chǔ)器DCl的使能信號(hào)cenl2的信號(hào)電平改變成激活電平。因而激活數(shù)據(jù)高速緩沖存儲(chǔ)器DCl。指令高速緩沖存儲(chǔ)器ICl為如下易失性半導(dǎo)體存儲(chǔ)電路，該電路適于作為主高速緩沖存儲(chǔ)器并且在該電路中暫時(shí)存儲(chǔ)核CPUl頻繁使用的指令。數(shù)據(jù)高速緩沖存儲(chǔ)器DCl為如下易失性半導(dǎo)體存儲(chǔ)電路，該電路適于作為主高速緩沖存儲(chǔ)器并且在該電路中暫時(shí)存儲(chǔ)核CPUl頻繁使用的數(shù)據(jù)。存儲(chǔ)器控制器L2CC是控制對(duì)輔高速緩沖存儲(chǔ)器L2C的訪問的控制電路。存儲(chǔ)器控制器L2CC響應(yīng)于來自核CPUO或者CPUl的訪問請(qǐng)求將用來激活輔高速緩沖存儲(chǔ)器L2C的使能信號(hào)12cen的信號(hào)電平改變成激活電平。因而激活輔高速緩沖存儲(chǔ)器L2C。輔高速緩沖存儲(chǔ)器L2C為如下易失性半導(dǎo)體存儲(chǔ)電路，在該電路中存儲(chǔ)與存儲(chǔ)于主高速緩沖存儲(chǔ)器中的指令和數(shù)據(jù)相比更少由核CPUO和CPUl使用的指令和數(shù)據(jù)。類似于主高速緩沖存儲(chǔ)器(比如指令高速緩沖存儲(chǔ)器ICO和ICl以及數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和DCl)，SRAM常用于輔高速緩沖存儲(chǔ)器L2C。接著說明存儲(chǔ)器訪問檢測(cè)單元12。如圖4中所示，向存儲(chǔ)器訪問檢測(cè)單元12輸入用來激活指令高速緩沖存儲(chǔ)器ICO和ICl、數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和DCl以及輔高速緩沖存儲(chǔ)器L2C的使能信號(hào)cenOl、cen02、cenll、cenl2和12cen。存儲(chǔ)器訪問檢測(cè)單元12檢測(cè)輸入使能信號(hào)cen01、cen02、cenll、cenl2和12cen的激活次數(shù)(激活率)，即，檢測(cè)訪問次數(shù)。另外，存儲(chǔ)器訪問檢測(cè)電路12基于訪問次數(shù)計(jì)算多核處理器11中的估計(jì)電流消耗。根據(jù)時(shí)鐘控制電路14輸出的執(zhí)行信號(hào)check重復(fù)執(zhí)行在存儲(chǔ)器訪問檢測(cè)單元12中執(zhí)行的這一過程。下文參照?qǐng)D6具體說明存儲(chǔ)器訪問檢測(cè)電路12。圖6是示出了存儲(chǔ)器訪問檢測(cè)單元12的內(nèi)部配置的框圖。如圖6中所示，存儲(chǔ)器訪問檢測(cè)單元12包括狀態(tài)機(jī)SM、二十個(gè)計(jì)數(shù)器CNTO至CNT19、加法器電路ADD、寄存器REGl和REG2以及數(shù)字比較器CMPl和CMP2。狀態(tài)機(jī)SM根據(jù)執(zhí)行信號(hào)check和時(shí)鐘信號(hào)cpuck生成狀態(tài)信號(hào)addst I、addst2、cmpstl和 cmpst2。圖7示出了狀態(tài)機(jī)SM的電路圖。如圖7中所示，狀態(tài)機(jī)SM包括五個(gè)D觸發(fā)器DDFl至DF5和AND門ANl。時(shí)鐘信號(hào)cpuck被輸入到所有D觸發(fā)器DFl至DF5的時(shí)鐘輸入。執(zhí)行信號(hào)check被輸入到D觸發(fā)器DFl的數(shù)據(jù)輸入。 執(zhí)行信號(hào)check也被輸入到AND門ANl的輸入之一，并且D觸發(fā)器DFl的非反相輸出信號(hào)的反相信號(hào)(即與D觸發(fā)器DFl的反相輸出信號(hào)等效的信號(hào))被輸入到AND門ANl的另一輸入。注意執(zhí)行信號(hào)check是與時(shí)鐘信號(hào)cpuck同步并且具有與時(shí)鐘信號(hào)cpuck的頻率的整數(shù)倍相等的頻率的信號(hào)。另外，D觸發(fā)器DFl的非反相輸出信號(hào)是通過將執(zhí)行信號(hào)check延遲與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。因此獲得如下信號(hào)作為AND門ANl的輸出信號(hào)，該信號(hào)在執(zhí)行信號(hào)check上升時(shí)上升并且保持于高電平僅持續(xù)與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的時(shí)段。AND門ANl的輸出信號(hào)被輸入到D觸發(fā)器DF2的數(shù)據(jù)輸入。D觸發(fā)器DF2的非反相輸出信號(hào)為狀態(tài)信號(hào)addstl。狀態(tài)信號(hào)addstl是通過將AND門ANl的輸出信號(hào)延遲與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。狀態(tài)信號(hào)addstl被輸入到D觸發(fā)器DF3的數(shù)據(jù)輸入。D觸發(fā)器DF3的非反相輸出信號(hào)為狀態(tài)信號(hào)addst2。狀態(tài)信號(hào)addst2是通過將狀態(tài)信號(hào)addstl延遲與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。狀態(tài)信號(hào)addst2被輸入到D觸發(fā)器DF4的數(shù)據(jù)輸入。D觸發(fā)器DF4的非反相輸出信號(hào)為狀態(tài)信號(hào)cmpstl。狀態(tài)信號(hào)cmpstl是通過將狀態(tài)信號(hào)addst2延遲與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。狀態(tài)信號(hào)cmpstl被輸入到D觸發(fā)器DF5的數(shù)據(jù)輸入。D觸發(fā)器DF5的非反相輸出信號(hào)為狀態(tài)信號(hào)cmpst2。狀態(tài)信號(hào)cmpst2是通過將狀態(tài)信號(hào)cmpstl延遲與時(shí)鐘信號(hào)cpuck的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。再次參照?qǐng)D6，計(jì)數(shù)器CNTO根據(jù)時(shí)鐘信號(hào)cpuck和狀態(tài)信號(hào)addstl對(duì)使能信號(hào)cen01
的激活次數(shù)計(jì)數(shù)。計(jì)數(shù)器CNTl根據(jù)時(shí)鐘信號(hào)cpuck和狀態(tài)信號(hào)addstl對(duì)使能信號(hào)cen01[l]的激活次數(shù)計(jì)數(shù)。類似地，其它計(jì)數(shù)器CNT2至CNT19根據(jù)時(shí)鐘信號(hào)cpuck和狀態(tài)信號(hào)addstl對(duì)它們的相應(yīng)輸入使能信號(hào)的激活次數(shù)計(jì)數(shù)。注意計(jì)數(shù)器CNTO至CNT3對(duì)使能信號(hào)cenOl [O]至cenOl [31的激活次數(shù)計(jì)數(shù)，每個(gè)使能信號(hào)被輸入到指令高速緩沖存儲(chǔ)器ICO的四個(gè)塊中的相應(yīng)一個(gè)塊。計(jì)數(shù)器CNT4至CNT7對(duì)使能信號(hào)cen02 [O]至cen02 [3]的激活次數(shù)計(jì)數(shù)，使能信號(hào)cen02
至cen02[3]中的每個(gè)使能信號(hào)被輸入到數(shù)據(jù)高速緩沖存儲(chǔ)器DCO的四個(gè)塊中的相應(yīng)一個(gè)塊。計(jì)數(shù)器CNT8至CNTll對(duì)使能信號(hào)cenll [O]至cenll [3]的激活次數(shù)計(jì)數(shù)，使能信號(hào)cenll [O]至cenll [3]中的每個(gè)使能信號(hào)被輸入到指令高速緩沖存儲(chǔ)器ICl的四個(gè)塊中的相應(yīng)一個(gè)塊。計(jì)數(shù)器CNT12至CNT15對(duì)使能信號(hào)cenl2
至cenl2[3]的激活次數(shù)計(jì)數(shù)，使能信號(hào)cenl2
至cenl2[3]中的每個(gè)使能信號(hào)被輸入到數(shù)據(jù)高速緩沖存儲(chǔ)器DCl的四個(gè)塊中的相應(yīng)一個(gè)塊。計(jì)數(shù)器CNT16至CNT19對(duì)使能信號(hào)12cen
至12cen[3]的激活次數(shù)計(jì)數(shù)，使能信號(hào)12cen
至12cen[3]中的每個(gè)使能信號(hào)被輸入到輔高速緩沖存儲(chǔ)器L2C的四個(gè)塊中的相應(yīng)一個(gè)塊。計(jì)數(shù)器CNTO至CNT19向激活次數(shù)添加針對(duì)相應(yīng)使能信號(hào)定義的權(quán)值并且分別輸出計(jì)數(shù)值cntO至cntl9。權(quán)值是用于一次訪問的值?？梢曰诟鶕?jù)用于每個(gè)高速緩沖存儲(chǔ)器的庫(kù)數(shù)據(jù)而獲得的用于存儲(chǔ)器訪問的電流值來計(jì)算權(quán)值。
圖8是計(jì)數(shù)器CNTO的電路圖。如圖8中所示，計(jì)數(shù)器CNTO包括兩個(gè)D觸發(fā)器DFlI和DF12、AND門AN2、OR門0R1、加法器ADl以及兩個(gè)選擇器SLl和SL2。時(shí)鐘信號(hào)cpuck被輸入到兩個(gè)D觸發(fā)器DFll和DF12的時(shí)鐘輸入。使能信號(hào)cen01
被輸入到D觸發(fā)器DFll的數(shù)據(jù)輸入。向AND門AN2的輸入之一輸入D觸發(fā)器DFll的非反相輸出信號(hào)。狀態(tài)信號(hào)addstl的反相信號(hào)被輸入到AND門AN2的另一輸入。AND門AN2的輸出是用于選擇器SLl的控制信號(hào)。也就是說，當(dāng)AND門AN2的輸出值為高電平(“I”)時(shí)選擇該選擇器SLl的I輸入，而當(dāng)AND門AN2的輸出值為低電平(“O”)時(shí)選擇該選擇器SLl的O輸入。注意11位重置值11’hOOO被輸入到選擇器SLl的O輸入。同時(shí)，加法器ADl的輸出被輸入到選擇器SLl的I輸入。向加法器ADl的輸入之一輸入11位權(quán)值信號(hào)WtO [10:0]。計(jì)數(shù)器CNTO的計(jì)數(shù)值cnt0[10:0]被輸入到加法器ADl的另一輸入。也就是說，加法器ADl輸出通過將權(quán)值信號(hào)WtO [10:0]與計(jì)數(shù)值cnt0[10:0]相加而獲得的值。向OR門ORl的輸入之一輸入D觸發(fā)器DFll的非反相輸出信號(hào)。狀態(tài)信號(hào)addstl被輸入到OR門ORl的另一輸入。OR門ORl的輸出是用于選擇器SL2的控制信號(hào)。也就是說，當(dāng)OR門ORl的輸出值為高電平(“I”)時(shí)選擇該選擇器SL2的I輸入，而當(dāng)OR門ORl的輸出值為低電平(“O”)時(shí)選擇該選擇器SL2的O輸入。注意11位計(jì)數(shù)器CNTO的計(jì)數(shù)值cnt0[10:0]連接到選擇器SL2的O輸入。同時(shí)，選擇器SLl的輸出值連接到選擇器SL2的I輸入。接著說明計(jì)數(shù)器CNTO的操作。每當(dāng)狀態(tài)信號(hào)addstl在執(zhí)行信號(hào)check上升之后變成高電平時(shí)重置計(jì)數(shù)值cntO。因此，其中狀態(tài)信號(hào)addstl保持于低電平的時(shí)段是計(jì)數(shù)時(shí)段。當(dāng)信號(hào)addstl在低電平并且使能信號(hào)cen01
也在低電平時(shí)，OR門ORl的輸出值變成低電平。因此選擇與選擇器SL2的O輸入連接的計(jì)數(shù)器CNTO的計(jì)數(shù)值cnt0[10:0]，并且由此保持當(dāng)前計(jì)數(shù)值cnt0[10:0]。當(dāng)信號(hào)addstl在低電平并且使能信號(hào)cen01
變成高電平時(shí)，AND門AN2的輸出值變成高電平。因此選擇與選擇器SLl的I輸入連接的加法器ADl的輸出信號(hào)。另外，OR門ORl的輸出值也變成高電平。因此選擇與選擇器SL2的I輸入連接的選擇器SLl的輸出信號(hào)。也就是說，輸出通過將權(quán)值信號(hào)wt0[10:0]與當(dāng)前計(jì)數(shù)值cnt0[10:0](即計(jì)數(shù)器CNTO的輸出)相加而獲得的值作為新計(jì)數(shù)值cntO [10:0]。也就是說，將權(quán)值wtO [10:0]相加與在一個(gè)計(jì)數(shù)時(shí)段中執(zhí)行的訪問次數(shù)相等的次數(shù)。
當(dāng)狀態(tài)信號(hào)addstl變成高電平時(shí)，無論使能信號(hào)cenOl [O]的值如何，AND門AN2的輸出值都變成低電平而OR門ORl的輸出值都變成高電平。因此選擇與選擇器SLl的O輸入連接的重置值11’hOOO。另外選擇與選擇器SL2的I輸入連接的選擇器SLl的輸出信號(hào)。也就是說，將計(jì)數(shù)值cnt0[10:0]重置成重置值11’hOOO。每個(gè)其它計(jì)數(shù)器具有與計(jì)數(shù)器CNTO相似的配置并且以與計(jì)數(shù)器CNTO相似的方式操作。再次參照?qǐng)D6,加法器電路ADD根據(jù)狀態(tài)信號(hào)addstl和addst2合計(jì)相應(yīng)計(jì)數(shù)器CNTO至CNT19的計(jì)數(shù)值cnt0[10:0]至cntl9[10:0]，并且輸出相加結(jié)果作為總值和[15:0]。這一總值和[15:0]對(duì)應(yīng)于估計(jì)的電流消耗。下文參照?qǐng)D9說明加法器電路ADD的細(xì)節(jié)。圖9是加法器電路ADD的電路圖。如圖9中所示，加法器電路ADD包括21個(gè)加法器ADlO至AD19、AD20至AD24、AD30至AD32、AD40、AD41和AD50、七個(gè)D觸發(fā)器DF20至DF24、DF30和DF31以及七個(gè)選擇器SLlO至SL14、SL20和SL21。時(shí)鐘信號(hào)cpuck被輸入到所有觸發(fā)器DF20至DF24、DF30和DF31的時(shí)鐘輸入。
·
加法器ADlO將來自計(jì)數(shù)器CNTO的11位計(jì)數(shù)值cntO [10:0]與來自計(jì)數(shù)器CNTl的11位計(jì)數(shù)值cntl[10:0]相加。注意加法器ADlO輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器ADll將來自計(jì)數(shù)器CNT2的11位計(jì)數(shù)值cnt2 [10:0]與來自計(jì)數(shù)器CNT3的11位計(jì)數(shù)值cnt3[10:0]相加。注意加法器AD 11輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD12將來自計(jì)數(shù)器CNT4的11位計(jì)數(shù)值cnt4[10:0]與來自計(jì)數(shù)器CNT5的11位計(jì)數(shù)值cnt5[10:0]相加。注意加法器AD12輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD13將來自計(jì)數(shù)器CNT6的11位計(jì)數(shù)值cnt6[10:0]與來自計(jì)數(shù)器CNT7的11位計(jì)數(shù)值cnt7[10:0]相加。注意加法器AD13輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD14將來自計(jì)數(shù)器CNT8的11位計(jì)數(shù)值cnt8[10:0]與來自計(jì)數(shù)器CNT9的11位計(jì)數(shù)值cnt9[10:0]相加。注意加法器AD14輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD15將來自計(jì)數(shù)器CNT10的11位計(jì)數(shù)值cntl0[10:0]與來自計(jì)數(shù)器CNTlI的11位計(jì)數(shù)值cntll[10:0]相加。注意加法器AD15輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD16將來自計(jì)數(shù)器CNT12的11位計(jì)數(shù)值cntl2[10:0]與來自計(jì)數(shù)器CNT13的11位計(jì)數(shù)值cntl3[10:0]相加。注意加法器AD16輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD17將來自計(jì)數(shù)器CNT14的11位計(jì)數(shù)值cntl4[10:0]與來自計(jì)數(shù)器CNT15的11位計(jì)數(shù)值cntl5[10:0]相加。注意加法器AD17輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD18將來自計(jì)數(shù)器CNT16的11位計(jì)數(shù)值cntl6[10:0]與來自計(jì)數(shù)器CNT17的11位計(jì)數(shù)值cntl7[10:0]相加。注意加法器AD18輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD19將來自計(jì)數(shù)器CNT18的11位計(jì)數(shù)值cntl8[10:0]與來自計(jì)數(shù)器CNT19的11位計(jì)數(shù)值cntl9[10:0]相加。注意加法器AD19輸出包括進(jìn)位輸出計(jì)數(shù)的12位值。加法器AD20將來自加法器ADlO的12位輸出值與來自加法器ADll的12位輸出值相加。注意加法器AD20輸出包括進(jìn)位輸出計(jì)數(shù)的13位值。加法器AD21將來自加法器AD12的12位輸出值與來自加法器AD13的12位輸出值相加。注意加法器AD21輸出包括進(jìn)位輸出計(jì)數(shù)的13位值。加法器AD22將來自加法器AD14的12位輸出值與來自加法器AD15的12位輸出值相加。注意加法器AD22輸出包括進(jìn)位輸出計(jì)數(shù)的13位值。
加法器AD23將來自加法器AD16的12位輸出值與來自加法器AD17的12位輸出值相加。注意加法器AD23輸出包括進(jìn)位輸出計(jì)數(shù)的13位值。加法器AD24將來自加法器AD18的12位輸出值與來自加法器AD19的12位輸出值相加。注意加法器AD24輸出包括進(jìn)位輸出計(jì)數(shù)的13位值。狀態(tài)信號(hào)addstl是用于選擇器SLlO至SL14的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)addstl為高電平(“I”)時(shí)選擇這些選擇器SLlO至SL14的I輸入，而當(dāng)狀態(tài)信號(hào)addstl為低電平(“O “)時(shí)選擇這些選擇器SLlO至SL14的O輸入。注意來自加法器AD20的13位輸出值被輸入到選擇器SLlO的I輸入。同時(shí)向選擇器SLlO的O輸入反饋來自D觸發(fā)器DF20的非反相輸出信號(hào),該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SLlO的輸出。類似地，來自加法器AD21的13位輸出值被輸入到選擇器SLll的I輸入。同時(shí)向 選擇器SLll的O輸入反饋來自D觸發(fā)器DF21的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SLll的輸出。來自加法器AD22的13位輸出值被輸入到選擇器SL12的I輸入。同時(shí)向選擇器SL12的O輸入反饋來自D觸發(fā)器DF22的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL12的輸出。來自加法器AD23的13位輸出值被輸入到選擇器SL13的I輸入。同時(shí)向選擇器SL13的O輸入反饋來自D觸發(fā)器DF23的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL13的輸出。來自加法器AD24的13位輸出值被輸入到選擇器SL14的I輸入。同時(shí)向選擇器SL14的O輸入反饋來自D觸發(fā)器DF24的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL14的輸出。加法器AD30將來自D觸發(fā)器DF20的13位非反相輸出信號(hào)與來自D觸發(fā)器DF21的13位非反相輸出信號(hào)相加。注意加法器AD30輸出包括進(jìn)位輸出計(jì)數(shù)的14位值。加法器AD31將來自D觸發(fā)器DF22的13位非反相輸出信號(hào)與來自D觸發(fā)器DF23的13位非反相輸出信號(hào)相加。注意加法器AD31輸出包括進(jìn)位輸出計(jì)數(shù)的14位值。加法器AD32將來自D觸發(fā)器DF24的13位非反相輸出信號(hào)與13位O值13’h0000相加。注意加法器AD32輸出包括進(jìn)位輸出計(jì)數(shù)的14位值。加法器AD40將來自加法器AD30的14位輸出值與來自加法器AD31的14位輸出值相加。注意加法器AD40輸出包括進(jìn)位輸出計(jì)數(shù)的15位值。加法器AD41將來自加法器AD32的14位輸出值與14位O值14’ hOOOO相加。注意加法器AD41輸出包括進(jìn)位輸出計(jì)數(shù)的15位值。狀態(tài)信號(hào)addst2是用于選擇器SL20和SL21的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)addst2為高電平(“I”)時(shí)選擇這些選擇器SL20和SL21的I輸入，而當(dāng)狀態(tài)信號(hào)addst2為低電平(“O “)時(shí)選擇這些選擇器SL20和SL21的O輸入。注意來自加法器AD40的15位輸出值被輸入到選擇器SL20的I輸入。同時(shí)向選擇器SL20的O輸入反饋來自D觸發(fā)器DF30的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL20的輸出。類似地，來自加法器AD41的15位輸出值被輸入到選擇器SL21的I輸入。同時(shí)向選擇器SL21的O輸入反饋來自D觸發(fā)器DF31的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL21的輸出。最后,加法器AD50將來自D觸發(fā)器DF30的15位非反相輸出信號(hào)與來自D觸發(fā)器DF31的15位非反相輸出信號(hào)相加。注意加法器AD50輸出包括進(jìn)位輸出計(jì)數(shù)的16位總值和[15:0]。這一總值和[15:0]對(duì)應(yīng)于估計(jì)的電流消耗。接著說明加法器電路ADD的操作。D觸發(fā)器DF20至DF24每當(dāng)狀態(tài)信號(hào)addstl在執(zhí)行信號(hào)check上升之后變成高電平時(shí)取得位于它們前面的加法器獲得的相加值。D觸發(fā)器DF30和DF31每當(dāng)狀態(tài)信號(hào)addst2在狀態(tài)信號(hào)addstl上升之后變成高電平時(shí)取得位于它們前面的加法器獲得的相加值。也就是說，在這些定時(shí)更新總值和[15:0]。另一方面，當(dāng)狀態(tài)信號(hào)addstl和addst2在低電平時(shí)，從D觸發(fā)器DF20向DF24、DF30和DF31的輸出值未改變。因此保持從加法器AD50輸出的總值和[15:0]不變。再次參照?qǐng)D6，數(shù)字比較器CMPl根據(jù)狀態(tài)信號(hào)cmpstl和cmpst2比較從加法 器電路ADD輸出的總值和[15:0]與存儲(chǔ)于寄存器REGl中的用于總值和的最大允許值 thmax[15:0]o然后如果總值和[15:0]超過最大允許值thmax [15:0]，則數(shù)字比較器CMPl向時(shí)鐘控制電路14輸出請(qǐng)求信號(hào)psreql,用于請(qǐng)求減少向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。數(shù)字比較器CMP2根據(jù)狀態(tài)信號(hào)cmpstl和cmpst2比較從加法器電路ADD輸出的總值和[15:0]的變化與存儲(chǔ)于寄存器REG2中的用于總值和的允許變化thdel[15:0]。然后如果總值和[15:0]的變化超過允許變化thdel [15:0]，則數(shù)字比較器CMP2向時(shí)鐘控制電路14輸出請(qǐng)求信號(hào)psreq2,用于請(qǐng)求減少向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。下文參照?qǐng)D10和圖11說明數(shù)字比較器CMPl和CMP2的細(xì)節(jié)。先參照?qǐng)D10說明數(shù)字比較器CMPl。圖10是數(shù)字比較器CMP I的電路圖。如圖10中所示，數(shù)字比較器CMPl包括減法器SB I、三個(gè)D觸發(fā)器DF40至DF42和三個(gè)選擇器SL30至SL32。時(shí)鐘信號(hào)cpuck被輸入到所有D觸發(fā)器DF40至DF42的時(shí)鐘輸入。狀態(tài)信號(hào)cmpstl是用于選擇器SL30和SL31的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)cmpstl為高電平(“I “)時(shí)選擇這些選擇器SL30和SL31的I輸入，而當(dāng)狀態(tài)信號(hào)cmpstl為低電平(“O “)時(shí)選擇這些選擇器SL30和SL31的O輸入。注意最大允許值thmax[15:0]被輸入到選擇器SL30的I輸入。同時(shí)向選擇器SL30的O輸入反饋來自D觸發(fā)器DF40的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL30的輸出。類似地，來自加法器電路ADD的總值和[15:0]被輸入到選擇器SL31的I輸入。同時(shí)向選擇器SL31的O輸入反饋來自D觸發(fā)器DF41的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL31的輸出。減法器SBl將D觸發(fā)器DF40的非反相輸出信號(hào)與D觸發(fā)器DF41的非反相輸出信號(hào)相減。也就是說，減法器SBl將最大允許值thmax[15:0]與總值和[15:0]相減。注意當(dāng)相減結(jié)果為負(fù)值時(shí)(即當(dāng)總值和[15:0]大于最大允許值thmax [15:0]時(shí))，借位輸出bout變成高電平。另一方面，當(dāng)相減結(jié)果為正值時(shí)，借位輸出bout變成低電平。狀態(tài)信號(hào)cmpst2是用于選擇器SL32的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)cmpst2為高電平(“I “)時(shí)選擇該選擇器SL32的I輸入，而當(dāng)狀態(tài)信號(hào)cmpst2為低電平(“O “)時(shí)選擇該選擇器SL32的O輸入。注意減法器SBl的借位輸出被輸入到選擇器SL32的I輸入。同時(shí)向選擇器SL32的O輸入反饋來自D觸發(fā)器DF42的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL32的輸出。另外，來自D觸發(fā)器DF42的非反相輸出信號(hào)為請(qǐng)求信號(hào)psreql。接著說明數(shù)字比較器CMP I的操作。如上文描述的那樣，每當(dāng)狀態(tài)信號(hào)addst2在執(zhí)行信號(hào)check上升之后變成高電平時(shí)更新從加法器電路ADD輸出的總值和[15:0]。D觸發(fā)器DF40和DF41每當(dāng)狀態(tài)信號(hào)cmpstl在狀態(tài)信號(hào)addst2上升之后變成高電平時(shí)分別取得最大允許值thmax[15:0]和更新的總值和[15:0]。同時(shí)，減法器SB將取得的最大允許值thmax[15:0]與取得的總值和[15:0]相減。D觸發(fā)器DF42每當(dāng)狀態(tài)信號(hào)cmpst2在狀態(tài)信號(hào)cmpstl上升之后變成高電平時(shí)取得從減法器SBl輸出的借位輸出bout的值。注意當(dāng)借位輸出bout在高電平(“I”)時(shí)(即當(dāng)總值和[15:0]大于最大允許值thmax[15:0]時(shí))，請(qǐng)求信號(hào)psreql也變成高電平。另一方面，當(dāng)借位輸出bout在低電平時(shí)(即當(dāng)總值和[15:0]不大于最大允許值thmax[15:0]時(shí))，請(qǐng)求信號(hào)psreql也變成低電平。注意當(dāng)狀態(tài)信號(hào)cmpstl和cmpst2在低電平時(shí)，來自D觸發(fā)器DF40至DF42的輸出值未改變。因此請(qǐng)求信號(hào)psreql保持不變。接著參照?qǐng)D11說明數(shù)字比較器CMP2。圖11是數(shù)字比較器CMP2的電路圖。如圖11中所示，數(shù)字比較器CMP2包括兩個(gè)減法器SB2和SB3、四個(gè)D觸發(fā)器DF50至DF53和四個(gè)選擇器SL40至SL43。時(shí)鐘信號(hào)cpuck被輸入到所有D觸發(fā)器DF50至DF53的時(shí)鐘輸入。狀態(tài)信號(hào)cmpstl是用于選擇器SL40和SL42的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)cmpstl為高電平(“I “)時(shí)選擇這些選擇器SL40至S42的I輸入,而當(dāng)狀態(tài)信號(hào)cmpstl為低電平(“O “)時(shí)選擇這些選擇器SL40至SL42的O輸入。注意從加法器電路ADD輸出的總值和[15:0]被輸入到選擇器SL40的I輸入。同時(shí)向選擇器SL40的O輸入反饋來自D觸發(fā)器DF50的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL40的輸出。減法器SB2將從加法器電路ADD輸出的總值和[15:0]與D觸發(fā)器DF50的非反相輸出信號(hào)相減并且由此輸出變化del [15:0]。注意D觸發(fā)器DF50的非反相輸出信號(hào)是最后一次從加法器電路ADD輸出的總值和[15:0]。因此，變化del [15:0]是總值和[15:0]的變化。變化del [15:0]被輸入到選擇器SL41的I輸入。同時(shí)向選擇器SL41的O輸入反饋來自D觸發(fā)器DF51的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL41的輸出。允許變化thdel [15:0]被輸入到選擇器SL42的I輸入。同時(shí)向選擇器SL42的O輸入反饋來自D觸發(fā)器DF52的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL42的輸出。減法器SB3將D觸發(fā)器DF52的非反相輸出信號(hào)與D觸發(fā)器DF51的非反相輸出信號(hào)相減。也就是說，減法器SB3將允許變化thdel [15:0]與變化del [15:0]相減。注意當(dāng)相減結(jié)果為負(fù)值時(shí)(即當(dāng)變化del [15:0]大于允許變化thdel [15:0]時(shí))，借位輸出bout變成高電平。另一方面，當(dāng)相減結(jié)果為正值時(shí)，借位輸出變成低電平。
狀態(tài)信號(hào)cmpst2是用于選擇器SL43的控制信號(hào)。也就是說，當(dāng)狀態(tài)信號(hào)cmpst2為高電平(“I”)時(shí)選擇該選擇器SL43的I輸入，而當(dāng)狀態(tài)信號(hào)cmpst2為低電平(“O”)時(shí)選擇該選擇器SL43的O輸入。注意減法器SB3的借位輸出bout被輸入到選擇器SL43的I輸入。同時(shí)向選擇器SL43的O輸入反饋來自D觸發(fā)器DF53的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到選擇器SL43的輸出。另外，來自D觸發(fā)器DF53的非反相輸出信號(hào)為請(qǐng)求信號(hào)psreq2。接著說明數(shù)字比較器CMP2的操作。如上文描述的那樣，每當(dāng)狀態(tài)信號(hào)addst2在執(zhí)行信號(hào)check上升之后變成高電平時(shí)更新來自加法器電路ADD的總值和[15:0]。因此在這些定時(shí)從減法器SB2輸出變化del [15:0]。D觸發(fā)器DF52和DF51每當(dāng)狀態(tài)信號(hào)cmpstl在狀態(tài)信號(hào)addst2上升之后變成高電平時(shí)分別取得從減法器SB2輸出的允許變化thdel [15:0]和變化del [15:0]。同時(shí)，減法 器SB3將取得的允許變化thdel [15:0]與取得的變化del [15:0]相減。注意在這一定時(shí)重置從減法器SB2輸出的變化del [15:0]。D觸發(fā)器DF53每當(dāng)狀態(tài)信號(hào)cmpst2在狀態(tài)信號(hào)cmpstl上升之后變成高電平時(shí)取得從減法器SB3輸出的借位輸出bout的值。注意當(dāng)借位輸出bout在高電平時(shí)(即當(dāng)變化del [15:0]大于允許變化thdel [15:0]時(shí))，請(qǐng)求信號(hào)psreq2也變成高電平。另一方面，當(dāng)借位輸出bout在低電平時(shí)(即當(dāng)變化del [15:0]不大于允許變化thdel [15:0]時(shí))，請(qǐng)求信號(hào)psreq2也變成低電平。注意當(dāng)狀態(tài)信號(hào)cmpstl和cmpst2在低電平時(shí)，來自D觸發(fā)器DF50至DF53的輸出值未改變。因此重置信號(hào)psreq2保持不變。再次參照?qǐng)D4，說明時(shí)鐘控制電路14的內(nèi)部配置。如圖4中所示，時(shí)鐘控制電路14包括寄存器REG、解碼器DECl和DEC2、第一時(shí)鐘調(diào)整單元31、第二時(shí)鐘調(diào)整單元32和定時(shí)生成電路33。寄存器REG為如下存儲(chǔ)電路，時(shí)鐘信號(hào)cpuck的分頻比以數(shù)字信號(hào)的形式存儲(chǔ)于該存儲(chǔ)電路中。多核處理器11通過內(nèi)部總線IB設(shè)置分頻比。例如可以根據(jù)包括正常操作模式、待機(jī)模式(低功耗模式)和其它模式的操作模式改變分頻比。解碼器DECl對(duì)存儲(chǔ)于寄存器REG中的指示分頻比的數(shù)字信號(hào)解碼。第一時(shí)鐘調(diào)整單元31根據(jù)從存儲(chǔ)器訪問檢測(cè)單元12供應(yīng)的請(qǐng)求信號(hào)psreql調(diào)整從解碼器DECl輸出的分頻比的數(shù)字信號(hào)值。具體而言，當(dāng)用來指示估計(jì)的電流消耗超過預(yù)定參考值的請(qǐng)求信號(hào)psreql變成激活狀態(tài)時(shí)，第一時(shí)鐘調(diào)整單元31將從解碼器DECl輸出的分頻比的數(shù)字信號(hào)值改變一并且由此將待輸出的時(shí)鐘數(shù)目(即時(shí)鐘頻率)減少一級(jí)。第二時(shí)鐘調(diào)整單元32根據(jù)從存儲(chǔ)器訪問檢測(cè)單元12供應(yīng)的請(qǐng)求信號(hào)psreq2調(diào)整從第一時(shí)鐘調(diào)整單元31輸出的分頻比的數(shù)字信號(hào)值。具體而言，當(dāng)用來指示估計(jì)的電流消耗的變化超過預(yù)定參考值的請(qǐng)求信號(hào)psreq2變成激活狀態(tài)時(shí)，第二時(shí)鐘調(diào)整單元32改變從第一時(shí)鐘調(diào)整單元31輸出的分頻比的數(shù)字信號(hào)值使得待輸出的時(shí)鐘數(shù)目(即時(shí)鐘頻率)在可用設(shè)置范圍內(nèi)變得盡可能小。解碼器DEC2對(duì)從第二時(shí)鐘調(diào)整單元32輸出的分頻比的數(shù)字信號(hào)值解碼并且向時(shí)鐘生成電路15的頻率設(shè)置電路DIV輸出解碼值作為分頻控制信號(hào)div。圖12是時(shí)鐘控制電路14的放大圖。參照?qǐng)D12以更具體方式說明時(shí)鐘控制電路14的具體例子。定時(shí)生成電路33根據(jù)時(shí)鐘信號(hào)ccck生成執(zhí)行信號(hào)check。執(zhí)行信號(hào)check是具有可以通過將時(shí)鐘信號(hào)ccck的周期與整數(shù)相乘而獲得的長(zhǎng)周期的時(shí)鐘信號(hào)。與執(zhí)行信號(hào)check的上升沿和下降沿同步地重復(fù)執(zhí)行涉及根據(jù)本發(fā)明的時(shí)鐘頻率控制的系列過程。需要確定執(zhí)行信號(hào)check的周期使得可以在用來平滑電流變化的旁路電容器Cl的時(shí)間常數(shù)內(nèi)執(zhí)行時(shí)鐘周期的反饋控制。指示分頻比的3位數(shù)字信號(hào)d[2:0]存儲(chǔ)于寄存器REG中。圖13A是示出了在數(shù)字信號(hào)d[2:0]與數(shù)字信號(hào)div0[4:0](后文說明)之間的關(guān)系的表。圖13A也示出了在數(shù)字信號(hào)d[2:0]與分頻比之間的關(guān)系。在這一實(shí)施例中，可以設(shè)置值1、2、4、8和16作為分頻比，并且它們分別對(duì)應(yīng)于作為3位數(shù)字值d[2:0]的3’ h0、3’ hl、3’ h2、3’ h3和3’ h4。解碼器DECl將存儲(chǔ)于寄存器REG中的指示分頻比的3位數(shù)字信號(hào)d[2:0]轉(zhuǎn)換成5位數(shù)字信號(hào)div0[4:0]。如圖13A中所示，當(dāng)分頻比為I時(shí)，時(shí)鐘數(shù)目(下文也稱為“時(shí)鐘數(shù)”)變成16/16。因此分配值5’ hlO作為5位數(shù)字信號(hào)。當(dāng)分頻比為2時(shí)，時(shí)鐘數(shù)變成 8/16。因此分配值5’h08作為5位數(shù)字信號(hào)。當(dāng)分頻比為4時(shí)，時(shí)鐘數(shù)變成4/16。因此分配值5’h04作為5位數(shù)字信號(hào)。當(dāng)分頻比為8時(shí)，時(shí)鐘數(shù)變成2/16。因此分配值5’h02作為5位數(shù)字信號(hào)。另外，當(dāng)分頻比為16時(shí)，時(shí)鐘數(shù)變成1/16。因此分配值5’h01作為5位數(shù)字信號(hào)。當(dāng)請(qǐng)求信號(hào)psreql變成激活狀態(tài)時(shí)，第一時(shí)鐘調(diào)整單元31輸出通過將數(shù)字信號(hào)div0[4:0]的值減一而獲得的數(shù)字信號(hào)div 1[4:0]。圖13B是示出了 5位數(shù)字信號(hào)divl[4:0]可以取用的值的表。如圖13B中所示，數(shù)字信號(hào)divl[4:0]可以取用與十七個(gè)時(shí)鐘數(shù)0/16至16/16對(duì)應(yīng)的數(shù)字值5’ h00至5’ hlO。圖14A是示出了第一時(shí)鐘調(diào)整單元31執(zhí)行的時(shí)鐘頻率控制的曲線圖。圖14A示出了其中設(shè)置的分頻比為I的情況。因此，從圖12中所示解碼器DECl輸出的5位數(shù)字信號(hào)div0[4:0]的值為5’hlO。如圖14A中所示，當(dāng)請(qǐng)求信號(hào)psreql變成激活狀態(tài)時(shí)，第一時(shí)鐘調(diào)整單元31輸出比5’hlO小一的5’hOF作為數(shù)字信號(hào)divl [4:0]。當(dāng)請(qǐng)求信號(hào)psreql的激活狀態(tài)繼續(xù)時(shí)，第一時(shí)鐘調(diào)整單元31繼續(xù)輸出比先前信號(hào)小一的數(shù)字信號(hào)divl[4:0]。然而數(shù)字信號(hào)divl [4:0]的下限為5’ hOOo另一方面，當(dāng)請(qǐng)求信號(hào)psreql在非激活狀態(tài)中時(shí)，第一時(shí)鐘調(diào)整單元31輸出比先前信號(hào)大一的數(shù)字信號(hào)divl [4:0]。然而數(shù)字信號(hào)divl [4:0]的上限是與設(shè)置的分頻比對(duì)應(yīng)的數(shù)字信號(hào)div0[4:0]。因此如圖14A中所示，當(dāng)請(qǐng)求信號(hào)psreql在數(shù)字信號(hào)divl [4:0]已經(jīng)為上限值(5’hlO)的狀態(tài)中變成非激活狀態(tài)時(shí)，數(shù)字信號(hào)divl[4:0]的值保持于上限值(5，hlO)。當(dāng)請(qǐng)求信號(hào)pSreq2變成激活狀態(tài)時(shí)，第二時(shí)鐘調(diào)整單元32輸出通過在可用設(shè)置范圍內(nèi)盡可能多地減少輸入數(shù)字信號(hào)divl [4:0]的值而獲得的數(shù)字信號(hào)div2 [4:0]。圖13B也示出了 5位數(shù)字信號(hào)div2[4:0]可以取用的值以及用于數(shù)字信號(hào)divl[4:0]的值。如圖13B中所示，數(shù)字信號(hào)div2[4:0]可以取用與十七個(gè)時(shí)鐘數(shù)0/16至16/16對(duì)應(yīng)的數(shù)字值5，h00 至 5，hlO。圖14B是示出了第二時(shí)鐘調(diào)整單元32執(zhí)行的時(shí)鐘頻率控制的曲線圖。圖14B示出了其中設(shè)置的分頻比為I的情況。因此，從圖12中所示解碼器DECl輸出的5位數(shù)字信號(hào)div0[4:0]的值為5’hlO。當(dāng)請(qǐng)求信號(hào)psreq2變成激活狀態(tài)時(shí)，第二時(shí)鐘調(diào)整單元32輸出數(shù)字信號(hào)div2[4:0]可以取用的最小值5’ hOO作為5位數(shù)字信號(hào)div2[4:0]。另一方面，當(dāng)請(qǐng)求信號(hào)psreq2在非激活狀態(tài)中時(shí)，第二時(shí)鐘調(diào)整單元32輸出比先前信號(hào)大一的數(shù)字信號(hào)div2[4:0]。然而數(shù)字信號(hào)div2[4:0]的上限是與設(shè)置的分頻比對(duì)應(yīng)的數(shù)字信號(hào)divO [4:0]。因此如圖14B中所示，當(dāng)請(qǐng)求信號(hào)psreq2在數(shù)字信號(hào)div2 [4:0]已經(jīng)為上限值(5’hlO)的狀態(tài)中變成非激活狀態(tài)時(shí)，數(shù)字信號(hào)div2[4:0]的值保持于上限值(5，hlO)。如圖12中所示，解碼器DEC2根據(jù)輸入的5位數(shù)字信號(hào)div2[4:0]生成16位脈沖有效信號(hào)cpvld[15:0]和模式信號(hào)ckmode[l:0]并且輸出生成的信號(hào)。另外，解碼器DEC2根據(jù)數(shù)字信號(hào)div2[4:0]的值的改變輸出用于請(qǐng)求改變時(shí)鐘頻率的請(qǐng)求信號(hào)chgreq。請(qǐng)求信號(hào)chgreq是無論數(shù)字信號(hào)div2[4:0]的值何時(shí)改變都改變輸出電平的翻轉(zhuǎn)(toggle)信號(hào)。注意上文描述的分頻控制信號(hào)div由脈沖有效信號(hào)cpvld[15:0]、模式 信號(hào)ckmode[l:0]和請(qǐng)求信號(hào)chgreq組成。圖13C是示出了在數(shù)字信號(hào)div2[4:0]、脈沖有效信號(hào)cpvld[15:0]和模式信號(hào)ckmode[l:0]之間的關(guān)系的表。如圖13C中所示，當(dāng)數(shù)字信號(hào)div2[4:0] =5’hl0時(shí)，時(shí)鐘數(shù)為16/16。因此分配其中每個(gè)位具有高電平(“I”)的值16’ hFFFF作為16位脈沖有效信號(hào)cpvld[15:0]的值。當(dāng)數(shù)字信號(hào)div2[4:0] = 5’hOF時(shí)，時(shí)鐘數(shù)為15/16。即，按照十六個(gè)時(shí)鐘中一次的比率省略時(shí)鐘。因此分配其中僅一位具有低電平(“O”)的值16’hFFFE作為16位脈沖有效信號(hào)cpvld[15:0]的值。當(dāng)數(shù)字信號(hào)div2[4:0] = 5’hOE時(shí)，時(shí)鐘數(shù)為14/16。也就是說，按照十六個(gè)時(shí)鐘中兩次的比率(八個(gè)時(shí)鐘中一次)省略時(shí)鐘。因此分配值16’hFEFE(其中在二進(jìn)制表達(dá)中低電平(“O”)按照八位中一次的比率存在)作為16位脈沖有效信號(hào)cpvld[15:0]的值。以這一方式，對(duì)于其中時(shí)鐘數(shù)為15/16的數(shù)字信號(hào)div2[4:0] = 5’ hOF至其中時(shí)鐘數(shù)為9/16的數(shù)字信號(hào)div2[4:0] =5’h09，分配信號(hào)圖案(其中省略的時(shí)鐘均勻布置于十六個(gè)時(shí)鐘之中)作為16位脈沖有效信號(hào)cpvld[15:0]的值。圖13C示出了這樣的信號(hào)圖案的具體例子。對(duì)于其中時(shí)鐘數(shù)等于或者少于8/16的數(shù)字信號(hào)div2[4:0]，布置它們?nèi)缦?。首先?duì)于其中時(shí)鐘數(shù)為8/16的數(shù)字信號(hào)div2[4:0] = 5’ h08,由于分頻比為2，所以分配值16’hAAAA(其中交替布置低電平(“O”)和高電平(“I”))。對(duì)于其中時(shí)鐘數(shù)為4/16的數(shù)字信號(hào)div2[4:0] = 5’ h04,由于分頻比為4，所以分配值16’ hCCCC (其中交替布置兩個(gè)連續(xù)低電平(“O”)和兩個(gè)連續(xù)高電平(“I”))。對(duì)于其中時(shí)鐘數(shù)為2/16的數(shù)字信號(hào)div2[4:0] = 5’ h02,由于分頻比為8，所以分配值16’ hFOFO (其中交替布置四個(gè)連續(xù)低電平(“O”)和四個(gè)連續(xù)高電平(“I”))。對(duì)于其中時(shí)鐘數(shù)為1/16的數(shù)字信號(hào)div2[4:0]=5’h01，由于分頻比為16，所以分配值16’hFFCC(其中交替布置八個(gè)連續(xù)低電平(“O”)和八個(gè)連續(xù)高電平(“I”))。在圖13C中也示出了其它數(shù)字信號(hào)div2[4:0]。無需贅言，根據(jù)時(shí)鐘數(shù)分配脈沖有效信號(hào)cpvld[15:0]的信號(hào)模式并不限于上文描述的分配。后文說明模式信號(hào)ckmode [1:0]。
再次參照?qǐng)D4，說明時(shí)鐘生成電路15的內(nèi)部配置。如圖4中所示，時(shí)鐘生成電路15包括相位同步電路PLL和頻率設(shè)置電路DIV。相位同步電路PLL輸出通過倍增輸入時(shí)鐘信號(hào)ckin的頻率而獲得的時(shí)鐘信號(hào)pllouto頻率設(shè)置電路DIV基于從時(shí)鐘控制電路14輸出的分頻控制信號(hào)div對(duì)從相位同步電路PLL輸出的時(shí)鐘信號(hào)pllout分頻并且由此輸出時(shí)鐘信號(hào)cpuck。下文參照?qǐng)D15說明頻率設(shè)置電路DIV的細(xì)節(jié)。圖15是頻率設(shè)置電路DIV的電路圖。如圖15中所示，頻率設(shè)置電路DIV包括十八個(gè)D觸發(fā)器H)至F17、十七個(gè)AND門O至
16、OR門01、XOR門XI、兩個(gè)選擇器SI和S2以及延遲電路Dl。如先前描述的那樣，請(qǐng)求信號(hào)chgreq是無論數(shù)字信號(hào)div2 [4:0]的值何時(shí)改變都改變輸出電平的翻轉(zhuǎn)信號(hào)。延遲電路Dl通過根據(jù)時(shí)鐘信號(hào)ck2b (后文說明)將請(qǐng)求信號(hào)·chgreq的輸出電平的改變延遲預(yù)定時(shí)段來生成觸發(fā)信號(hào)。D觸發(fā)器F9和FlO使用這一觸發(fā)信號(hào)以分別取得模式信號(hào)ckmOde[l:0]和脈沖有效信號(hào)cpvld[15:0]。因此，延遲電路Dl的輸出連接到D觸發(fā)器F9和FlO的時(shí)鐘輸入。另外，模式信號(hào)ckmode [I: O]被輸入到D觸發(fā)器F9的數(shù)據(jù)輸入。脈沖有效信號(hào)cpvld[15:0]被輸入到D觸發(fā)器FlO的數(shù)據(jù)輸入。相位同步電路PLL輸出的時(shí)鐘信號(hào)pllout被輸入到D觸發(fā)器F8的時(shí)鐘輸入。另外向D觸發(fā)器F8的數(shù)據(jù)輸入反饋通過反相從D觸發(fā)器F8的非反相輸出端輸出的時(shí)鐘信號(hào)ck2而獲得的時(shí)鐘信號(hào)ck2b。這一時(shí)鐘信號(hào)ck2b也被輸入到D觸發(fā)器H)至F7和Fll至F15的時(shí)鐘輸入。向D觸發(fā)器H)的數(shù)據(jù)輸入反饋D觸發(fā)器F7的非反相輸出信號(hào)的反相信號(hào)(即D觸發(fā)器F7的反相輸出信號(hào))。D觸發(fā)器H)的非反相輸出信號(hào)f0被輸入到相鄰D觸發(fā)器Fl的數(shù)據(jù)輸入并且也輸入到AND門8和15。另外向AND門O和7輸入D觸發(fā)器H)的非反相輸出信號(hào)f0的反相信號(hào)fOn (即D觸發(fā)器FO的反相輸出信號(hào))。D觸發(fā)器Fl的非反相輸出信號(hào)f I被輸入到相鄰D觸發(fā)器F2的數(shù)據(jù)輸入并且也輸入到AND門7和14。另外向AND門6和15輸入D觸發(fā)器Fl的非反相輸出信號(hào)fl的反相信號(hào)fin (即D觸發(fā)器Fl的反相輸出信號(hào))。D觸發(fā)器F2的非反相輸出信號(hào)f2被輸入到相鄰D觸發(fā)器F3的數(shù)據(jù)輸入并且也輸入到AND門6和13。另外向AND門5和14輸入D觸發(fā)器F2的非反相輸出信號(hào)f2的反相信號(hào)f2n(即D觸發(fā)器F2的反相輸出信號(hào))。D觸發(fā)器F3的非反相輸出信號(hào)f3被輸入到相鄰D觸發(fā)器F4的數(shù)據(jù)輸入并且也輸入到AND門5和12。另外向AND門4和13輸入D觸發(fā)器F3的非反相輸出信號(hào)f3的反相信號(hào)f3n(即D觸發(fā)器F3的反相輸出信號(hào))。D觸發(fā)器F4的非反相輸出信號(hào)f4被輸入到相鄰D觸發(fā)器F5的數(shù)據(jù)輸入并且也輸入到AND門4和11。另外向AND門3和12輸入D觸發(fā)器F4的非反相輸出信號(hào)f4的反相信號(hào)f4n(即D觸發(fā)器F4的反相輸出信號(hào))。D觸發(fā)器F5的非反相輸出信號(hào)f5被輸入到相鄰D觸發(fā)器F6的數(shù)據(jù)輸入并且也輸入到AND門3和10。另外向AND門2和11輸入D觸發(fā)器F5的非反相輸出信號(hào)f5的反相信號(hào)f5n (即D觸發(fā)器F5的反相輸出信號(hào))。D觸發(fā)器F6的非反相輸出信號(hào)f6被輸入到相鄰D觸發(fā)器F7的數(shù)據(jù)輸入并且也輸入到AND門2和9。另外向AND門I和10輸入D觸發(fā)器F6的非反相輸出信號(hào)f6的反相信號(hào)f6n (即D觸發(fā)器F6的反相輸出信號(hào))。另外向AND門I和8輸入D觸發(fā)器F7的非反相輸出信號(hào)f7。另外如上文描述的那樣向D觸發(fā)器H)的數(shù)據(jù)輸入反饋并且也向AND門O和9輸入D觸發(fā)器F7的非反相輸出信號(hào)f7的反相信號(hào)f7n(即D觸發(fā)器F7的反相輸出信號(hào))。如上文描述的那樣，向AND門O輸入D觸發(fā)器FO的反相輸出信號(hào)fOn和D觸發(fā)器F7的反相輸出信號(hào)f7n。另外也向AND門O輸入脈沖有效信號(hào)cpvld
。然后從AND門O輸出有效信號(hào)ckOOvld。如后文具體描述的那樣,脈沖信號(hào)由D觸發(fā)器FO的反相輸出信號(hào)fOn和D觸發(fā)器F7的反相輸出信號(hào)f7n形成。脈沖有效信號(hào)cpvld
確定這一脈沖信號(hào) 的輸出的有效/無效。也就是說，當(dāng)脈沖有效信號(hào)cpvld
在高電平時(shí)，輸出這一脈沖信號(hào)。另一方面，當(dāng)脈沖有效信號(hào)cpvld
在低電平時(shí)，不輸出這一脈沖信號(hào)。這對(duì)于其它AND門生成的脈沖信號(hào)而言也成立。向AND門I輸入D觸發(fā)器F6的反相輸出信號(hào)f6n和D觸發(fā)器F7的非反相輸出信號(hào)f7。另外也向AND門I輸入脈沖有效信號(hào)cpvld[l]。然后從AND門I輸出有效信號(hào)ckOlvldo向AND門2輸入D觸發(fā)器F5的反相輸出信號(hào)f5n和D觸發(fā)器F6的非反相輸出信號(hào)f6。另外也向AND門2輸入脈沖有效信號(hào)cpvld[2]。然后從AND門2輸出有效信號(hào)ck02vldo向AND門3輸入D觸發(fā)器F4的反相輸出信號(hào)f4n和D觸發(fā)器F5的非反相輸出信號(hào)f5。另外也向AND門3輸入脈沖有效信號(hào)cpvld[3]。然后從AND門3輸出有效信號(hào)ck03vldo向AND門4輸入D觸發(fā)器F3的反相輸出信號(hào)f3n和D觸發(fā)器F4的非反相輸出信號(hào)f4。另外也向AND門4輸入脈沖有效信號(hào)cpvld[4]。然后從AND門4輸出有效信號(hào)ck04vldo向AND門5輸入D觸發(fā)器F2的反相輸出信號(hào)f2n和D觸發(fā)器F3的非反相輸出信號(hào)f3。另外也向AND門5輸入脈沖有效信號(hào)cpvld[5]。然后從AND門5輸出有效信號(hào)ck05vldo向AND門6輸入D觸發(fā)器Fl的反相輸出信號(hào)fin和D觸發(fā)器F2的非反相輸出信號(hào)f2。另外也向AND門6輸入脈沖有效信號(hào)cpvld[6]。然后從AND門6輸出有效信號(hào)ck06vldo向AND門7輸入D觸發(fā)器H)的反相輸出信號(hào)fOn和D觸發(fā)器Fl的非反相輸出信號(hào)H。另外也向AND門7輸入脈沖有效信號(hào)cpvld[7]。然后從AND門7輸出有效信號(hào)ck07vldo向AND門8輸入D觸發(fā)器H)的非反相輸出信號(hào)f0和D觸發(fā)器F7的非反相輸出信號(hào)f7。另外也向AND門8輸入脈沖有效信號(hào)cpvld[8]。然后從AND門8輸出有效信號(hào)ck08vldo向AND門9輸入D觸發(fā)器F6的非反相輸出信號(hào)f6和D觸發(fā)器F7的反相輸出信號(hào)f7n。另外也向AND門9輸入脈沖有效信號(hào)cpvld[9]。然后從AND門9輸出有效信號(hào)ck09vldo向AND門10輸入D觸發(fā)器F5的非反相輸出信號(hào)f5和D觸發(fā)器F6的反相輸出信號(hào)f6n。另外也向AND門10輸入脈沖有效信號(hào)cpvld[10]。然后從AND門10輸出有效信號(hào) cklOvldo向AND門11輸入D觸發(fā)器F4的非反相輸出信號(hào)f4和D觸發(fā)器F5的反相輸出信號(hào)f5n。另外也向AND門11輸入脈沖有效信號(hào)cpvld[ll]。然后從AND門11輸出有效信號(hào) ckllvld。向AND門12輸入D觸發(fā)器F3的非反相輸出信號(hào)f3和D觸發(fā)器F4的反相輸出信號(hào)f4n。另外也向AND門12輸入脈沖有效信號(hào)cpvld[12]。然后從AND門12輸出有效信號(hào) ckl2vld。
向AND門13輸入D觸發(fā)器F2的非反相輸出信號(hào)f2和D觸發(fā)器F3的反相輸出信號(hào)f3n。另外也向AND門13輸入脈沖有效信號(hào)cpvld[13]。然后從AND門13輸出有效信號(hào) ckl3vld。向AND門14輸入D觸發(fā)器Fl的非反相輸出信號(hào)f I和D觸發(fā)器F2的反相輸出信號(hào)f2n。另外也向AND門14輸入脈沖有效信號(hào)cpvld[14]。然后從AND門14輸出有效信號(hào) ckl4vld。向AND門15輸入D觸發(fā)器H)的非反相輸出信號(hào)f0和D觸發(fā)器Fl的反相輸出信號(hào)fin。另外也向AND門15輸入脈沖有效信號(hào)cpvld[15]。然后從AND門15輸出有效信號(hào) ckl5vlcL向OR門01輸入從AND門O至15輸出的有效信號(hào)ckOOvld至ckl5vld。OR門01的輸出連接到D觸發(fā)器F14的數(shù)據(jù)輸入并且根據(jù)時(shí)鐘信號(hào)ck2b被取入D觸發(fā)器F14中。然后從D觸發(fā)器F14輸出它作為用于波形模式的時(shí)鐘信號(hào)ckw。這一時(shí)鐘信號(hào)ckw被輸入到選擇器SI的O輸入、XOR門Xl的輸入之一和AND門16的輸入之一。也就是說，基于這一時(shí)鐘信號(hào)ckw生成用于其它模式的時(shí)鐘信號(hào)。時(shí)鐘信號(hào)ck2被輸入到AND門16的另一輸入。因此從AND門16輸出用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg。同時(shí)向XOR門Xl的另一輸入反饋D觸發(fā)器F15的非反相輸出信號(hào)，該D觸發(fā)器的數(shù)據(jù)輸入連接到XOR門Xl的輸出。這一 D觸發(fā)器F15的非反相輸出信號(hào)是用于翻轉(zhuǎn)模式的時(shí)鐘信號(hào)ckt。這一時(shí)鐘信號(hào)ckt被輸入到選擇器SI的I輸入。選擇器SI由模式信號(hào)ckmode[l]控制。也就是說，當(dāng)模式信號(hào)ckmode[l]為高電平(“I”)時(shí)選擇用于翻轉(zhuǎn)模式的時(shí)鐘信號(hào)ckt (該時(shí)鐘信號(hào)被輸入到選擇器SI的I輸入)，而當(dāng)模式信號(hào)ckm0de[l]為低電平(“O”)時(shí)選擇用于波形模式的時(shí)鐘信號(hào)ckw(該時(shí)鐘信號(hào)被輸入到選擇器SI的O輸入)。選擇器SI的輸出被輸入到D觸發(fā)器F16的數(shù)據(jù)輸入。另外從D觸發(fā)器F16的非反相輸出端輸出時(shí)鐘信號(hào)cksO。這一時(shí)鐘信號(hào)cksO被輸入到選擇器S2的I輸入。用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg被輸入到選擇器S2的O輸入。注意通過D觸發(fā)器F12以及上文描述的D觸發(fā)器F9向選擇器SI輸入模式信號(hào)ckmode [I]。選擇器S2由模式信號(hào)ckmode
控制。也就是說，當(dāng)模式信號(hào)ckmode
為高電平(“I”)時(shí)選擇時(shí)鐘信號(hào)cksO (該時(shí)鐘信號(hào)被輸入到選擇器S2的I輸入)，而當(dāng)模式信號(hào)ckmode
為低電平(“O”)時(shí)選擇用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg(該時(shí)鐘信號(hào)被輸入到選擇器S2的O輸入)。從選擇器S2輸出的時(shí)鐘信號(hào)cksl被輸入到D觸發(fā)器F17的數(shù)據(jù)輸入。注意時(shí)鐘信號(hào)Pllout被輸入到D觸發(fā)器F17的時(shí)鐘輸入。然后從D觸發(fā)器F17的非反相輸入端輸出頻率設(shè)置電路DIV的輸出時(shí)鐘信號(hào)cpuck。注意通過D觸發(fā)器Fll和F13以及上文描述的D觸發(fā)器F9向選擇器S2輸入模式信號(hào)ckmode [O]。接著通過使用圖16中所示定時(shí)圖來說明頻率設(shè)置電路DIV的操作。圖16是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的例子。在圖的第一行中示出了脈沖有效信號(hào)cpcvld[15:0]。在圖16中所示例子中示出了其中 cpcvld[15:0] = 16，hAAAA = 16，bl010_1010_1010_1010 和時(shí)鐘數(shù)為 8/16(這是圖13中列舉的組合之一)的情況。在第二行中示出了模式信號(hào)ckmode [I: O]。如圖13C中所示，在這一實(shí)施例中，當(dāng)時(shí)鐘數(shù)在范圍0/16至8/16中時(shí)，模式信號(hào)ckmode [1:2] = 2’ b01并且采用用于波形模式的時(shí)鐘信號(hào)ckw。 在第三行中示出了時(shí)鐘信號(hào)pul lout。在第四行中示出了時(shí)鐘信號(hào)ck2。在第五行中不出了時(shí)鐘信號(hào)ck2b。時(shí)鐘信號(hào)ck2與時(shí)鐘信號(hào)pullout同步并且通過將時(shí)鐘信號(hào)pullout的頻率與二相除來獲得。時(shí)鐘信號(hào)ck2b是時(shí)鐘信號(hào)ck2的反相信號(hào)。該時(shí)鐘信號(hào)ck2是具有可以從頻率設(shè)置電路DIV輸出的最大頻率的時(shí)鐘信號(hào)。在第6行至第21行中示出了分別從AND門O至15輸出的有效信號(hào)ckOOvld至ckl5vld。在這一實(shí)施例中，由于脈沖有效信號(hào)cpcvld[15:0]=16，bl010_1010_1010_1010，所以有效信號(hào) ckOOvld、ck02vld、ck04vld、ck06vld、ck08vld、cklOvld、ckl2vld 和 ckl4vld 在低電平。另一方面，有效信號(hào) ckOlvld、ck03vld、ck05vld>ck07vld、ck09vld、ckllvld、ckl3vld 和 ckl5vld 在高電平。在第22行(從底部起的第六行)中示出了從D觸發(fā)器F 14的非反相輸出端輸出的用于波形模式的時(shí)鐘信號(hào)Ckw。這一時(shí)鐘信號(hào)Ckw是通過將OR門01的輸出信號(hào)延遲與時(shí)鐘信號(hào)ck2b的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。在從底部起的第五行中示出了從AND門16 (向該AND門輸入時(shí)鐘信號(hào)ckw和時(shí)鐘信號(hào)ck2)輸出的用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg。在從底部起的第四行中示出了從D觸發(fā)器F15的非反相輸出端輸出的用于翻轉(zhuǎn)模式的時(shí)鐘信號(hào)ckt。這一時(shí)鐘信號(hào)ckt是通過將XOR門Xl (向該XOR門輸入時(shí)鐘信號(hào)ckw和時(shí)鐘信號(hào)ckt本身)的輸出信號(hào)延遲與時(shí)鐘信號(hào)ck2b的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。在從底部起的第三行中示出了從D觸發(fā)器F16的非反相輸出端輸出的時(shí)鐘信號(hào)cksOo注意由于ckmode[l] = O,所以選擇時(shí)鐘信號(hào)ckw作為選擇器SI的輸出。另外時(shí)鐘信號(hào)cksO是通過將時(shí)鐘信號(hào)ckw延遲與時(shí)鐘信號(hào)ck2b的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。在從底部起的第二行中示出了從選擇器S2輸出的時(shí)鐘信號(hào)cksl。注意由于ckmode
= 1，所以選擇時(shí)鐘信號(hào)cksO作為選擇器S2的輸出。也就是說，在從底部起的第三行中的時(shí)鐘信號(hào)cksO是與在從底部起的第二行中的時(shí)鐘信號(hào)cksl相同的信號(hào)。在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。時(shí)鐘信號(hào)cpuck是通過將時(shí)鐘信號(hào)cksl延遲與時(shí)鐘信號(hào)pllout的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。接著通過使用圖17中所示定時(shí)圖來說明時(shí)鐘門控模式。圖17是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子。除了在第二行中示出的模式信號(hào)ckmOde[l:0]、在從底部起的第二行中示出的時(shí)鐘信號(hào)cksl和在末行中示出的時(shí)鐘信號(hào)cpuck之外的信號(hào)與圖16中所示的那些相同，因此省略它們的說明。在時(shí)鐘門控模式的情況下，在第二行中示出的模式信號(hào)ckmode[l:0]具有值
2，b00 ο在從底部起的第二行中示出了從選擇器S2輸出的時(shí)鐘信號(hào)cksl。注意由于ckmode [O] = 0，所以選擇從AND門16 (向該AND門輸入時(shí)鐘信號(hào)ckw和時(shí)鐘信號(hào)ck2)輸出的用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg作為選擇器S2的輸出。也就是說，這一時(shí)鐘信號(hào)cksl 是與在從底部起的第五行中示出的時(shí)鐘信號(hào)ckg相同的信號(hào)。 在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。時(shí)鐘信號(hào)cpuck是通過將時(shí)鐘信號(hào)cksl延遲與時(shí)鐘信號(hào)pllout的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。接著通過使用圖18中所示定時(shí)圖來說明翻轉(zhuǎn)模式。圖18是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子。除了在第二行中示出的模式信號(hào)ckmOde[l:0]、在從底部起的第三行中示出的時(shí)鐘信號(hào)cksO、在從底部起的第二行中示出的時(shí)鐘信號(hào)cksl和在末行中示出的時(shí)鐘信號(hào)cpuck之外的信號(hào)與圖16中所示那些相同，因此省略它們的說明。在翻轉(zhuǎn)模式的情況下，在第二行中示出的模式信號(hào)ckmode [1:0]具有值2’ bll。在從底部起的第三行中示出了從D觸發(fā)器F16的非反相輸出端輸出的時(shí)鐘信號(hào)cksOo注意由于ckmode[l] = I,選擇在從底部起的第四行中的時(shí)鐘信號(hào)ckt作為選擇器SI的輸出。另外，時(shí)鐘信號(hào)cksO是通過將時(shí)鐘信號(hào)ckt延遲與時(shí)鐘信號(hào)ck2b的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。在從底部起的第二行中示出了從選擇器S2輸出的時(shí)鐘信號(hào)cksl。注意由于ckmode
= 1，選擇時(shí)鐘信號(hào)cksO作為選擇器S2的輸出。也就是說，在從底部起的第三行中的時(shí)鐘信號(hào)cksO是與在從底部起的第二行中的時(shí)鐘信號(hào)cksl相同的信號(hào)。在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。時(shí)鐘信號(hào)cpuck是通過將時(shí)鐘信號(hào)cksl延遲與時(shí)鐘信號(hào)pllout的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。圖13C中所示模式信號(hào)ckmode [1:0]僅為例子，因此上文描述的三個(gè)模式可以在需要出現(xiàn)時(shí)適當(dāng)?shù)赜糜诓煌康?。接著通過使用圖19中所示定時(shí)圖來說明頻率設(shè)置電路DIV的操作。圖19是用于說明頻率設(shè)置電路DIV的操作的定時(shí)圖的另一例子。在圖的第一行中示出了脈沖有效信號(hào)cpcvld[15:0]。在圖19中所不例子中不出了其中cpcvld[15:0] = 16’ hEEEE =16’ blll0_1110_1110_1110和時(shí)鐘數(shù)為12/16(這是圖13中列舉的組合之一)的情況。在第二行中示出了模式信號(hào)ckmode[1:0]。如圖13C中所示，在這一實(shí)施例中，當(dāng)時(shí)鐘數(shù)在范圍9/16至16/16中時(shí)，模式信號(hào)ckmode[1:0] = 2’b00并且采用用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg。在第三行中的時(shí)鐘信號(hào)pllout、在第四行中的時(shí)鐘信號(hào)ck2和在第五行中的時(shí)鐘信號(hào)ck2b與圖16中的時(shí)鐘信號(hào)相同，因此省略它們的說明。在第6行至第21行中示出了分別從AND門O至15輸出的有效信號(hào)ckOOvld至ckl5vld。在這一實(shí)施例中，由于脈沖有效信號(hào)cpcvld[15:0]=16，blll0_1110_1110_1110，所以有效信號(hào) ckOOvld、ck04vld、ck08vld 和 ckl2vld 在低電平。另一方面，有效信號(hào) ck01vld、ck02vld、ck03vld、ck05vld、ck06vld、ck07vld、ck09vld、cklOvld、ckllvld、ckl3vld、ckl4vld 和 ckl5vld 在高電平。在從底部起的第三行中示出了從D觸發(fā)器F14的非反相輸出端輸出的用于波形模式的時(shí)鐘信號(hào)ckw。這一時(shí)鐘信號(hào)ckw是通過將OR門01的輸出信號(hào)延遲與時(shí)鐘信號(hào)ck2b的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。在從底部起的第二行中示出了從AND門16 (向該AND門輸入時(shí)鐘信號(hào)ckw和時(shí)鐘信號(hào)ck2)輸出的用于時(shí)鐘門控模式的時(shí)鐘信號(hào)ckg。注意由于ckmode
= O,所以從選擇器S2輸出的時(shí)鐘信號(hào)cksl為時(shí)鐘信號(hào)ckg。在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。時(shí)鐘信號(hào)cpuck是通過將時(shí)鐘信號(hào)cksl延遲與時(shí)鐘信號(hào)pllout的一個(gè)周期相等的數(shù)量而獲得的信號(hào)。
經(jīng)常將分頻比設(shè)置成表達(dá)為2n(n為整數(shù))的值(比如2、4、8和16)。因此當(dāng)在多核處理器11用具有最大頻率的時(shí)鐘信號(hào)cpuck操作的狀態(tài)中需要暫時(shí)降低多核處理器11的頻率時(shí)，必須從最大頻率的1/2、1/4、1/8、1/16等選擇降低的頻率。與此對(duì)照，根據(jù)這一實(shí)施例的頻率設(shè)置電路DIV允許按更小步長(zhǎng)調(diào)整頻率。接著通過使用圖20中所示定時(shí)圖來說明整個(gè)時(shí)鐘頻率控制操作。圖20是用于說明整個(gè)時(shí)鐘頻率控制操作的定時(shí)圖的例子。在圖的第一行中示出了向時(shí)鐘控制電路14供應(yīng)的時(shí)鐘信號(hào)ccck。在第二行中示出了執(zhí)行信號(hào)check。在第三行中示出了最大允許值thmax[15:0]。注意在這一例子中thmax[15:0]=3000。在第四行中示出了允許變化thdel [15:0]。注意在這一例子中thdel [15:0]=800。在第五行中示出了總值和[15:0]。響應(yīng)于執(zhí)行信號(hào)check的上升沿更新它的值。在第六行中示出了變化del [15:0]。響應(yīng)于執(zhí)行信號(hào)check的上升沿更新它的值。在第七行中示出了請(qǐng)求信號(hào)psreql。在其中總值和[15:0]等于4000并且因此總值和[15:0]超過thmax[15:0] = 3000的時(shí)段中，請(qǐng)求信號(hào)pereql在高電平。在其它時(shí)段中，請(qǐng)求信號(hào)psreql在低電平。在第八行中示出了請(qǐng)求信號(hào)psreq2。在其中變化del [15:0]等于1300并且因此變化del [15:0]超過thdel [15:0] = 800的時(shí)段中，請(qǐng)求信號(hào)pereq2在高電平。在其它時(shí)段中，請(qǐng)求信號(hào)psreq2在低電平。注意其中請(qǐng)求信號(hào)psreq2在高電平的時(shí)段與其中請(qǐng)求信號(hào)psreql在高電平的時(shí)段重合。在第九行中示出了指示分頻比的3位數(shù)字信號(hào)d[2:0]。在這一例子中，數(shù)字信號(hào)d[2:0] = 3，h0并且分頻比=I。在第十行中示出了指示分頻比的5位數(shù)字信號(hào)div0[4:0]。在這一例子中，數(shù)字信號(hào)div0[4:0] = 5，hlO并且輸出時(shí)鐘數(shù)(頻率)=16/16。在第十一行中示出了從第一時(shí)鐘調(diào)整單元31輸出的5位數(shù)字信號(hào)divl [4:0]。第一時(shí)鐘調(diào)整單元31在執(zhí)行信號(hào)check的下降沿校驗(yàn)請(qǐng)求信號(hào)psreql的輸出電平并且更新數(shù)字信號(hào)divl [4:0]的值。注意，響應(yīng)于請(qǐng)求信號(hào)psreql在請(qǐng)求信號(hào)psreql變成高電平僅持續(xù)一個(gè)時(shí)段時(shí)的改變，數(shù)字信號(hào)divl [4:0]的值從5’hlO改變成5’hOF。然后，數(shù)字信號(hào)div0[4:0]在下一時(shí)段中再次恢復(fù)成5’ hlO。在第十二行中示出了從第二時(shí)鐘調(diào)整單元32輸出的5位數(shù)字信號(hào)div2 [4:0]。第二時(shí)鐘調(diào)整單元32在執(zhí)行信號(hào)check的下降沿校驗(yàn)請(qǐng)求信號(hào)psreq2的輸出電平并且更新數(shù)字信號(hào)div2[4:0]的值。注意響應(yīng)于請(qǐng)求信號(hào)psreq2在請(qǐng)求信號(hào)psreq2變成高電平僅持續(xù)一個(gè)時(shí)段時(shí)的改變，數(shù)字信號(hào)div2[4:0]的值從5’hlO改變成5’h00。然后，數(shù)字信號(hào)div2[4:0]的值在下一時(shí)段中和之后一次加一并且最終恢復(fù)成5’ hlO。在第十三行(從底部起的第四行)中示出了 16位時(shí)鐘有效信號(hào)ckvld[15:0]。在從底部起的第三行中示出了模式信號(hào)ckmode [I: O]。如圖13C中所示的用于數(shù)字信號(hào)div2[4:0]的表中所示，時(shí)鐘有效信號(hào)ckvld[15:0]和模式信號(hào)ckmode [I: O]的值也根據(jù)數(shù)字信號(hào)div2[4:0]的改變而改變?！ぴ趶牡撞科鸬牡诙兄惺境隽苏?qǐng)求信號(hào)chgreq。請(qǐng)求信號(hào)chgreq是無論數(shù)字信號(hào)div2[4:0]的值何時(shí)改變其輸出電平都改變的翻轉(zhuǎn)信號(hào)。在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。根據(jù)時(shí)鐘有效信號(hào)ckvld[15:0]和模式信號(hào)ckmode [I:O]的值輸出時(shí)鐘信號(hào)cpuck。當(dāng)請(qǐng)求信號(hào)psreql和psreq2在與圖20中所示例子中相同的時(shí)間變成高電平時(shí)，向請(qǐng)求信號(hào)psreq2給予更高優(yōu)先級(jí)。<第二實(shí)施例>接著參照?qǐng)D21至圖23說明根據(jù)第二實(shí)施例的半導(dǎo)體裝置。圖21是根據(jù)第二實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12的電路圖。與根據(jù)圖6中所示第一實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12比較，根據(jù)圖21中所示這一實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12未包括數(shù)字比較器CMP2和寄存器REG2。圖22是根據(jù)第二實(shí)施例的時(shí)鐘控制電路14的放大圖。與根據(jù)圖12中所示第一實(shí)施例的時(shí)鐘控制電路14比較，根據(jù)圖22中所示這一實(shí)施例的時(shí)鐘控制電路14未包括第二時(shí)鐘調(diào)整單元32。其它配置與第一實(shí)施例的其它配置相似，因此省略它的說明。類似于根據(jù)第一實(shí)施例的半導(dǎo)體裝置，根據(jù)這一實(shí)施例的半導(dǎo)體裝置包括可以檢測(cè)從每個(gè)核到每個(gè)存儲(chǔ)器區(qū)域的訪問次數(shù)并且由此估計(jì)多核處理器11的電流消耗的存儲(chǔ)器訪問檢測(cè)單元12。因此，當(dāng)這一估計(jì)的電流消耗超過預(yù)定參考值時(shí)，半導(dǎo)體裝置可以自動(dòng)降低向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。因而有可能防止在電流值超過允許電流值時(shí)將原本出現(xiàn)的故障。接著通過使用圖23中所示定時(shí)圖來說明整個(gè)第二時(shí)鐘頻率控制操作。圖23是用于說明整個(gè)時(shí)鐘頻率控制操作的定時(shí)圖的例子。在圖的第一行中示出了向時(shí)鐘控制電路14供應(yīng)的時(shí)鐘信號(hào)ccck。在第二行中示出了執(zhí)行信號(hào)check。在第三行中示出了最大允許值thmax[15:0]。注意在這一例子中thmax[15:0]=4000。在第四行中示出了總值和[15:0]。響應(yīng)于執(zhí)行信號(hào)check的上升沿更新它的值。
在第五行中示出了請(qǐng)求信號(hào)psreql。總值和[15:0]超過最大允許允許值thmax[15:0] = 4000,并且請(qǐng)求信號(hào)psreql由此在高電平持續(xù)四個(gè)連續(xù)時(shí)段。在其它時(shí)段中，請(qǐng)求信號(hào)psreql在低電平。在第六行中示出了指示分頻比的3位數(shù)字信號(hào)d[2:0]。在這一例子中，數(shù)字信號(hào)d[2:0] = 3，h0并且分頻比=I。在第七行中示出了指示分頻比的5位數(shù)字信號(hào)div0[4:0]。在這一例子中，數(shù)字信號(hào)div0[4:0] = 5’hlO并且待輸出的時(shí)鐘數(shù)目(即時(shí)鐘頻率)=16/16。在第八行中示出了從第一時(shí)鐘調(diào)整單元31輸出的5位數(shù)字信號(hào)divl [4:0]。第一時(shí)鐘調(diào)整單元31在執(zhí)行信號(hào)check的下降沿校驗(yàn)請(qǐng)求信號(hào)psreql的輸出電平并且更新數(shù)字信號(hào)divl [4:0]的值。注意響應(yīng)于請(qǐng)求信號(hào)psreql在請(qǐng)求信號(hào)psreql在高電平持續(xù)四個(gè)連續(xù)時(shí)段時(shí)的改變，數(shù)字信號(hào)divl [4:0]的值針對(duì)四個(gè)連續(xù)時(shí)段一次一個(gè)地從5’ hlO減少成5’ hOC。此后，數(shù)字信號(hào)div0[4:0]針對(duì)四個(gè)連續(xù)時(shí)段一次一個(gè)地增加并且由此恢復(fù) 成 5， hlO。在第九行(從底部起的第五行)中示出了 16位時(shí)鐘有效信號(hào)ckvld[15:0]。在從底部起的第四行中示出了模式信號(hào)ckmOde[l:0]。注意通過在圖13C中所示表(該表示出了在數(shù)字信號(hào)div2[4:0]、脈沖有效信號(hào)cpvld[15:0]和模式信號(hào)ckmode[1:0]之間的關(guān)系)中將“數(shù)字信號(hào)div2[4:0] ”這一項(xiàng)改變成“數(shù)字信號(hào)divl [4:0]”，可以獲得示出了在這一實(shí)施例中的信號(hào)之間的關(guān)系的表。在從底部起的第五行中的時(shí)鐘有效信號(hào)ckvld[15:0]和在從底部起的第四行中的模式信號(hào)ckmode[1:0]具有根據(jù)圖13C中所示關(guān)系表的值。在從底部起的第三行中示出了請(qǐng)求信號(hào)chgreq。在這一實(shí)施例中，請(qǐng)求信號(hào)chgreq是無論數(shù)字信號(hào)divl [4:0]的值如何改變輸出電平都改變的翻轉(zhuǎn)信號(hào)。在從底部起的第二行中不出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。根據(jù)時(shí)鐘有效信號(hào)ckvld[15:0]和模式信號(hào)ckmode[l:0]的值輸出時(shí)鐘信號(hào)cpuck。在末行中示出了從底部起的第二行中示出的時(shí)鐘信號(hào)cpuck的放大圖。如針對(duì)時(shí)鐘數(shù)12/16至15/16所示，通過從最大頻率的時(shí)鐘脈沖(即從時(shí)鐘數(shù)16/16的時(shí)鐘脈沖)大致均勻地稀疏化時(shí)鐘脈沖來調(diào)整待輸出的時(shí)鐘數(shù)目(即時(shí)鐘頻率)。<第三實(shí)施例>接著參照?qǐng)D24至圖26說明根據(jù)第三實(shí)施例的半導(dǎo)體裝置。圖24是根據(jù)第三實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12的電路圖。與根據(jù)圖6中所示第一實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12比較，根據(jù)圖24中所示這一實(shí)施例的存儲(chǔ)器訪問檢測(cè)單元12未包括數(shù)字比較器CMPl和寄存器REGl。圖25是根據(jù)第三實(shí)施例的時(shí)鐘控制電路14的放大圖。與根據(jù)圖12中所示第一實(shí)施例的時(shí)鐘控制電路14比較，根據(jù)圖25中所示這一實(shí)施例的時(shí)鐘控制電路14未包括第一時(shí)鐘調(diào)整單元31。其它配置與第一實(shí)施例的其它配置相似，因此省略它的說明。類似于根據(jù)第一實(shí)施例的半導(dǎo)體裝置，根據(jù)這一實(shí)施例的半導(dǎo)體裝置包括可以檢測(cè)從每個(gè)核到每個(gè)存儲(chǔ)器區(qū)域的訪問次數(shù)并且由此估計(jì)多核處理器11的電流消耗的存儲(chǔ)器訪問檢測(cè)單元12。因此當(dāng)這一估計(jì)的電流消耗超過預(yù)定參考值時(shí)，半導(dǎo)體裝置可以自動(dòng)降低向多核處理器11供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。因此有可能有效防止電流消耗的驟然增加將原本引起的電壓降。接著通過使用圖26中所示定時(shí)圖來說明整個(gè)第三時(shí)鐘頻率控制操作。圖26是用于說明整個(gè)時(shí)鐘頻率控制操作的定時(shí)圖的例子。在圖的第一行中示出了向時(shí)鐘控制電路14供應(yīng)的時(shí)鐘信號(hào)ccck。在第二行中示出了執(zhí)行信號(hào)check。在第三行中示出了允許變化thdel [15:0]。注意在這一例子中thdel [15:0]=800。在第四行中示出了總值和[15:0]。響應(yīng)于執(zhí)行信號(hào)check的上升沿更新它的值。
在第五行中示出了變化del [15:0]。響應(yīng)于執(zhí)行信號(hào)check的上升沿更新它的值。在第六行中示出了請(qǐng)求信號(hào)psreq2。在其中變化del [15:0]等于1300并且因此變化del [15:0]超過thdel [15:0] = 800的時(shí)段中，請(qǐng)求信號(hào)pereq2在高電平。在其它時(shí)段中，請(qǐng)求信號(hào)pereq2在低電平。在第七行中示出了指示分頻比的3位數(shù)字信號(hào)d[2:0]。在這一例子中，數(shù)字信號(hào)d[2:0] = 3，h0并且分頻比=I。在第八行中示出了指示分頻比的5位數(shù)字信號(hào)div0[4:0]。在這一例子中，數(shù)字信號(hào)div0[4:0] = 5’hlO并且待輸出的時(shí)鐘數(shù)目(即時(shí)鐘頻率)=16/16。在第九行中示出了從第二時(shí)鐘調(diào)整單元32輸出的5位數(shù)字信號(hào)div2[4:0]。第二時(shí)鐘調(diào)整單元32在執(zhí)行信號(hào)check的下降沿校驗(yàn)請(qǐng)求信號(hào)psreq2的輸出電平并且更新數(shù)字信號(hào)div2[4:0]的值。注意響應(yīng)于請(qǐng)求信號(hào)psreq2在請(qǐng)求信號(hào)psreq2變成高電平僅持續(xù)一個(gè)時(shí)段時(shí)的改變，數(shù)字信號(hào)div2[4:0]的值從5’hlO改變成5’hOO。然后，數(shù)字信號(hào)div2[4:0]的值在下一時(shí)段中和之后一次加一并且最終恢復(fù)成5’ hlO。在第十行(從底部起的第四行)中示出了 16位時(shí)鐘有效信號(hào)ckvld[15:0]。在從底部起的第三行中示出了模式信號(hào)ckmode[1:0]。如圖13C中所示用于數(shù)字信號(hào)div2[4:0]的表中所不，時(shí)鐘有效信號(hào)ckvld[15:0]和模式信號(hào)ckmode [1:0]的值根據(jù)數(shù)字信號(hào)div2[4:0]的改變而改變。在從底部起的第二行中示出了請(qǐng)求信號(hào)chgreq。請(qǐng)求信號(hào)chgreq是無論數(shù)字信號(hào)div2[4:0]的值何時(shí)改變其輸出電平都改變的翻轉(zhuǎn)信號(hào)。在末行中示出了從頻率設(shè)置電路DIV輸出的時(shí)鐘信號(hào)cpuck。根據(jù)時(shí)鐘有效信號(hào)ckvld[15:0]和模式信號(hào)ckmode [1:0]的值輸出時(shí)鐘信號(hào)cpuck?！吹谒膶?shí)施例〉接著參照?qǐng)D27說明根據(jù)第四實(shí)施例的半導(dǎo)體裝置。圖27是根據(jù)第四實(shí)施例的時(shí)鐘控制電路14的放大圖。與根據(jù)圖12中所示第一實(shí)施例的時(shí)鐘控制電路14比較，在根據(jù)圖27中所示這一實(shí)施例的時(shí)鐘控制電路14中的寄存器REG與第一時(shí)鐘調(diào)整單元31之間提供5位時(shí)鐘數(shù)下限值min0[4:0]。另外，在寄存器REG與第二時(shí)鐘調(diào)整單元32之間提供5位時(shí)鐘數(shù)下限值mini [4:0]。下限值min0[4:0]是用于在第一時(shí)鐘調(diào)整單元31中執(zhí)行的時(shí)鐘頻率調(diào)整的下限值。在第一實(shí)施例中，未定義下限值，從而即使與時(shí)鐘數(shù)0/16對(duì)應(yīng)的值5’h00也可以設(shè)置為從第一時(shí)鐘調(diào)整單元31輸出的數(shù)字信號(hào)divl [4:0]。在這一實(shí)施例中，例如當(dāng)將minO [4:0]設(shè)置成值5’ h08時(shí)，不能將小于值5’ h08的任何值設(shè)置為從第一時(shí)鐘調(diào)整單元31輸出的數(shù)字信號(hào)divl [4:0]。下限值minl[4:0]是用于在第二時(shí)鐘調(diào)整單元32中執(zhí)行的時(shí)鐘頻率調(diào)整的下限值。在第一實(shí)施例中，未定義下限值，從而即使與時(shí)鐘數(shù)0/16對(duì)應(yīng)的值5’h00也可以設(shè)置為從第二時(shí)鐘調(diào)整單元32輸出的數(shù)字信號(hào)div2 [4:0]。在這一實(shí)施例中，例如當(dāng)將minO [4:0]設(shè)置成值5’ h08時(shí)，不能將小于值5’ h08的任何值設(shè)置為從第二時(shí)鐘調(diào)整單元32輸出的數(shù)字信號(hào)div2[4:0]。其它配置與第一實(shí)施例的其它配置相似，因此省略它的說明。通過以這一方式定義用于在第一時(shí)鐘調(diào)整單元31中執(zhí)行的時(shí)鐘頻率調(diào)整的下限值min0[4:0]和用于在第二時(shí)鐘調(diào)整單元32中執(zhí)行的時(shí)鐘頻率調(diào)整的下限值mini [4:0]，可以根據(jù)用途等如希望的那樣調(diào)整時(shí)鐘頻率調(diào)整的寬度。<第五實(shí)施例>接著參照?qǐng)D28說明根據(jù)第五實(shí)施例的半導(dǎo)體裝置。 圖28具體示出了根據(jù)第五實(shí)施例的在單核處理器111、存儲(chǔ)器訪問檢測(cè)單元12、時(shí)鐘控制電路14和時(shí)鐘生成電路15之間的關(guān)系。根據(jù)第五實(shí)施例的半導(dǎo)體裝置與根據(jù)圖4中所示第一實(shí)施例的半導(dǎo)體裝置的不同在于，多核處理器11替換為單核處理器111。根據(jù)這一實(shí)施例向存儲(chǔ)器訪問檢測(cè)單元12輸入用來激活指令高速緩沖存儲(chǔ)器ICO、數(shù)據(jù)高速緩沖存儲(chǔ)器DCO和輔高速緩沖存儲(chǔ)器L2C的使能信號(hào)cen01、cen02和12cen。存儲(chǔ)器訪問檢測(cè)單元12檢測(cè)輸入使能信號(hào)cenOl、cen02和12cen的激活次數(shù)(激活率)(即檢測(cè)訪問次數(shù))。另外，存儲(chǔ)器訪問檢測(cè)單元12基于訪問次數(shù)計(jì)算單核處理器111中的估計(jì)電流消耗。其它配置與第一實(shí)施例的其它配置相似，因此省略它的說明。類似于其它實(shí)施例，根據(jù)這一實(shí)施例的半導(dǎo)體裝置包括可以檢測(cè)從核到存儲(chǔ)器區(qū)域的訪問次數(shù)并且由此估計(jì)單核處理器111的電流消耗的存儲(chǔ)器訪問檢測(cè)單元12。因此當(dāng)這一估計(jì)的電流消耗或者它的變化超過預(yù)定參考值時(shí)，半導(dǎo)體裝置可以自動(dòng)降低向單核處理器111供應(yīng)的時(shí)鐘信號(hào)cpuck的頻率。因而有可能防止當(dāng)電流值超過允許電流值時(shí)將原本出現(xiàn)的故障。另外也有可能有效防止電流消耗的驟然增加將原本引起的電壓降。另外，通過使用移動(dòng)電話終端作為主要例子來說明上文描述的實(shí)施例。然而本發(fā)明也可以應(yīng)用于智能電話、便攜游戲終端、寫字板PC、膝上型PC和其它無線通信終端。本發(fā)明也可以應(yīng)用于沒有無線通信功能的其它電子裝置。另外，本發(fā)明不限于上文描述的實(shí)施例，并且無需贅言，可以做出各種修改而不脫離上文描述的本發(fā)明的精神實(shí)質(zhì)和范圍。盡管已經(jīng)在若干實(shí)施例方面描述本發(fā)明，但是本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以在所附權(quán)利要求的精神實(shí)質(zhì)和范圍內(nèi)用各種修改來實(shí)現(xiàn)本發(fā)明并且本發(fā)明不限于上文描述的例子。另外，權(quán)利要求的范圍不受上文描述的實(shí)施例限制。另外注意申請(qǐng)人的意圖是即使以后在審查期間有修改仍然涵蓋所有權(quán)利要求要素的等同方案。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 時(shí)鐘生成電路，根據(jù)控制信號(hào)改變輸出時(shí)鐘信號(hào)的頻率； 算木電路，根據(jù)所述時(shí)鐘信號(hào)操作； 存儲(chǔ)電路，根據(jù)來自所述算術(shù)電路的訪問得以激活； 存儲(chǔ)器訪問檢測(cè)單元，檢測(cè)從所述算術(shù)電路到所述存儲(chǔ)電路的訪問次數(shù)并且當(dāng)所述訪問次數(shù)增加時(shí)輸出請(qǐng)求信號(hào)；以及 時(shí)鐘控制電路，根據(jù)所述請(qǐng)求信號(hào)生成所述控制信號(hào)，用于降低所述時(shí)鐘信號(hào)的頻率。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述存儲(chǔ)器訪問檢測(cè)單元包括第一比較器，所述第一比較器比較根據(jù)所述訪問次數(shù)計(jì)算的索引號(hào)與第一參考值，并且當(dāng)所述索引號(hào)超過所述第一參考值時(shí)輸出第一請(qǐng)求信號(hào)作為所述請(qǐng)求信號(hào)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中所述時(shí)鐘控制電路包括根據(jù)所述第一請(qǐng)求信號(hào)生成第一控制信號(hào)作為所述控制信號(hào)的第一時(shí)鐘調(diào)整単元，所述第一控制信號(hào)用來以逐步方式減少在預(yù)定時(shí)段中輸出的時(shí)鐘數(shù)目。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述第一控制信號(hào)用來將在所述預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目一次減一。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述存儲(chǔ)器訪問檢測(cè)單元包括第二比較器，所述第二比較器比較根據(jù)所述訪問次數(shù)計(jì)算的索引號(hào)的變化與第二參考值，并且當(dāng)所述索引號(hào)的所述變化超過所述第二參考值時(shí)輸出第二請(qǐng)求信號(hào)作為所述請(qǐng)求信號(hào)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中所述時(shí)鐘控制電路包括根據(jù)所述第二請(qǐng)求信號(hào)生成第二控制信號(hào)作為所述控制信號(hào)的第二時(shí)鐘調(diào)整単元，所述第二控制信號(hào)用來將在預(yù)定時(shí)段中輸出的時(shí)鐘數(shù)目減少至下限值。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中可以定義所述下限值。
8.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中 所述存儲(chǔ)器訪問檢測(cè)單元包括 第一比較器，比較根據(jù)所述訪問次數(shù)計(jì)算的索引號(hào)與第一參考值，并且當(dāng)所述索引號(hào)超過所述第一參考值時(shí)輸出第一請(qǐng)求信號(hào)作為所述請(qǐng)求信號(hào)；以及 第二比較器，比較所述索引號(hào)的變化與第二參考值，并且當(dāng)所述索引號(hào)的所述變化超過所述第二參考值時(shí)輸出第二請(qǐng)求信號(hào)作為所述請(qǐng)求信號(hào)，并且所述時(shí)鐘控制電路包括 第一時(shí)鐘調(diào)整単元，根據(jù)所述第一請(qǐng)求信號(hào)生成第一控制信號(hào)作為所述控制信號(hào)，所述第一控制信號(hào)用來以逐步方式減少在預(yù)定時(shí)段中輸出的時(shí)鐘數(shù)目；以及 第二時(shí)鐘調(diào)整単元，根據(jù)所述第二請(qǐng)求信號(hào)生成第二控制信號(hào)作為所述控制信號(hào)，所述第二控制信號(hào)用來將在預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目減少至下限值。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中當(dāng)從所述存儲(chǔ)器訪問檢測(cè)單元同時(shí)輸出所述第一請(qǐng)求信號(hào)和所述第二請(qǐng)求信號(hào)時(shí)，所述時(shí)鐘控制電路向所述第二請(qǐng)求信號(hào)給予更高優(yōu)先級(jí)。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，還包括第一存儲(chǔ)電路和第二存儲(chǔ)電路作為所述存儲(chǔ)電路，其中 基于對(duì)所述第一存儲(chǔ)電路的訪問次數(shù)與為所述第一存儲(chǔ)電路定義的權(quán)值的乘積以及對(duì)所述第二存儲(chǔ)電路的訪問次數(shù)與為所述第二存儲(chǔ)電路定義的權(quán)值的乘積，確定所述索引號(hào)。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中 所述第一存儲(chǔ)電路和所述第二存儲(chǔ)電路中的每個(gè)存儲(chǔ)電路包括多個(gè)塊，并且 所述存儲(chǔ)器訪問檢測(cè)單元檢測(cè)對(duì)所述多個(gè)塊中的每個(gè)塊的訪問次數(shù)。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述權(quán)值是根據(jù)對(duì)所述多個(gè)決中的每個(gè)塊的一次訪問所必需的電流值而確定的值。
13.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述算術(shù)電路的數(shù)目為ニ或者更多。
14.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述存儲(chǔ)電路為高速緩沖存儲(chǔ)器。
15.一種無線通信終端，包括根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置。
16.一種用于向半導(dǎo)體裝置供應(yīng)的時(shí)鐘信號(hào)的時(shí)鐘頻率控制方法，所述半導(dǎo)體裝置包括根據(jù)所述時(shí)鐘信號(hào)操作的算木電路和根據(jù)來自所述算術(shù)電路的訪問而激活的存儲(chǔ)電路，所述時(shí)鐘頻率控制方法包括 檢測(cè)從所述算術(shù)電路到所述存儲(chǔ)電路的訪問次數(shù)；以及 當(dāng)所述訪問次數(shù)増加時(shí)降低所述時(shí)鐘信號(hào)的頻率。
17.根據(jù)權(quán)利要求16所述的時(shí)鐘頻率控制方法，其中 比較根據(jù)所述訪問次數(shù)計(jì)算的索引號(hào)與第一參考值，以及 當(dāng)所述索引號(hào)由于所述訪問次數(shù)的增加而超過所述第一參考值時(shí)降低所述時(shí)鐘信號(hào)的所述頻率。
18.根據(jù)權(quán)利要求17所述的時(shí)鐘頻率控制方法，其中當(dāng)降低所述時(shí)鐘信號(hào)的所述頻率時(shí)以逐步方式減少在預(yù)定時(shí)段中輸出的時(shí)鐘數(shù)目。
19.根據(jù)權(quán)利要求18所述的時(shí)鐘頻率控制方法，其中將在所述預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目一次減一。
20.根據(jù)權(quán)利要求16所述的時(shí)鐘頻率控制方法，其中 比較根據(jù)所述訪問次數(shù)計(jì)算的索引號(hào)的變化與第二參考值，以及當(dāng)所述索引號(hào)的所述變化由于所述訪問次數(shù)的增加而超過所述第二參考值時(shí)降低所述時(shí)鐘信號(hào)的所述頻率。
21.根據(jù)權(quán)利要求20所述的時(shí)鐘頻率控制方法，其中當(dāng)降低所述時(shí)鐘信號(hào)的所述頻率時(shí)，將在預(yù)定時(shí)段中輸出的時(shí)鐘數(shù)目減少至下限值。
22.根據(jù)權(quán)利要求21所述的時(shí)鐘頻率控制方法，其中在將在所述預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目減少至所述下限值之后，如果所述索引號(hào)的所述變化小于或者等于所述第二參考值，則以逐步方式増加在所述預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目。
23.根據(jù)權(quán)利要求22所述的時(shí)鐘頻率控制方法，其中將在所述預(yù)定時(shí)段中輸出的所述時(shí)鐘數(shù)目一次加一。
全文摘要
一種半導(dǎo)體裝置1包括時(shí)鐘生成電路15，根據(jù)控制信號(hào)div改變輸出時(shí)鐘信號(hào)的頻率；算術(shù)電路(例如CPU0)，根據(jù)時(shí)鐘信號(hào)操作；存儲(chǔ)電路(例如IC0)，根據(jù)來自算術(shù)電路CPU0的訪問來激活；存儲(chǔ)器訪問檢測(cè)單元12，檢測(cè)從算術(shù)電路CPU0到存儲(chǔ)電路IC0的訪問次數(shù)并且當(dāng)訪問次數(shù)增加時(shí)輸出請(qǐng)求信號(hào)(例如psreq1)；以及時(shí)鐘控制電路14，根據(jù)請(qǐng)求信號(hào)psreq1生成用于降低時(shí)鐘信號(hào)的頻率的控制信號(hào)div。
文檔編號(hào)G06F1/32GK102866767SQ201210236039
公開日2013年1月9日 申請(qǐng)日期2012年7月5日 優(yōu)先權(quán)日2011年7月6日
發(fā)明者松山嗣生, 若原康平, 藤谷誠(chéng)希, 入田隆宏 申請(qǐng)人:瑞薩移動(dòng)公司