亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

綜合時(shí)間因素和空間因素的fpga任務(wù)放置方法

文檔序號(hào):6371671閱讀:353來(lái)源:國(guó)知局
專利名稱:綜合時(shí)間因素和空間因素的fpga任務(wù)放置方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法,更具體的說(shuō),通過(guò)綜合考慮任務(wù)的到達(dá)時(shí)刻、執(zhí)行時(shí)間和任務(wù)與空閑塊的空間匹配,設(shè)代價(jià)函數(shù)為任務(wù)選擇合適的放置位置。
背景技術(shù)
FPGA由可重構(gòu)資源構(gòu)成,具有動(dòng)態(tài)局部可重構(gòu)特性。FPGA及在FPGA上執(zhí)行的任務(wù)可以被抽象成具有一定長(zhǎng)度和寬度的矩陣,矩陣中的每個(gè)元素即是代表一個(gè)可重構(gòu)單元。每個(gè)任務(wù)均具有兩個(gè)時(shí)間屬性,即,到達(dá)FPGA的時(shí)刻(簡(jiǎn)稱到達(dá)時(shí)刻)和在FPGA內(nèi) 開(kāi)始執(zhí)行的時(shí)間(簡(jiǎn)稱執(zhí)行時(shí)間)。任務(wù)在FPGA內(nèi)執(zhí)行過(guò)程包括三步首先,CPU為任務(wù)在FPGA內(nèi)選擇一塊與其空間大小相同的可重構(gòu)資源塊,即任務(wù)放置;其次,CPU將該任務(wù)調(diào)度到該空閑塊開(kāi)始執(zhí)行,SP任務(wù)執(zhí)行;最后,任務(wù)執(zhí)行完成后退出FPGA,F(xiàn)PGA重構(gòu)該任務(wù)占用的可重構(gòu)單元,使其變成空閑狀態(tài),即任務(wù)退出。FPGA具有動(dòng)態(tài)局部可重構(gòu)的特性能夠保證多個(gè)任務(wù)可以占用FPGA內(nèi)不同的可重構(gòu)單元塊并行執(zhí)行而不相互干擾。合適的任務(wù)放置方法能夠充分利用FPGA內(nèi)的空閑空間,使得多個(gè)任務(wù)能夠在FPGA內(nèi)并行執(zhí)行,從而有效提高FPGA的利用率,縮短任務(wù)隊(duì)列的完成時(shí)間。目前在FPGA上常用的任務(wù)放置方法是first fit與best fit,它們均用鏈表記錄FPGA內(nèi)的空閑塊,當(dāng)有任務(wù)要執(zhí)行時(shí)查找不小于其矩陣規(guī)模的空閑塊作為其放置位置。first fit選擇其查找到的第一個(gè)滿足條件的空閑塊,該方法效率較高,但會(huì)使得FPGA產(chǎn)生大量碎片空間,故導(dǎo)致FPGA利用率較差。best fit將遍歷所有空閑塊,將滿足下列條件的空閑矩陣作為任務(wù)的放置位置即,該空閑矩陣的周長(zhǎng)或面積不小于空閑塊,且相比較于其他空閑塊,該空閑塊與任務(wù)塊的周長(zhǎng)或面積的差值是最小的。相比于first fit, best fit能夠有效提高FPGA利用率。

發(fā)明內(nèi)容
本發(fā)明的目的在于,針對(duì)以上背景技術(shù)中提出的問(wèn)題,提供一種綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法為任務(wù)選擇最佳放置位置,提高FPGA的空間利用率。為達(dá)到上述目的,本發(fā)明的構(gòu)思是根據(jù)⑴碎片度越小,任務(wù)放置越緊湊,則空間利用率越高;(2)FPGA內(nèi)相鄰任務(wù)在空間和時(shí)間上的重疊度越高,碎片就越小,任務(wù)就越緊湊。本發(fā)明綜合考慮了任務(wù)與空間塊在時(shí)間上和空間上的重疊長(zhǎng)度,使得任務(wù)緊湊地放置在FPGA內(nèi),從而減少FPGA內(nèi)的碎片空間,提高了 FPGA的空間利用率。根據(jù)上述發(fā)明構(gòu)思,本發(fā)明采用下述技術(shù)方案
一種綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法,其特征在于操作步驟如下首先將FPGA及在FPGA上執(zhí)行的任務(wù)抽象成具有一定長(zhǎng)度和寬度的矩形塊。然后對(duì)每個(gè)新到達(dá)的任務(wù)均記錄兩個(gè)時(shí)間屬性到達(dá)FPGA的時(shí)刻和在FPGA內(nèi)執(zhí)行的時(shí)間。最后,通過(guò)綜合考慮任務(wù)的到達(dá)時(shí)刻、執(zhí)行時(shí)間和任務(wù)與空閑塊的空間匹配,設(shè)計(jì)代價(jià)函數(shù)為任務(wù)選擇合適的放置位置。本發(fā)明所述的代價(jià)函數(shù)的表達(dá)式定義為
權(quán)利要求
1.一種綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法,其特征在于操作步驟為首先將FPGA及在FPGA上執(zhí)行的任務(wù)抽象成具有一定長(zhǎng)度和寬度的矩形塊;然后對(duì)每個(gè)新到達(dá)的任務(wù)均記錄兩個(gè)時(shí)間屬性到達(dá)FPGA的時(shí)刻——簡(jiǎn)稱到達(dá)時(shí)刻和在FPGA內(nèi)執(zhí)行的時(shí)間簡(jiǎn)稱執(zhí)行時(shí)間;最后,通過(guò)綜合考慮任務(wù)的到達(dá)時(shí)刻、執(zhí)行時(shí)間和任務(wù)與空閑塊的空間匹配,設(shè)計(jì)代價(jià)函數(shù)為任務(wù)選擇合適的放置位置。
2.根據(jù)權(quán)利要求I所述的代價(jià)函數(shù),其特征在于所述的代價(jià)函數(shù)應(yīng)該考慮到以下幾個(gè)因素的影響(I)空間上,新到任務(wù)與放置位置的相鄰任務(wù)鄰接邊的重疊長(zhǎng)度;(2)時(shí)間上,新到任務(wù)與放置位置的相鄰任務(wù)執(zhí)行時(shí)間的重疊度。
3.根據(jù)權(quán)利要求2所述的影響因子,其特征在于,所述的代價(jià)函數(shù)的表達(dá)式定義為/C = F (0E; X OtJ /ecs, + e, > present_moment + ecOt =|If1 X ess. -f e5 = Co Xk2 X (S1 4- - pres戀ntjnoment) Si + ^ < presint_moTOerit -r ec 其中 If2 < Ic1 d 式中各符號(hào)的含意分別是present_moment為當(dāng)前時(shí)刻,OEi表示新到任務(wù)放置在某個(gè)放置位置時(shí),與其相鄰的第i個(gè)任務(wù)的鄰接邊重疊長(zhǎng)度,0^為新到任務(wù)與第i個(gè)相鄰任務(wù)在時(shí)間維上重疊度,e+:為第i個(gè)相鄰任務(wù)的執(zhí)行時(shí)間,Si為第i個(gè)相鄰任務(wù)的開(kāi)始時(shí)刻,為新到任務(wù)的執(zhí)行時(shí)間; 式中分為三種情況情況1,新到任務(wù)的完成時(shí)刻早于相鄰任務(wù)的完成時(shí)刻;情況2,新到任務(wù)的相鄰邊為FPGA邊界,則記為相鄰任務(wù)完成時(shí)刻為無(wú)窮;情況3,新到任務(wù)的完成時(shí)刻晚于相鄰任務(wù)的完成時(shí)刻;式中兩個(gè)常數(shù)的意義為1^的設(shè)定是為了使ec > k± X 即保證情況I的代價(jià)函數(shù)值大于情況2的代價(jià)函數(shù)值;而1^2的設(shè)定是為了使U1X ec> k2 X (S1 + Si- present_moment),即保證情況3的代價(jià)函數(shù)值小于情況2與情況I的代價(jià)函數(shù)值。
4.根據(jù)權(quán)利要求3所述的綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法,其特征在于所述代價(jià)函數(shù)求法按如下步驟 (I).比較新到任務(wù)的完成時(shí)刻(當(dāng)前時(shí)刻present_moment加上新到任務(wù)的執(zhí)行時(shí)間)與第i個(gè)任務(wù)的完成時(shí)刻(第i個(gè)任務(wù)的實(shí)際開(kāi)始時(shí)刻&加上該任務(wù)的執(zhí)行時(shí)間);若前者大,則跳轉(zhuǎn)至步驟(2);若后者大,則跳轉(zhuǎn)至步驟(3);若一樣大,則跳轉(zhuǎn)至步驟(4);(2).求出重疊長(zhǎng)度%,重疊度&為%乘以常數(shù)fc2,跳至步驟(5); I*s (3).求出重疊長(zhǎng)度OGi,重疊度Ots為新到任務(wù)的執(zhí)行時(shí)間,跳至步驟(5); (4).求出重疊長(zhǎng)度(jg,重疊度a為新到任務(wù)的執(zhí)行時(shí)間乘以常數(shù)乘以Jk1,跳至步驟(5); (5).由公式
全文摘要
本發(fā)明公開(kāi)了一種綜合時(shí)間因素和空間因素的FPGA任務(wù)放置方法。本發(fā)明首先將FPGA及在FPGA上執(zhí)行的任務(wù)抽象成具有一定長(zhǎng)度和寬度的矩形塊。然后對(duì)每個(gè)新到達(dá)的任務(wù)均記錄兩個(gè)時(shí)間屬性,即,到達(dá)FPGA的時(shí)刻(簡(jiǎn)稱到達(dá)時(shí)刻)、在FPGA內(nèi)執(zhí)行的時(shí)間(簡(jiǎn)稱執(zhí)行時(shí)間)。最后,通過(guò)綜合考慮任務(wù)的到達(dá)時(shí)刻、執(zhí)行時(shí)間和任務(wù)與空閑塊的空間匹配,設(shè)計(jì)代價(jià)函數(shù)為任務(wù)選擇合適的放置位置。本發(fā)明綜合考慮了任務(wù)與空閑塊在空間上和時(shí)間上的重疊長(zhǎng)度,使得任務(wù)緊湊地放置在FPGA內(nèi),從而減少了FPGA內(nèi)的空閑碎片空間,提高了FPGA的空間利用率。
文檔編號(hào)G06F17/50GK102760187SQ201210201498
公開(kāi)日2012年10月31日 申請(qǐng)日期2012年6月19日 優(yōu)先權(quán)日2012年6月19日
發(fā)明者張雋豐, 陳雪, 高英虎 申請(qǐng)人:上海大學(xué)
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1