節(jié)能電路的制作方法
【專利摘要】本發(fā)明提供一種節(jié)能電路，設置于一電腦內，包括電壓控制端、第一晶體管、第二晶體管、場效應管及電壓輸出端，該第一晶體管的基極通過一電阻連接至該電壓控制端，該第一晶體管的發(fā)射極接地，集電極通過一電阻連接至一第一電源，該第二晶體管的基極連接至該第一晶體管的集電極，該第二晶體管的發(fā)射極接地，集電極則通過一電阻連接至該第一電源，該場效應管的柵極連接至該第二晶體管的集電極，該場效應管的漏極連接至一第二電源，該場效應管的源極連接至該電壓輸出端。上述節(jié)能電路涉及的電子元件較少，線路簡單，可有效降低該電腦的成本，且不占用電腦內部過多的空間，方便用戶日常使用。
【專利說明】節(jié)能電路
【技術領域】
[0001]本發(fā)明涉及一種節(jié)能電路，尤其涉及一種可實現(xiàn)電腦深度睡眠狀態(tài)(S5+)的節(jié)能電路。
【背景技術】
[0002]根據(jù)高級配置與電源接口(AdvancedConfiguration and Power Interface,ACPI)規(guī)范，電腦電源管理系統(tǒng)可將電腦的工作狀態(tài)分為S0-S5，它們代表的含義分別為:
SO:電腦正常工作，所有硬件設備全部處于打開或正常工作的狀態(tài)；
S1:也稱為POS (Power on Suspend，CPU停止工作)，其他的硬件設備仍然正常工作； S2:將CPU關閉，但其余的硬件設備仍然運轉；
S3:通常稱為STR (Suspend to RAM，掛起到內存)，將運行中的數(shù)據(jù)寫入內存后關閉硬
盤；
S4:也稱為STD (Suspend to Disk，掛起到硬盤)，內存信息寫入硬盤，然后所有部件停
止工作；
S5:所有硬件設備(包括 電源)全部都關閉，即電腦處于關機狀態(tài)。
[0003]其中，當電腦處于S5狀態(tài)時，由于電腦主板上的芯片組仍處于工作狀態(tài)，可能不利于電腦能源的節(jié)省及功耗的降低。因此，為解決上述問題，電腦的工作狀態(tài)增加了一個新的狀態(tài)，即深度睡眠狀態(tài)(S5+)。然而，現(xiàn)有的用于實現(xiàn)S5+狀態(tài)的節(jié)能電路一般線路較為復雜，涉及的元件較多、且占用空間大，不利于電腦成本的降低。

【發(fā)明內容】

[0004]有鑒于此，有必要提供一種結構簡單、成本較低且可實現(xiàn)S5+狀態(tài)的節(jié)能電路。
[0005]一種節(jié)能電路，設置于一電腦內，包括電壓控制端、第一晶體管、第二晶體管、場效應管及電壓輸出端，該第一晶體管的基極通過一電阻連接至該電壓控制端，該第一晶體管的發(fā)射極接地，集電極通過一電阻連接至一第一電源，該第二晶體管的基極連接至該第一晶體管的集電極，該第二晶體管的發(fā)射極接地，集電極則通過一電阻連接至該第一電源，該場效應管的柵極連接至該第二晶體管的集電極，該場效應管的漏極連接至一第二電源，該場效應管的源極連接至該電壓輸出端。
[0006]上述節(jié)能電路涉及的電子元件較少，線路簡單，可有效降低該電腦的成本，且不占用電腦內部過多的空間，方便用戶日常使用。
【專利附圖】

【附圖說明】
[0007]圖1為本發(fā)明較佳實施方式的節(jié)能電路的電路圖。
[0008]主要元件符號說明

節(jié)能電路 I loo

電壓控制端 SLP—SUS#

蛋=~晶體管Iqi —
【權利要求】
1.一種節(jié)能電路，設置于一電腦內，包括電壓控制端、第一晶體管、第二晶體管、場效應管及電壓輸出端，該第一晶體管的基極通過一電阻連接至該電壓控制端，該第一晶體管的發(fā)射極接地，集電極通過一電阻連接至一第一電源，該第二晶體管的基極連接至該第一晶體管的集電極，該第二晶體管的發(fā)射極接地，集電極則通過一電阻連接至該第一電源，該場效應管的柵極連接至該第二晶體管的集電極，該場效應管的漏極連接至一第二電源，該場效應管的源極連接至該電壓輸出端。
2.如權利要求1所述的節(jié)能電路，其特征在于:該電壓輸出端與所述電腦主板上的芯片組電性連接，當所述電腦進入一深度睡眠(S5+)狀態(tài)時，該電壓控制端輸出一第一控制信號，所述第一晶體管截止而所述第二晶體管導通，該場效應管截止，進而使得該電壓輸出端輸出一低電平，以關閉該芯片組的電源。
3.如權利要求2所述的節(jié)能電路，其特征在于:當所述電腦退出該S5+狀態(tài)時，該電壓控制端輸出一第二控制信號，該第二控制信號使得所述第一晶體管導通而所述第二晶體管截止，該場效應管導通，進而使得所述電壓輸出端輸出一高電平，以為該芯片組提供電能。
4.如權利要求3所述的節(jié)能電路，其特征在于:所述電壓控制端連接至所述電腦內的控制芯片，用以在所述控制芯片的控制下輸出所述第一控制信號及所述第二控制信號。
5.如權利要求1所述的節(jié)能電路，其特征在于:所述節(jié)能電路還包括一延時電路，該延時電路連接至所述第二晶體管的集電極與場效應管的柵極之間，用以避免場效應管導通過快，使得所述電壓輸出端輸出較大的瞬間電流，進而避免所述第二電源產(chǎn)生較大的壓降而使得與所述第二電源電性連接的其他設備無法正常工作。
6.如權利要求5所述的節(jié)能電路，其特征在于:所述延時電路包括延時電阻及電容，所述延時電阻的一端連接至該第二晶體管的集電極，另一端則通過該電容接地。
7.如權利要求1所述的節(jié)能電路，其特征在于:該第一晶體管為一NPN型的三極管。
8.如權利要求1所述的節(jié)能電路，其特征在于:該第二晶體管為一NPN型的三極管。
【文檔編號】G06F1/32GK103513744SQ201210197901
【公開日】2014年1月15日 申請日期:2012年6月15日 優(yōu)先權日:2012年6月15日
【發(fā)明者】周海清 申請人:鴻富錦精密工業(yè)（深圳）有限公司, 鴻海精密工業(yè)股份有限公司