一種ldmos陣列的仿真方法
【專利摘要】本發(fā)明公開(kāi)了一種LDMOS陣列的仿真方法，針對(duì)該種LDMOS版圖陣列結(jié)構(gòu)，根據(jù)版圖中可變寬度的尺寸Wy和拱形門個(gè)數(shù)N，建立了一宏模型，該宏模型中內(nèi)嵌了該種LDMOS的漏端漂移區(qū)的總等效寬度的計(jì)算公式，并內(nèi)嵌了等效溝道寬度為該種LDMOS的漏端漂移區(qū)的總等效寬度的LDMOS子電路模型，使用戶僅需輸入版圖中的局部可調(diào)節(jié)變量，即可自動(dòng)計(jì)算該LDMOS陣列的漏端漂移區(qū)的總等效寬度，并且輸出該LDMOS陣列對(duì)應(yīng)的仿真電特性結(jié)果，同時(shí)又在模型中添加了修正參數(shù)，通過(guò)擬合的方式提高了模型靈活性和精度，使設(shè)計(jì)者非常方便的仿真該種LDMOS陣列不同尺寸的情況下的電流，提高了設(shè)計(jì)效率。
【專利說(shuō)明】一種LDMOS陣列的仿真方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體仿真測(cè)試技術(shù)，特別涉及一種LDMOS陣列的仿真方法。
【背景技術(shù)】
[0002]LDMOS (Lateral Diffused Medal Oxide Semiconductor,橫向擴(kuò)散金屬氧化物半 導(dǎo)體)在模擬電路中的電源電路設(shè)計(jì)中有著廣泛的應(yīng)用，LDMOS能夠耐高壓并且能夠通過(guò) 陣列排布提供非常大的驅(qū)動(dòng)電流，在電路設(shè)計(jì)時(shí)，在版圖上將LDMOS進(jìn)行有技巧的排列后 會(huì)得到一種特殊的陣列結(jié)構(gòu)，而設(shè)計(jì)者針對(duì)這種陣列結(jié)構(gòu)會(huì)作為獨(dú)立的單元庫(kù)去調(diào)用。
[0003]常見(jiàn)的一種LDMOS陣列的結(jié)構(gòu)如圖1、圖2所示，該種LDMOS陣列由許多單個(gè)的 LDMOS并聯(lián)而成，該種LDMOS陣列包括漏端漂移區(qū)15、漏端金屬層14、N個(gè)拱形門13、N+1排 縱向漏端接觸孔11、N+2排縱向源端接觸孔10、一源端焊墊(PAD) 20，N為大于等于2的正 整數(shù)；
[0004]相鄰兩排縱向漏端接觸孔11頂端之間分別設(shè)置有一個(gè)拱形門13，各拱形門13的 底端齊平；
[0005]N+1排縱向漏端接觸孔11沿縱向分布在漏端漂移區(qū)15內(nèi)并且等間隔；
[0006]N+1排縱向漏端接觸孔由一排縮短縱向漏端接觸孔和N排常規(guī)縱向漏端接觸孔組 成；縮短縱向漏端接觸孔的底端下方形成有一源端焊墊(PAD) 20，縮短縱向漏端接觸孔底 端到拱形門13的底端的最短距離短于常規(guī)縱向漏端接觸孔底端到拱形門13的底端的最短 距離，各常規(guī)縱向漏端接觸孔底端到拱形門13的底端的最短距離相等；
[0007]漏端金屬層14覆蓋在漏端接觸孔和拱形門13上方，因?yàn)檫B線需要拐彎，漏端金屬 層14的上端角部為弧形；
[0008]相鄰兩排縱向源端接觸孔10之間的漏端漂移區(qū)15的長(zhǎng)度相等；
[0009]圖2和圖1結(jié)構(gòu)一樣但是拱形門個(gè)數(shù)N不同，圖1中的該種LDMOS陣列的拱形門 13個(gè)數(shù)N為3，圖2中的該種LDMOS陣列的拱形門13個(gè)數(shù)N為4。
[0010]該LDMOS陣列的源端接觸孔10分別通過(guò)版圖拼湊后由源端焊墊(PAD)引出，Wy為 該種LDMOS陣列的拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離，Wy是版圖中已定 義的局部可調(diào)節(jié)變量，圖中拱形門13中間為鏤空并生長(zhǎng)有場(chǎng)氧化層，目的是減少漏端寄生 電阻，拱形門個(gè)數(shù)N為版圖中已定義的整數(shù)變量。
[0011]該種LDMOS陣列的結(jié)構(gòu)，受拱形門13及漏端金屬層14的影響，在版圖的拱形門13 之上的LDMOS的漏端漂移區(qū)15形狀比較特殊，電流從漏端流到源端的分布不均勻，因此該 區(qū)域的該種LDMOS陣列的漏端漂移區(qū)的等效寬度較難計(jì)算。而且，拱形門的個(gè)數(shù)N不同，該 種LDMOS陣列的漏端漂移區(qū)的總等效寬度也不同。
[0012]由于無(wú)法精確計(jì)算該種LDMOS陣列的漏端漂移區(qū)的總等效寬度，難以為該種 LDMOS陣列作仿真。

【發(fā)明內(nèi)容】
[0013]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種LDMOS陣列的仿真方法，便于對(duì)該種LDMOS 陣列的進(jìn)行仿真。
[0014]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種LDMOS陣列的仿真方法，該種LDMOS陣列，是由多個(gè)單個(gè)的LDMOS并聯(lián)而成；
[0015]該種LDMOS陣列，包括漏端漂移區(qū)、漏端金屬層、N個(gè)拱形門、N+1排縱向漏端接觸 ?L、N+2排縱向源端接觸孔，N為大于等于2的整數(shù)；
[0016]相鄰兩排縱向漏端接觸孔頂端之間分別設(shè)置有一個(gè)拱形門，各拱形門的底端齊平;
[0017]N+1排縱向漏端接觸孔沿縱向分布在漏端漂移區(qū)內(nèi)并且等間隔；
[0018]N+1排縱向漏端接觸孔由一排縮短縱向漏端接觸孔和N排常規(guī)縱向漏端接觸孔組成；
[0019]縮短縱向漏端接觸孔底端到拱形門的底端的最短距離等于常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離，各常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離相等；
[0020]漏端金屬層覆蓋在漏端接觸孔和拱形門上方，漏端金屬層的上端角部為弧形；
[0021]相鄰兩排縱向源端接觸孔之間的漏端漂移區(qū)的長(zhǎng)度相等；
[0022]該種LDMOS陣列的仿真方法，包括以下步驟:
[0023]一.構(gòu)建數(shù)學(xué)式:
[0024]Wt= (2*Wy* (N+1) _2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;
[0025]其中Wt為該種LDMOS陣列的漏端漂移區(qū)的總等效寬度，Wy為該種LDMOS陣列的拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離，N為拱形門的數(shù)量，Wx為相鄰兩排縱向源端接觸孔之間的漏端漂移區(qū)的長(zhǎng)度，Wl為拱形門底端至漏端金屬層的上端弧形角部的圓弧起始段的垂直距離，W2為常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離減去縮短縱向漏端接觸孔底端到拱形門的底端的最短距離的差，Wf為修正參數(shù)；
[0026]二.建立一 LDMOS子電路模型，該LDMOS子電路模型的等效溝道寬度為公式I定義的Wt ；
[0027]三.建立一宏模型，所述LDMOS子電路模型內(nèi)嵌在該宏模型中，該宏模型以Wy、N 為變量；
[0028]四.利用所述宏模型，通過(guò)改變Wy、N的值，由內(nèi)嵌在該宏模型中的所述LDMOS子電路模型，對(duì)各種拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離、各種拱形門的數(shù)量的該種LDMOS陣列進(jìn)行仿真。
[0029]較佳的，可以利用所述宏模型，仿真多組不同的Wy和/或N的該種LDMOS陣列在相同偏壓下的飽和電流值，通過(guò)同實(shí)際檢測(cè)的相應(yīng)該種LDMOS陣列在相同偏壓下的飽和電流值的擬合，校正修正參數(shù)W。
[0030]較佳的，所述LDMOS子電路模型，由一基本MOS管、一源端寄生電阻、一漏端寄生電阻組成，源端寄生電阻串接在該LDMOS子電路的源端同基本MOS管源端之間，漏端寄生電阻串接在該LDMOS子電路的漏端同基本MOS管漏端之間，該LDMOS子電路的源端同基本MOS 管的襯底短接。
[0031]較佳的，所述基本MOS管采用BSM3模型。[0032]較佳的，所述LDMOS子電路模型、所述宏模型用SPICE語(yǔ)言建立。
[0033]本發(fā)明的一種LDMOS陣列的仿真方法，針對(duì)該種LDMOS版圖陣列結(jié)構(gòu)，根據(jù)版圖中 可變寬度的尺寸Wy和拱形門個(gè)數(shù)N，建立了一宏模型，該宏模型中內(nèi)嵌了該種LDMOS的漏 端漂移區(qū)的總等效寬度的計(jì)算公式，并內(nèi)嵌了等效溝道寬度為該種LDMOS的漏端漂移區(qū)的 總等效寬度的LDMOS子電路模型，使用戶僅需輸入版圖中的局部可調(diào)節(jié)變量，即可自動(dòng)計(jì) 算該LDMOS陣列的漏端漂移區(qū)的總等效寬度，并且輸出該LDMOS陣列對(duì)應(yīng)的仿真電特性結(jié) 果，同時(shí)又在模型中添加了修正參數(shù)，通過(guò)擬合的方式提高了模型靈活性和精度，使設(shè)計(jì)者 非常方便的仿真該種LDMOS陣列不同尺寸的情況下的電流，提高了設(shè)計(jì)效率。
【專利附圖】

【附圖說(shuō)明】
[0034]為了更清楚地說(shuō)明本發(fā)明的技術(shù)方案，下面對(duì)本發(fā)明所需要使用的附圖作簡(jiǎn)單的 介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人 員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0035]圖1是有三個(gè)拱形門的一種LDMOS陣列的結(jié)構(gòu)示意圖；
[0036]圖2是有四個(gè)拱形門的一種LDMOS陣列的結(jié)構(gòu)示意圖；
[0037]圖3是該種LDMOS陣列的LDMOS子電路模型示意圖；
[0038]圖4是該種LDMOS陣列的宏模型的仿真飽和電流同實(shí)測(cè)飽和電流在不同Wy下的 比對(duì)示意圖。
【具體實(shí)施方式】
[0039]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。應(yīng)當(dāng) 理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不 沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合?；诒景l(fā)明中的實(shí)施 例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0040]實(shí)施例一
[0041 ] 一種LDMOS陣列的結(jié)構(gòu)如圖1、圖2所示，該種LDMOS陣列由多個(gè)單個(gè)的LDMOS并 聯(lián)而成，該種LDMOS陣列包括漏端漂移區(qū)15、漏端金屬層14、N個(gè)拱形門13、N+1排縱向漏 端接觸孔11、N+2排縱向源端接觸孔10、一源端焊墊(PAD) 20，N為大于等于2的整數(shù)；
[0042]相鄰兩排縱向漏端接觸孔11頂端之間分別設(shè)置有一個(gè)拱形門13，各拱形門13的 底端齊平，中間為鏤空并生長(zhǎng)有場(chǎng)氧化層，目的是減少漏端寄生電阻；
[0043]N+1排縱向漏端接觸孔11沿縱向分布在漏端漂移區(qū)15內(nèi)并且等間隔；
[0044]N+1排縱向漏端接觸孔沿縱向分布在漏端漂移區(qū)內(nèi)并且等間隔；
[0045]N+1排縱向漏端接觸孔11由一排縮短縱向漏端接觸孔和N排常規(guī)縱向漏端接觸孔 組成，縮短縱向漏端接觸孔的底端下方形成有一源端焊墊(PAD) 20，縮短縱向漏端接觸孔底 端到拱形門13的底端的最短距離短于常規(guī)縱向漏端接觸孔底端到拱形門13的底端的最短 距離，各常規(guī)縱向漏端接觸孔底端到拱形門13的底端的最短距離相等；
[0046]漏端金屬層14覆蓋在漏端接觸孔和拱形門13上方，因?yàn)檫B線需要拐彎，漏端金屬 層14的上端角部為弧形；[0047]相鄰兩排縱向源端接觸孔10之間的漏端漂移區(qū)15的長(zhǎng)度相等；
[0048]圖1中的該種LDMOS陣列的拱形門13個(gè)數(shù)N為3，圖2中的該種LDMOS陣列的拱 形門13個(gè)數(shù)N為4。
[0049]該種LDMOS陣列的仿真方法，包括以下步驟:
[0050]一.構(gòu)建數(shù)學(xué)式:
[0051 ] Wt= (2*Wy* (N+1) _2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;
[0052]其中Wt為該種LDMOS陣列的漏端漂移區(qū)的總等效寬度，Wy為該種LDMOS陣列的拱 形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離，N為拱形門的數(shù)量，Wx為相鄰兩排縱 向源端接觸孔之間的漏端漂移區(qū)的長(zhǎng)度，Wl為拱形門底端至漏端金屬層的上端弧形角部的 圓弧起始段的垂直距離，W2為常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離減去縮 短縱向漏端接觸孔底端到拱形門的底端的最短距離的差，Wf為修正參數(shù)；Wf用于模擬漏端 金屬層的上端弧形角部的圓弧起始段至漏端漂移區(qū)頂端邊緣的漏端漂移區(qū)的等效寬度；
[0053]二.建立一 LDMOS子電路模型，該LDMOS子電路模型的等效溝道寬度為公式I定 義的Wt ；
[0054]三.建立一宏模型，所述LDMOS子電路模型內(nèi)嵌在該宏模型中，該宏模型以Wy、N 為變量；
[0055]四.利用所述宏模型，通過(guò)改變Wy、N的值，由內(nèi)嵌在該宏模型中的所述LDMOS子 電路模型，對(duì)各種拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離、各種拱形門的數(shù) 量的該種LDMOS陣列進(jìn)行仿真。
[0056]實(shí)施例二
[0057]利用所述宏模型，仿真多組不同的Wy和/或N的該種LDMOS陣列在相同偏壓下的 飽和電流值，通過(guò)同實(shí)際檢測(cè)的相應(yīng)該種LDMOS陣列在相同偏壓下的飽和電流值的擬合， 校正修正參數(shù)Wf，最終使該宏模型在各種不同的Wy和N條件下都能獲得較好的精度，如圖4。
[0058]實(shí)施例三
[0059]所述LDMOS子電路模型，可以如圖3所示，由一基本MOS管、一源端寄生電阻RS、一 漏端寄生電阻Rdrift組成，源端寄生電阻RS串接在該LDMOS子電路的源端S同基本MOS 管源端SI之間，漏端寄生電阻Rdrift串接在該LDMOS子電路的漏端D同基本MOS管漏端 DI之間，該LDMOS子電路的源端S同基本MOS管的襯底SUB短接；
[0060]所述基本MOS管可以采用業(yè)界常用的BSM3模型。
[0061]較佳的，所述LDMOS子電路模型、所述宏模型用SPICE語(yǔ)言建立。
[0062]本發(fā)明的一種LDMOS陣列的仿真方法，首先根據(jù)該種LDMOS陣列的版圖的特點(diǎn)， 制定該種LDMOS陣列的漏端漂移區(qū)的總等效寬度Wt的計(jì)算公式:Wt=(2*Wy*(N+l)-2*W2) + (2*Wl) + (2*(N-l)*Wx) + (2*Wf)，其中N、Wy為變量，N表示拱形門個(gè)數(shù)，Wy表示版圖中可變 寬度的尺寸，它代表該種LDMOS陣列的拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距 離，ffl, W2, Wx分別為版圖中的固定長(zhǎng)度，為常數(shù)，Wf是公式中人為添加進(jìn)去的修正參數(shù)，Wf 用于模擬漏端金屬層的上端弧形角部的圓弧起始段至漏端漂移區(qū)頂端邊緣的漏端漂移區(qū) 的等效寬度，因?yàn)槁┒私饘賹拥纳隙嘶⌒谓遣康穆┒似茀^(qū)是不規(guī)則幾何圖形，因此Wf需 要通過(guò)二組以上不同的Wy的結(jié)構(gòu)測(cè)試得到的該種LDMOS陣列的飽和電流值，用模型擬合的方法得出。
[0063]然后建立等效溝道寬度為該計(jì)算公式定義的Wt的LDMOS子電路模型；再將該 LDMOS子電路模型內(nèi)嵌在一宏模型中，并且將該LDMOS子電路模型中的漏端漂移區(qū)的總等 效寬度Wt的計(jì)算公式中的Wy和N變量，定義到該宏模型中，使用戶在使用的時(shí)候需輸入這 兩個(gè)變量值，宏模型會(huì)將這兩個(gè)外部變量傳遞到內(nèi)嵌的LDMOS子電路模型，LDMOS子電路模 型即可在內(nèi)部自行運(yùn)算，完成該種LDMOS陣列的仿真，類似黑匣子結(jié)構(gòu)，無(wú)需人工計(jì)算，非 常方便。
[0064]本發(fā)明的一種LDMOS陣列的仿真方法，針對(duì)該種LDMOS版圖陣列結(jié)構(gòu)，根據(jù)版圖中 可變寬度的尺寸Wy和拱形門個(gè)數(shù)N，建立了一宏模型，該宏模型中內(nèi)嵌了該種LDMOS的漏 端漂移區(qū)的總等效寬度的計(jì)算公式，并內(nèi)嵌了等效溝道寬度為該種LDMOS的漏端漂移區(qū)的 總等效寬度的LDMOS子電路模型，使用戶僅需輸入版圖中的局部可調(diào)節(jié)變量，即可自動(dòng)計(jì) 算該LDMOS陣列的漏端漂移區(qū)的總等效寬度，并且輸出該LDMOS陣列對(duì)應(yīng)的仿真電特性結(jié) 果，同時(shí)又在模型中添加了修正參數(shù)，通過(guò)擬合的方式提高了模型靈活性和精度，使設(shè)計(jì)者 非常方便的仿真該種LDMOS陣列不同尺寸的情況下的電流，提高了設(shè)計(jì)效率。
[0065]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
【權(quán)利要求】
1.一種LDMOS陣列的仿真方法，該種LDMOS陣列，是由多個(gè)單個(gè)的LDMOS并聯(lián)而成；該種LDMOS陣列，包括漏端漂移區(qū)、漏端金屬層、N個(gè)拱形門、N+1排縱向漏端接觸孔、 N+2排縱向源端接觸孔，N為大于等于2的整數(shù)；相鄰兩排縱向漏端接觸孔頂端之間分別設(shè)置有一個(gè)拱形門，各拱形門的底端齊平；N+1排縱向漏端接觸孔沿縱向分布在漏端漂移區(qū)內(nèi)并且等間隔；N+1排縱向漏端接觸孔由一排縮短縱向漏端接觸孔和N排常規(guī)縱向漏端接觸孔組成； 縮短縱向漏端接觸孔底端到拱形門的底端的最短距離等于常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離，各常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離相等;漏端金屬層覆蓋在漏端接觸孔和拱形門上方，漏端金屬層的上端角部為弧形；相鄰兩排縱向源端接觸孔之間的漏端漂移區(qū)的長(zhǎng)度相等；該種LDMOS陣列的仿真方法，其特征在于，包括以下步驟:一?構(gòu)建數(shù)學(xué)式:Wt= (2*Wy* (N+1) -2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;其中Wt為該種LDMOS陣列的漏端漂移區(qū)的總等效寬度，Wy為該種LDMOS陣列的拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離，N為拱形門的數(shù)量，Wx為相鄰兩排縱向源端接觸孔之間的漏端漂移區(qū)的長(zhǎng)度，Wl為拱形門底端至漏端金屬層的上端弧形角部的圓弧起始段的垂直距離，W2為常規(guī)縱向漏端接觸孔底端到拱形門的底端的最短距離減去縮短縱向漏端接觸孔底端到拱形門的底端的最短距離的差`，Wf為修正參數(shù)；二.建立一LDMOS子電路模型，該LDMOS子電路模型的等效溝道寬度為公式I定義的Wt ；三.建立一宏模型，所述LDMOS子電路模型內(nèi)嵌在該宏模型中，該宏模型以Wy、N為變量;四.利用所述宏模型，通過(guò)改變Wy、N的值，由內(nèi)嵌在該宏模型中的所述LDMOS子電路模型，對(duì)各種拱形門底端到常規(guī)縱向漏端接觸孔的底端的最短距離、各種拱形門的數(shù)量的該種LDMOS陣列進(jìn)行仿真。
2.根據(jù)權(quán)利要求1所述的一種LDMOS陣列的仿真方法，其特征在于，利用所述宏模型，仿真多組不同的Wy和/或N的該種LDMOS陣列在相同偏壓下的飽和電流值，通過(guò)同實(shí)際檢測(cè)的相應(yīng)該種LDMOS陣列在相同偏壓下的飽和電流值的擬合，校正修正參數(shù)W。
3.根據(jù)權(quán)利要求2所述的一種LDMOS陣列的仿真方法，其特征在于，所述LDMOS子電路模型，由一基本MOS管、一源端寄生電阻、一漏端寄生電阻組成，源端寄生電阻串接在該LDMOS子電路的源端同基本MOS管源端之間，漏端寄生電阻串接在該 LDMOS子電路的漏端同基本MOS管漏端之間，該LDMOS子電路的源端同基本MOS管的襯底短接。
4.根據(jù)權(quán)利要求3所述的一種LDMOS陣列的仿真方法，其特征在于，所述基本MOS管采用BSM3模型。
5.根據(jù)權(quán)利要求3任一項(xiàng)所述的一種LDMOS陣列的仿真方法,其特征在于，所述LDMOS子電路模型、所述宏模型用SPICE語(yǔ)言建立。
6.根據(jù)權(quán)利 要求1到5任一項(xiàng)所述的一種LDMOS陣列的仿真方法,其特征在于， 該種LDMOS陣列的拱形門個(gè)數(shù)N為3或4。
【文檔編號(hào)】G06F17/50GK103455648SQ201210181570
【公開(kāi)日】2013年12月18日 申請(qǐng)日期:2012年6月5日 優(yōu)先權(quán)日:2012年6月5日
【發(fā)明者】王正楠 申請(qǐng)人:上海華虹Nec電子有限公司