專利名稱：基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構及實現方法
技術領域：
本發(fā)明涉及矩陣求逆的硬件結構及實現方法，具體是指基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構及實現方法。
背景技術：
MM0，即多輸入多輸出，是一種用來描述多天線的無線通信系統(tǒng)的抽象數學模型，近年來成為新一代移動通信的研究熱點，而MMO的信號檢測是MMO中重點突出的問題，其中MMO信號檢測算法中，大多數算法需要對信道矩陣H進行偽逆矩陣的計算，H的偽逆矩陣可以表示為
H+ = (HhH) ^1Hh上式中，上標“H”表示矩陣的共軛轉置。令A = HhH,則A為正定Hermite矩陣，大部分MMO信號檢測算法的硬件實現中，需要尋求快速有效并且復雜程度較低的正定Hermite矩陣求逆方法，即求出A的逆矩陣^1，從而節(jié)約硬件成本，提高運算速度，縮短MIMO信號檢測分析時間。目前在硬件平臺中主要是基于矩陣分解的方法或者基于伴隨矩陣的方法對矩陣進行求逆?；诰仃嚪纸獾那竽娣椒ㄖ饕腥箢怢U分解求逆、QR分解求逆和Cholesky分解求逆。其中LU分解求逆過程中需要進行多次進行除法運算，在實現時會因多次除法的操作而增加硬件開銷，而且還將引入較大的處理延時；QR分解求逆過程中計算量較大，在硬件實現上會損耗較高的資源；CholeSky需要進行開方運算，不利于數據的高速處理。所以基于矩陣分解的求逆方法在硬件上耗費資源并且數據處理量較大，不利于數據的高速處理。

發(fā)明內容
本發(fā)明的目的在于克服通過矩陣分解方法對正定Hermite矩陣進行求逆在硬件上耗費資源并且數據處理量較大，不利于數據高速處理的缺陷，提供一種基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構及實現方法。本發(fā)明的目的通過下述技術方案實現基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，由如下硬件組成用于調整原矩陣元素結構的輸入數據調整模塊；接收矩陣并內置有二階行列式計算器的二階行列式計算模塊；接收矩陣并內置有三階行列式計算器的三階行列式計算模塊；調節(jié)二階行列式計算模塊與三階行列式計算模塊之間通信并向三階行列式計算模塊輸出矩陣的二階行列式調整模塊；接收矩陣并內置有四階行列式計算器的四階行列式計算模塊；調節(jié)三階行列式計算模塊與四階行列式計算模塊之間通信并向四階行列式計算模塊輸出矩陣的三階行列式調整模塊；內置有逆矩陣計算器并接收四階行列式計算模塊與三階行列式調整模塊輸出矩陣的逆矩陣計算模塊。進一步的，所述四階行列式計算模塊與逆矩陣計算模塊之間還連通有模塊選通信號。更進一步的，所述二階行列式計算模塊內置有至少一個二階行列式計算器，同時所述三階行列式計算模塊內置有至少一個三階行列式計算器。同時，所述二階行列式計算器、三階行列式計算器、四階行列式計算器以及逆矩陣計算模塊中均設置有實數乘法器和/或復數乘法器。再進一步的，所述正定Hermite矩陣為四階以下矩陣。 基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，包括下列步驟(a)輸入原矩陣到輸入數據調整模塊；(b) 二階行列式計算模塊通過對輸入數據調整模塊輸出的矩陣進行歸并計算，得到11個二階行列式；(C)三階行列式計算模塊通過對調整后二階行列式組成的矩陣與輸入數據調整模塊輸出的矩陣進行歸并計算，得到所述原矩陣的伴隨矩陣；(d)四階行列式計算模塊通過對調整后伴隨矩陣的第一行元素與輸入數據調整模塊輸出的矩陣進行計算，得到所述原矩陣的行列式；(e)逆矩陣計算模塊通過接收所述伴隨矩陣以及所述行列式計算出逆矩陣。其中步驟(b)具體包括(bl)輸入數據調整模塊將輸入的原矩陣A調整為矩陣D2并輸出到二階行列式計算模塊；(b2) 二階行列式計算模塊對二階行列式的計算按4個為一組進行歸并，二階行列式調整模塊將計算出的二階行列式元素排列結構調整為矩陣D23 ；(b3)將矩陣D23發(fā)送到三階行列式計算模塊。進一步的，步驟(C)具體包括(Cl)將D23與輸入數據調整模塊輸出的矩陣D3在時序上對齊，三階行列式計算模塊接收對齊后的矩陣D23與D3并計算；(c2)三階行列式調整模塊將計算出的三階行列式的元素結構調整為伴隨矩陣k*以及A*的第一行，并分別發(fā)送至逆矩陣計算模塊以及四階行列式計算模塊。更進一步的，所述步驟(d)具體包括(dl)將輸入數據調整模塊的輸出矩陣D4與k*的第一行在時序上對齊，四階行列式計算模塊接收k*的第一行與D4并計算；
Loose] (d2)四階行列式計算模塊將結果|a|發(fā)送到逆矩陣計算模塊。再進一步的，所述步驟(e)中逆矩陣計算模塊接收A*和|A|并計算，輸出最終結果A 1。本發(fā)明較現有技術相比，具有以下優(yōu)點及有益效果(I)本發(fā)明是基于伴隨矩陣的求逆方法對正定Hermite矩陣進行求逆，在硬件上省掉了開方運算器，并且減少了乘法器與除法器，節(jié)約了大量成本；
(2)本發(fā)明充分利用Hermite矩陣的性質，即A = AH，優(yōu)化了設計架構，在計算伴隨矩陣時只需求其上三角的10個元素，并且將通過尋找規(guī)律，將二階行列式的計算個數減少到11個，只需進行4次延時，提高了數據的處理速度，減少了計算時間；(4)本發(fā)明采用原矩陣的4路并行輸入以及逆矩陣的4路并行輸出，具有較高的并行度，每4個時鐘輸入一個完整的矩陣，縮短了每次延時時間，并且通過對二階行列式以及三階行列式的計算進行歸并，實現了并行流水，簡化設計結構，大大降低了對硬件的需求，使本發(fā)明具有較高的數據吞吐率。(5)本發(fā)明設計架構中還連通有模塊選通信號，可以使四階行列式計算模塊與逆矩陣計算模塊失效，讓本發(fā)明同時適用于求逆矩陣和求伴隨矩陣的兩種工程場合。


圖I為本發(fā)明的整體硬件架構圖。圖2為本發(fā)明的計算過程定點示意圖。圖3為本發(fā)明中矩陣A的調整模塊時序圖。圖4為本發(fā)明中二階行列式計算器的結構圖。圖5為本發(fā)明中二階行列式計算模塊的結構圖。圖6為本發(fā)明中三階行列式計算器的結構圖。圖7為本發(fā)明中三階行列式計算模塊的結構圖。圖8為本發(fā)明中四階行列式計算模塊的結構圖。圖9為本發(fā)明中逆矩陣計算模塊的結構圖。圖10為本發(fā)明中二階行列式調整模塊的時序圖。圖11為本發(fā)明中三階行列式調整模塊的時序圖。圖12為本發(fā)明中Matlab浮點仿真與Verilog HDL定點仿真比較圖。圖13為本發(fā)明的系統(tǒng)流程圖。
具體實施例方式下面結合實施例對本發(fā)明作進一步的詳細說明，但本發(fā)明的實施方式不限于此。實施例I本發(fā)明-實施例中，使用Matlab仿真正定Hermite矩陣求逆的硬件結構以及實現的過程。當MIMO系統(tǒng)中天線配置為4X4的信道矩陣時，設信道矩陣H是均值為0，方差為I的4階隨機復矩陣，由H生成4階正定Hermite矩陣A, A = Ah,則寫成Matlab代碼為n = 4 ；H = (randn (n, n) + lj*randn (n, n)) /sqrt (2)；A = H，*H ;用(yl, y2, y3)表不一個定點數,其中yl為符號位，取值為0時表不無符號,取值為I時表示有符號，12表示整數部分的位寬，y3表示小數部分的位寬。當矩陣A以(1，5，9)的定點形式輸入時，如圖13所示，工作過程如下4階正定Hermite矩陣A,由Hermite矩陣的性質,矩陣元素％ = Uj,，將A表示為
權利要求
1.基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，其特征在于，由如下硬件組成 用于調整原矩陣元素結構的輸入數據調整模塊； 接收矩陣并內置有二階行列式計算器的二階行列式計算模塊； 接收矩陣并內置有三階行列式計算器的三階行列式計算模塊； 調節(jié)二階行列式計算模塊與三階行列式計算模塊之間通信并向三階行列式計算模塊輸出矩陣的二階行列式調整模塊； 接收矩陣并內置有四階行列式計算器的四階行列式計算模塊； 調節(jié)三階行列式計算模塊與四階行列式計算模塊之間通信并向四階行列式計算模塊輸出矩陣的三階行列式調整模塊； 內置有逆矩陣計算器并接收四階行列式計算模塊與三階行列式調整模塊輸出矩陣的逆矩陣計算模塊。
2.根據權利要求I所述的基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，其特征在于，所述四階行列式計算模塊與逆矩陣計算模塊之間還連通有模塊選通信號。
3.根據權利要求2所述的基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，其特征在于，所述二階行列式計算模塊內置有至少一個二階行列式計算器，同時所述三階行列式計算模塊內置有至少一個三階行列式計算器。
4.根據權利要求3所述的基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，其特征在于，所述二階行列式計算器、三階行列式計算器、四階行列式計算器以及逆矩陣計算模塊中均設置有實數乘法器和/或復數乘法器。
5.根據權利要求4所述的基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構，其特征在于，所述正定Hermite矩陣為四階以下矩陣。
6.基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，其特征在于，包括下列步驟 (a)輸入原矩陣到輸入數據調整模塊； (b)二階行列式計算模塊通過對輸入數據調整模塊輸出的矩陣進行歸并計算，得到11個二階行列式； (C)三階行列式計算模塊通過對調整后二階行列式組成的矩陣與輸入數據調整模塊輸出的矩陣進行歸并計算，得到所述原矩陣的伴隨矩陣； (d)四階行列式計算模塊通過對調整后的伴隨矩陣的第一行元素與輸入數據調整模塊輸出的矩陣進行計算，得到所述原矩陣的行列式； (e)逆矩陣計算模塊通過接收所述伴隨矩陣以及所述行列式計算出逆矩陣。
7.根據權利要求6所述的基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，其特征在于，所述步驟(b)具體包括 (bl)輸入數據調整模塊將輸入的原矩陣A調整為矩陣D2并輸出到二階行列式計算模塊； (b2) 二階行列式計算模塊對二階行列式的計算按4個為一組進行歸并，二階行列式調整模塊將計算出的二階行列式元素排列結構調整為矩陣D23 ； (b3)將矩陣D23發(fā)送到三階行列式計算模塊。
8.根據權利要求7所述的基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，其特征在于，所述步驟(c)具體包括(Cl)將D23與輸入數據調整模塊輸出的矩陣D3在時序上對齊，三階行列式計算模塊接收對齊后的矩陣D23與D3并計算； (c2)三階行列式調整模塊將計算出的三階行列式的元素結構調整為伴隨矩陣A*以及A*的第一行，并分別發(fā)送至逆矩陣計算模塊以及四階行列式計算模塊。
9.根據權利要求8所述的基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，其特征在于，所述步驟(d)具體包括 (dl)將輸入數據調整模塊的輸出矩陣D4與k*的第一行在時序上對齊，四階行列式計算模塊接收A*的第一行與D4并計算； (d2)四階行列式計算模塊將結果|A|發(fā)送到逆矩陣計算模塊。
10.根據權利要求9所述的基于伴隨矩陣的正定Hermite矩陣求逆的實現方法，其特征在于，所述步驟(e)中逆矩陣計算模塊接收A*和|A|并計算，輸出最終結果A—1。
全文摘要
本發(fā)明公開了基于伴隨矩陣的正定Hermite矩陣求逆的硬件架構及實現方法，主要由輸入數據調整模塊，二階行列式計算模塊，二階行列式調整模塊，三階行列式計算模塊，三階行列式調整模塊，四階行列式計算模塊以及逆矩陣計算模塊組成，本發(fā)明在對三階行列式進行展開時二階行列式的求解個數減少到11個，并且實現了二階行列式與三階行列式的歸并計算方式，縮短了計算時間，耗費硬件資源少，結構簡單，非常適合推廣使用。
文檔編號G06F17/16GK102662918SQ201210132150
公開日2012年9月12日 申請日期2012年4月28日 優(yōu)先權日2012年4月28日
發(fā)明者何春, 吳昌強, 李玉柏, 莫明威 申請人:電子科技大學