專利名稱：Fc-ae-1533總線測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試系統(tǒng)，具體涉及FC-AE-1533總線測(cè)試系統(tǒng)。
背景技術(shù)：
隨著航空航天電子總線的發(fā)展 ，設(shè)備間的互聯(lián)性能以及對(duì)數(shù)據(jù)吞吐能力的要求也在逐步提升，而基于光纖通道技術(shù)的FC-AE-1553總線由于在數(shù)據(jù)傳輸帶寬、網(wǎng)絡(luò)性能等方面的優(yōu)勢(shì)成為繼MIL-STD-1553B總線后的軍用總線標(biāo)準(zhǔn)，將越來越多的應(yīng)用于星載、艦載、機(jī)載等設(shè)備。隨著對(duì)FC-AE-1533的深入研究，F(xiàn)C-AE-1533設(shè)備將大量涌現(xiàn)，總線測(cè)試手段缺乏的問題日益凸顯。目前，國內(nèi)市場(chǎng)上還沒有能通過故障注入對(duì)FC-AE-1533進(jìn)行測(cè)試的FC-AE-1533總線測(cè)試裝置。

發(fā)明內(nèi)容
本法明是為了解決國內(nèi)市場(chǎng)上還沒有能通過故障注入對(duì)FC-AE-1533進(jìn)行測(cè)試的FC-AE-1533總線測(cè)試裝置的問題，從而提出了 FC-AE-1533總線測(cè)試系統(tǒng)。本發(fā)明所述的FC-AE-1533總線測(cè)試系統(tǒng)，它包括PCIe接口裝置、可編程邏輯器件、光纖接口裝置和電源裝置，所述的PCIe接口裝置的的數(shù)據(jù)端與可編程邏輯器件的數(shù)據(jù)端連接，所述的可編程邏輯器件的串井/井串?dāng)?shù)據(jù)端與光纖接口裝置的串并/井串?dāng)?shù)據(jù)端連接，所述的電源裝置的電源輸出端分別與PCIe接口裝置的電源輸入端、可編程邏輯器件的電源輸入端和光纖接ロ裝置的電源輸入端連接。本發(fā)明通過提供FC-AE-1553總線測(cè)試裝置，達(dá)到了可以配置成帶有故障注入功能的FC-AE-1553網(wǎng)絡(luò)控制器(NC)或者網(wǎng)絡(luò)終端(NT)設(shè)備，以測(cè)試與其相連的NC或者NT是否滿足FC-AE-1553協(xié)議要求的目的。


圖I為本發(fā)明的裝置結(jié)構(gòu)示意圖，圖2為本發(fā)明內(nèi)部模塊結(jié)構(gòu)示意圖。
具體實(shí)施例方式具體實(shí)施方式
一、結(jié)合圖I具體說明本實(shí)施方式，本實(shí)施方式所述的FC-AE-1533總線測(cè)試系統(tǒng)，它包括PCIe接口裝置I、可編程邏輯器件2、光纖接口裝置3和電源裝置4，所述的PCI e接口裝置I的的數(shù)據(jù)端與可編程邏輯器件2的數(shù)據(jù)端連接，所述的可編程邏輯器件2的串井/井串?dāng)?shù)據(jù)端與光纖接口裝置3的串井/井串?dāng)?shù)據(jù)端連接，所述的電源裝置4的電源輸出端分別與PCIe接口裝置I的電源輸入端、可編程邏輯器件2的電源輸入端和光纖接口裝置3的電源輸入端連接，為PCIe接口裝置I、可編程邏輯器件2和光纖接口裝置3進(jìn)行供電。所述的PCIe接口裝置I將上位機(jī)運(yùn)行總線測(cè)試軟件的數(shù)據(jù)通過芯片接ロ發(fā)送至可編程邏輯器件2，所述的可編程邏輯器件2將上位機(jī)運(yùn)行總線測(cè)試軟件傳下的數(shù)據(jù)進(jìn)行編碼，將可編程邏輯器件2編碼后的并行數(shù)據(jù)發(fā)送至光纖接口裝置3，光纖接口裝置3將并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)信號(hào)，光纖接口裝置3將串行數(shù)據(jù)信號(hào)發(fā)送至可編程邏輯器件2。PCIe的全稱為PCI-Express是最新的總線和接ロ標(biāo)準(zhǔn)，它原來的名稱為“3GI0”，是由英特爾提出的，很明顯英特爾的意思是它代表著下一代I/o接ロ標(biāo)準(zhǔn)。電源模塊4由上位機(jī)主板PCIe插槽提供輸入，輸入為+3. 3V和+12V直流電壓，輸出有+0. 9V、+1. IV,+1. 5V、+1. 8V、+2. 5V、+3. 0V,+3. 3V等多組直流電壓，可以滿足多數(shù)應(yīng)用場(chǎng)合對(duì)電源的需求具體實(shí)施方式
ニ、結(jié)合圖2具體說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
一所述的FC-AE-1533總線測(cè)試系統(tǒng)的區(qū)別在于，可編程邏輯器件2包括控制單元2_1、發(fā) 送模塊2-2、接收模塊2-3和PCIe控制單元2_4，所述的控制単元2_1的并行數(shù)據(jù)端與發(fā)送模塊2-2的并行數(shù)據(jù)端連接，所述的控制単元2-1的串行數(shù)據(jù)端與接收模塊2-3的串行數(shù)據(jù)端連接，所述的控制単元2-1的數(shù)據(jù)信號(hào)端與PCIe控制單元2-4的數(shù)據(jù)信號(hào)端連接。可編程邏輯器件2用于將上位機(jī)軟件傳下的數(shù)據(jù)進(jìn)行編碼發(fā)送，或并根據(jù)上位機(jī)軟件指示注入錯(cuò)誤發(fā)送到待檢測(cè)的FC-AE-1553設(shè)備，以及對(duì)待檢測(cè)的FC-AE-1553設(shè)備發(fā)送的數(shù)據(jù)進(jìn)行接收、解碼、校驗(yàn)并上傳到總線測(cè)試軟件。可編程邏輯器件2采用ALTERA公司的FPGA芯片，具體型號(hào)為EP2AGX45DF29芯片。在可編程邏輯器件2中，控制單元用于控制可編程邏輯芯片內(nèi)部各模塊以及片外各部件的工作。發(fā)送模塊2-2用于將待發(fā)送的數(shù)據(jù)或者注入的錯(cuò)誤進(jìn)行編碼之后發(fā)送給光纖接ロ電路；接收模塊2-3用于將接收到的數(shù)據(jù)進(jìn)行解碼并進(jìn)行CRC校驗(yàn)。
具體實(shí)施方式
三、結(jié)合圖2具體說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
ニ所述的FC-AE-1533總線測(cè)試系統(tǒng)的區(qū)別在于，PCIe接口裝置I包括PCIe接ロ芯片1_1和PCIe接ロ 1-2，所述的PCIe接ロ芯片1_1的軟件測(cè)試數(shù)據(jù)信號(hào)端與PCIe控制單元2_4的軟件測(cè)試數(shù)據(jù)信號(hào)端連接，PCIe接ロ芯片1-1的總線測(cè)試軟件端與PCIe接ロ 1_2的總線測(cè)試軟件端連接。PCIe接ロ芯片1-1與可編程邏輯器件2相連，完成PCI Express總線到本地局部總線的控制。PCIe接ロ芯片1-1采用PLX公司的PEX8311芯片來實(shí)現(xiàn)PCI Express接ロ電路。
具體實(shí)施方式
四、結(jié)合圖2具體說明本實(shí)施方式，本實(shí)施方式與具體實(shí)施方式
ニ所述的FC-AE-1533總線測(cè)試系統(tǒng)的區(qū)別在于，光纖接口裝置3包括串并/并串轉(zhuǎn)換模塊3-1和電光/光電裝換模塊3-2，所述的串井/并串轉(zhuǎn)換模塊3-1的并行數(shù)據(jù)輸入端與發(fā)送模塊2-2的并行數(shù)據(jù)輸出端連接，所述的串并/并串轉(zhuǎn)換模塊3-1的串行數(shù)據(jù)輸出端與接收模塊2-3的串行數(shù)據(jù)輸入端連接，所述的串井/井串轉(zhuǎn)換模塊3-1的串行并行數(shù)據(jù)端與電光/光電裝換模塊3-2的串行并行數(shù)據(jù)端連接。光纖接口裝置3分為串并/并串轉(zhuǎn)換模塊3-1和電光/光電裝換模塊3-2，串井/并串轉(zhuǎn)換模塊3-1將可編程邏輯器件2發(fā)送的并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)并送到電光/光電裝換模塊3-2進(jìn)行電光轉(zhuǎn)換，同時(shí)它將電光/光電裝換模塊3-2傳送的串行電信號(hào)轉(zhuǎn)換為并行信號(hào)送入可編程邏輯器件2中。電光/光電裝換模塊3-2實(shí)現(xiàn)光電、電光信號(hào)轉(zhuǎn)換，用于可編程邏輯器件2與待檢測(cè)的FC-AE-1553設(shè)備進(jìn)行數(shù)據(jù)交換。光纖接口裝置3的串井/井串轉(zhuǎn)換模塊3-1用安捷倫公司的串并轉(zhuǎn)換芯片HDMP-1636A實(shí)現(xiàn)，串并/并串轉(zhuǎn)換模塊3_1的一端與可編程邏輯器件相連，串井/井串轉(zhuǎn)換模塊3-1的另一端與電光/光電裝換模塊3-2的一端相連。電光/光電裝換模塊3-2由Finisar公司的FTLF8514P2型號(hào)SFP模塊構(gòu)成，電光/光電裝換模塊3_2的另一端通過光纖與待檢測(cè)的FC-AE-1553設(shè)備相連。本發(fā)明在工作時(shí)，其PCIe接ロ 1-2與上位機(jī)相連，光纖接口裝置3通過光纖與待檢測(cè)FC-AE-1553總線設(shè)備相連接，以實(shí)現(xiàn)總線測(cè)試軟件與待檢測(cè)FC-AE-1553設(shè)備之間的數(shù)據(jù)傳輸，工作流程具體包括兩個(gè)流程N(yùn)C工作流程和NT工作流程。NC工作流程 首先在上位機(jī)運(yùn)行總線測(cè)試軟件，通過它來設(shè)置FC-AE-1553總線測(cè)試裝置的相應(yīng)參數(shù)，包括配置設(shè)備為NC以及工作模式等信息，該信息通過PCIe接ロ進(jìn)入到可編程邏輯器件的控制單元中，控制單元獲取上位機(jī)軟件下傳的信息，井根據(jù)這些信息對(duì)發(fā)送模塊和接收模塊進(jìn)行配置，使其完成登錄以及端初始化等功能，之后用戶通過運(yùn)行上位機(jī)中的總線測(cè)試軟件，設(shè)置要發(fā)送的數(shù)據(jù)包，在發(fā)送時(shí)是否注入故障，注入何種故障等信息，該信息通過PCIe接ロ進(jìn)入可編程邏輯器件的控制單元，控制單元將根據(jù)這些信息控制光纖接口裝置進(jìn)行數(shù)據(jù)發(fā)送，數(shù)據(jù)經(jīng)過光纖接口裝置后變成光信號(hào)，通過光纖發(fā)送到待檢測(cè)的FC-AE-1553設(shè)備，之后開始接收待檢測(cè)的FC-AE-1553設(shè)備返回的數(shù)據(jù)，該數(shù)據(jù)通過光纖接口裝置進(jìn)入可編程邏輯器件的接收模塊中進(jìn)行接收解碼以及CRC校驗(yàn)，之后數(shù)據(jù)在控制單元控制下經(jīng)PCIe接ロ進(jìn)入上位機(jī)總線測(cè)試軟件中，軟件通過分析待檢測(cè)FC-AE-1553設(shè)備返回的數(shù)據(jù)是否與輸入故障相對(duì)應(yīng)來判斷待檢測(cè)FC-AE-1553設(shè)備是否滿足FC-AE-1553協(xié)議。NT工作流程首先在上位機(jī)運(yùn)行總線測(cè)試軟件，通過它來設(shè)置FC-AE-1553總線測(cè)試裝置的相應(yīng)參數(shù)，包括配置設(shè)備為NT以及工作模式等信息，該信息通過PCIe接ロ進(jìn)入到可編程邏輯器件的控制單元中，控制單元井根據(jù)這些信息對(duì)發(fā)送模塊和接收模塊進(jìn)行配置，使其完成初始化等功能，之后用戶通過運(yùn)行上位機(jī)中的總線測(cè)試軟件，設(shè)置在接收到待檢測(cè)設(shè)備發(fā)來的命令需要返回?cái)?shù)據(jù)時(shí)是否注入故障，注入何種故障等信息，該信息通過PCIe接ロ進(jìn)入可編程邏輯器件的控制單元中，控制單元根據(jù)這些信息對(duì)發(fā)送模塊和接收模塊進(jìn)行配置，并準(zhǔn)備接收待檢測(cè)設(shè)備發(fā)送的數(shù)據(jù)。在接收到待檢測(cè)FC-AE-1553設(shè)備發(fā)送的數(shù)據(jù)后，控制単元控制發(fā)送模塊按照上位機(jī)軟件設(shè)置的故障發(fā)送響應(yīng)數(shù)據(jù)，通過分析待檢測(cè)FC-AE-1553設(shè)備的反應(yīng)來判斷待檢測(cè)FC-AE-1553設(shè)備是否滿足FC-AE-1553協(xié)議。
權(quán)利要求
1.FC-AE-1533總線測(cè)試系統(tǒng)，其特征在于，它包括PCIe接口裝置(I)、可編程邏輯器件(2)、光纖接口裝置(3)和電源裝置(4)，所述的PCIe接口裝置(I)的的數(shù)據(jù)端與可編程邏輯器件(2)的數(shù)據(jù)端連接，所述的可編程邏輯器件(2)的串井/井串?dāng)?shù)據(jù)端與光纖接口裝置⑶的串井/井串?dāng)?shù)據(jù)端連接，所述的電源裝置⑷的電源輸出端分別與PCIe接口裝置(1)的電源輸入端、可編程邏輯器件(2)的電源輸入端和光纖接口裝置(3)的電源輸入端連接。
2.根據(jù)權(quán)利要求I所述的FC-AE-1533總線測(cè)試系統(tǒng)，其特征在于，可編程邏輯器件(2)包括控制單元(2-1)、發(fā)送模塊(2-2)、接收模塊(2-3)和PCIe控制單元(2_4)，所述的控制單元(2-1)的并行數(shù)據(jù)端與發(fā)送模塊(2-2)的并行數(shù)據(jù)端連接，所述的控制単元(2-1)的串行數(shù)據(jù)端與接收模塊(2-3)的串行數(shù)據(jù)端連接，所述的控制単元(2-1)的數(shù)據(jù)信號(hào)端與PCIe控制單元(2-4)的數(shù)據(jù)信號(hào)端連接。
3.根據(jù)權(quán)利要求2所述的FC-AE-1533總線測(cè)試系統(tǒng)，其特征在于，PCIe接口裝置(I)包括PCIe接ロ芯片(1-1)和PCIe接ロ(1-2)，所述的PCIe接ロ芯片(1-1)的軟件測(cè)試數(shù)據(jù)信號(hào)端與PCIe控制單元(2-4)的軟件測(cè)試數(shù)據(jù)信號(hào)端連接，PCIe接ロ芯片(1_1)的總線測(cè)試軟件端與PCIe接ロ(1-2)的總線測(cè)試軟件端連接。
4.根據(jù)權(quán)利要求2所述的FC-AE-1533總線測(cè)試系統(tǒng)，其特征在于，光纖接口裝置(3)包括串井/井串轉(zhuǎn)換模塊(3-1)和電光/光電裝換模塊(3-2)，所述的串井/井串轉(zhuǎn)換模塊(3-1)的并行數(shù)據(jù)輸入端與發(fā)送模塊(2-2)的并行數(shù)據(jù)輸出端連接，所述的串井/井串轉(zhuǎn)換模塊(3-1)的串行數(shù)據(jù)輸出端與接收模塊(2-3)的串行數(shù)據(jù)輸入端連接，所述的串并/并串轉(zhuǎn)換模塊(3-1)的串行并行數(shù)據(jù)端與電光/光電裝換模塊(3-2)的串行并行數(shù)據(jù)端連接。
全文摘要
本發(fā)明涉及FC-AE-1533總線測(cè)試系統(tǒng)。本發(fā)明為了解決國內(nèi)市場(chǎng)上還沒有能通過故障注入對(duì)FC-AE-1533進(jìn)行測(cè)試的FC-AE-1533總線測(cè)試裝置的問題。本發(fā)明包括PCIe接口裝置、可編程邏輯器件、光纖接口裝置和電源裝置，所述的PCIe接口裝置的的數(shù)據(jù)端與可編程邏輯器件的數(shù)據(jù)端連接，所述的可編程邏輯器件的串并/并串?dāng)?shù)據(jù)端與光纖接口裝置的串并/并串?dāng)?shù)據(jù)端連接，所述的電源裝置的電源輸出端分別與PCIe接口裝置的電源輸入端、可編程邏輯器件的電源輸入端和光纖接口裝置的電源輸入端連接。本發(fā)明適用于航空航天領(lǐng)域。
文檔編號(hào)G06F13/38GK102650958SQ201210093088
公開日2012年8月29日 申請(qǐng)日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者喬家慶, 付平, 馮收, 鳳雷, 劉冰, 孟升衛(wèi), 尹洪濤, 李紅杰, 趙加鳳 申請(qǐng)人:哈爾濱工業(yè)大學(xué)