專利名稱：利用微處理器在閃存中儲(chǔ)存數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)與方法,特別涉及一種應(yīng)用于閃存(flash memory) 中的可改善數(shù)據(jù)存取效能與錯(cuò)誤涵蓋率的數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)與方法。
背景技術(shù)：
現(xiàn)今將閃存大量應(yīng)用于消費(fèi)性電子產(chǎn)品的趨勢(shì)，已然越來越明顯。但是，因受限于閃存的順序存取設(shè)計(jì)結(jié)構(gòu)，除非閃存本身能提供部分讀(partial read)與部分寫(partial write)功能以提高存取效能，否則以目前公知存取閃存中數(shù)據(jù)的儲(chǔ)存結(jié)構(gòu)與存取方法，皆無法明顯有效提高存取效率。這種情形，在越來越講求高速數(shù)據(jù)處理的時(shí)代，顯然仍存有相當(dāng)大的改進(jìn)空間。閃存的數(shù)據(jù)存取，通常是以一個(gè)基本存取數(shù)據(jù)頁(yè)(page)作為基本的數(shù)據(jù)存取單位。其中，考慮閃存的容量大小不同，基本存取數(shù)據(jù)頁(yè)的存取數(shù)據(jù)內(nèi)容即會(huì)跟著有所不同。 舉例而言，針對(duì)低容量的閃存，其基本存取數(shù)據(jù)頁(yè)(簡(jiǎn)稱512pages)的存取數(shù)據(jù)內(nèi)容可為 (512bytes+16bytes);其中，512bytes指所有數(shù)據(jù)區(qū)段字節(jié)的總字節(jié)數(shù),而16bytes則用來作為儲(chǔ)存數(shù)據(jù)校正字節(jié)之用。當(dāng)然，目前產(chǎn)生數(shù)據(jù)校正字節(jié)的較常使用方式，是依據(jù)數(shù)據(jù)區(qū)段字節(jié)的內(nèi)容，通過算法而計(jì)算出錯(cuò)誤修正碼(Error Correction Code,ECC),但是實(shí)際實(shí)施方式應(yīng)不限于此。至于高容量的閃存，其基本存取數(shù)據(jù)頁(yè)(簡(jiǎn)稱為2k pages)的存取數(shù)據(jù)內(nèi)容則可為(2k bytes+64bytes);其中，2k bytes指所有數(shù)據(jù)區(qū)段字節(jié)的總字節(jié)數(shù),而 64bytes則用來作為儲(chǔ)存數(shù)據(jù)校正字節(jié)之用。請(qǐng)參閱圖1，其為公知存取閃存中數(shù)據(jù)的儲(chǔ)存結(jié)構(gòu)示意圖。也就是說，圖I所示為包含有四組數(shù)據(jù)區(qū)段字節(jié)Sll S14與四組數(shù)據(jù)校正字節(jié)Ell E14的一基本存取數(shù)據(jù)頁(yè) Pl的儲(chǔ)存結(jié)構(gòu)示意圖。其中，所述四組數(shù)據(jù)區(qū)段字節(jié)Sll S14用以表示閃存的四組儲(chǔ)存數(shù)據(jù)。另外，根據(jù)所述四組數(shù)據(jù)區(qū)段字節(jié)Sll S14的儲(chǔ)存內(nèi)容，以通過可產(chǎn)生錯(cuò)誤修正碼，抑或其它可用以檢測(cè)或更正數(shù)據(jù)傳輸或儲(chǔ)存錯(cuò)誤的算法(其皆為一公知技術(shù))，而分別產(chǎn)生出相對(duì)應(yīng)的所述四組數(shù)據(jù)校正字節(jié)Ell E14。因此，如以2k pages形式的基本存取數(shù)據(jù)頁(yè)為例，則所述四組數(shù)據(jù)區(qū)段字節(jié)Sll S14中的任一組數(shù)據(jù)區(qū)段字節(jié)的儲(chǔ)存容量，即應(yīng)分別為512bytes，而所述四組數(shù)據(jù)校正字節(jié)Ell E14中的任一組數(shù)據(jù)校正字節(jié)的儲(chǔ)存容量，則應(yīng)分別為16bytes。另外，圖I沒有示出的，還包括有一數(shù)據(jù)存取緩沖器，以供自閃存內(nèi)讀取出數(shù)據(jù)或欲寫入數(shù)據(jù)至閃存中時(shí)，提供數(shù)據(jù)于進(jìn)行存取時(shí)的緩沖功能。但是，因數(shù)據(jù)存取緩沖器的具體實(shí)施結(jié)構(gòu)可以是一般公知緩存器，故在此不再予以贅述。圖I所示儲(chǔ)存結(jié)構(gòu)的缺點(diǎn)在于，因所述四組數(shù)據(jù)區(qū)段字節(jié)Sll S14與所述四組數(shù)據(jù)校正字節(jié)Ell E14，被依序地安排儲(chǔ)存在左、右兩邊不同的儲(chǔ)存位置。如此一來，當(dāng)欲僅針對(duì)該基本存取數(shù)據(jù)頁(yè)P(yáng)l中某部分的數(shù)據(jù)區(qū)段字節(jié)的數(shù)據(jù)進(jìn)行讀取時(shí)，受限于閃存的順序存取設(shè)計(jì)結(jié)構(gòu)，且假設(shè)閃存本身未能提供部分讀與部分寫功能，則顯然仍需將不必要的數(shù)據(jù)區(qū)段字節(jié)或數(shù)據(jù)校正字節(jié)持續(xù)讀入該數(shù)據(jù)存取緩沖器內(nèi)。舉例而言，假設(shè)一微處理器(圖中未示出)在某次工作事件(event)中，僅需要使用該第二組數(shù)據(jù)區(qū)段字節(jié)S12時(shí)， 因其相對(duì)應(yīng)的該第二組數(shù)據(jù)校正字節(jié)E12的儲(chǔ)存位置被安排在該第三、第四組數(shù)據(jù)區(qū)段字節(jié)S13、S14的儲(chǔ)存位置以及該第一組數(shù)據(jù)校正字節(jié)Ell的儲(chǔ)存位置后方。因此，當(dāng)該微處理器依據(jù)閃存的數(shù)據(jù)順序存取特性而依序地將該第一、第二組數(shù)據(jù)區(qū)段字節(jié)Sll、S12讀入該數(shù)據(jù)存取緩沖器后，為了要能取得該第二組數(shù)據(jù)校正字節(jié)E12，驗(yàn)證該第二組數(shù)據(jù)區(qū)段字節(jié)S12在數(shù)據(jù)存取過程或儲(chǔ)存期間中是否曾發(fā)生數(shù)據(jù)錯(cuò)誤現(xiàn)象，即顯然需等到該第三、第四組數(shù)據(jù)區(qū)段字節(jié)S13、S14以及該第一組數(shù)據(jù)校正字節(jié)Ell —并被讀入后，方可取得該第二組數(shù)據(jù)校正字節(jié)E12。如此一來，以圖I公知儲(chǔ)存結(jié)構(gòu)進(jìn)行存取動(dòng)作勢(shì)必會(huì)浪費(fèi)一些額外的存取時(shí)間，且該數(shù)據(jù)存取緩沖器的儲(chǔ)存空間也至少要準(zhǔn)備能容納該基本存取數(shù)據(jù)頁(yè)P(yáng)l 的所有字節(jié)總數(shù)的儲(chǔ)存空間，方足以應(yīng)付極端的實(shí)際應(yīng)用例?？v然，將圖I所示的公知儲(chǔ)存結(jié)構(gòu)搭配具有部分讀與部分寫功能的閃存時(shí)，以上述示例而論，仍然需要至少移動(dòng)一位置指針(pointer)(其用以標(biāo)示數(shù)據(jù)的儲(chǔ)存位置)兩次，方可依序完成存取該第二組數(shù)據(jù)區(qū)段字節(jié)S12與該第二組數(shù)據(jù)校正字節(jié)E12的存取動(dòng)作。另一方面，因所述四組數(shù)據(jù)校正字節(jié)Ell E14分別由所述四組數(shù)據(jù)區(qū)段字節(jié) Sll S14各自經(jīng)過一用以產(chǎn)生錯(cuò)誤修正碼(ECC)的算法而計(jì)算得到，且因錯(cuò)誤修正碼通常只能檢測(cè)到一個(gè)位錯(cuò)誤，這顯然也會(huì)使公知儲(chǔ)存結(jié)構(gòu)的錯(cuò)誤涵蓋率(Error Coverage Rate)無法有效提升。雖然，目前已有較為復(fù)雜的錯(cuò)誤修正碼產(chǎn)生算法被提出以希望能提高錯(cuò)誤涵蓋率，但是，使用這種較為復(fù)雜的算法所需付出的代價(jià)，即是需要大幅增加數(shù)據(jù)的處理時(shí)間。這種結(jié)果，顯然也與目前高速數(shù)據(jù)處理的要求相違背。因此，提出本發(fā)明的主要目的，即希望提供一種在不增加成本的情況下，有效改善數(shù)據(jù)存取效能的數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)與方法。提出本發(fā)明的另一目的，即希望提供一種可在不大幅增加數(shù)據(jù)處理時(shí)間的情況下，有效改善數(shù)據(jù)錯(cuò)誤涵蓋率的數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)與方法。

發(fā)明內(nèi)容
本發(fā)明涉及一種利用微處理器在閃存中儲(chǔ)存數(shù)據(jù)的方法，該方法包括寫入一第一組數(shù)據(jù)區(qū)段字節(jié)至一閃存中；將該第一組數(shù)據(jù)區(qū)段字節(jié)區(qū)分為一第一子數(shù)據(jù)區(qū)段及一第二子數(shù)據(jù)區(qū)段；根據(jù)該第一子數(shù)據(jù)區(qū)段，產(chǎn)生一第一子數(shù)據(jù)校正字節(jié)；根據(jù)該第二子數(shù)據(jù)區(qū)段，產(chǎn)生一第二子數(shù)據(jù)校正字節(jié)；將該第一子數(shù)據(jù)校正字節(jié)和該第二子數(shù)據(jù)校正字節(jié)作為一第一組數(shù)據(jù)校正字節(jié)寫入該閃存，其中將該第一組數(shù)據(jù)校正字節(jié)寫入與該第一組數(shù)據(jù)區(qū)段字節(jié)儲(chǔ)存地址相緊接的儲(chǔ)存地址；以及重復(fù)上述步驟，分別儲(chǔ)存其它組數(shù)據(jù)區(qū)段字節(jié)與相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)。本發(fā)明的技術(shù)方案可以改善數(shù)據(jù)存取效能和數(shù)據(jù)錯(cuò)誤涵蓋率。


圖I為公知存取閃存中數(shù)據(jù)的儲(chǔ)存結(jié)構(gòu)示意圖。圖2(a)為本發(fā)明的一第一較佳實(shí)施結(jié)構(gòu)示例圖。
圖2(b)為本發(fā)明的一第二較佳實(shí)施結(jié)構(gòu)示例圖。圖3為本發(fā)明的一第三較佳實(shí)施結(jié)構(gòu)示例圖。圖4為本發(fā)明的一較佳實(shí)施方法的步驟示意圖。其中，附圖標(biāo)記說明如下圖I 基本存取數(shù)據(jù)頁(yè)P(yáng)l數(shù)據(jù)區(qū)段字節(jié)Sll S14
數(shù)據(jù)校正字節(jié)ElI E14圖2(a)、圖 2(b) 圖 4 :基本存取數(shù)據(jù)頁(yè)P(yáng)2、P3數(shù)據(jù)區(qū)段字節(jié)S21 S24、S31 S34數(shù)據(jù)校正字節(jié)E21 E24、E31 E34部分?jǐn)?shù)據(jù)區(qū)段字節(jié)S21a S24b、S3Ia S34b部分?jǐn)?shù)據(jù)校正字節(jié)E21a E24b、E31a E34b
具體實(shí)施例方式為解決因公知數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)的限制，導(dǎo)致在存取閃存時(shí)發(fā)生數(shù)據(jù)存取效能不顯著現(xiàn)象，本發(fā)明提出一種新的數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)。請(qǐng)參閱圖2(a)，其為本發(fā)明的第一較佳實(shí)施結(jié)構(gòu)示例圖。圖2(a)中所示的基本存取數(shù)據(jù)頁(yè)P(yáng)2，包含有四組數(shù)據(jù)區(qū)段字節(jié)S21 S24與四組數(shù)據(jù)校正字節(jié)E21 E24。如以基本存取數(shù)據(jù)頁(yè)(簡(jiǎn)稱為2k pages)形式的基本存取數(shù)據(jù)頁(yè)為例作一說明，則所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24中的任一組數(shù)據(jù)區(qū)段字節(jié)的儲(chǔ)存容量應(yīng)分別為512bytes，而所述四組數(shù)據(jù)校正字節(jié)E21 E24中的任一組數(shù)據(jù)校正字節(jié)的儲(chǔ)存容量則分別為16bytes。從圖2 (a)中有關(guān)數(shù)據(jù)的儲(chǔ)存位置安排方式即可知，所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24與所述四組數(shù)據(jù)校正字節(jié)E21 E24以交錯(cuò)方式進(jìn)行儲(chǔ)存。即，所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24分別儲(chǔ)存于閃存中的四組彼此間隔著一適當(dāng)距離的儲(chǔ)存位置內(nèi)。另外，所述四組數(shù)據(jù)校正字節(jié)E21 E24分別儲(chǔ)存于由所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24的儲(chǔ)存位置所間隔出來的另一多組儲(chǔ)存位置。以圖2(a)為例，任一組數(shù)據(jù)校正字節(jié)的儲(chǔ)存位置可緊接相鄰于至少一組數(shù)據(jù)區(qū)段字節(jié)的儲(chǔ)存位置。圖2(a)所示儲(chǔ)存結(jié)構(gòu)的好處在于，當(dāng)一微處理器(圖中未示出)在某次工作事件中，僅需要使用某個(gè)單一特定數(shù)據(jù)區(qū)段字節(jié)時(shí)，因與該單一特定數(shù)據(jù)區(qū)段字節(jié)相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)彼此緊接相鄰，該微處理器顯然可在不必讀入這些未使用到的數(shù)據(jù)區(qū)段字節(jié)與數(shù)據(jù)校正字節(jié)的情況下，快速完成數(shù)據(jù)存取工作。舉例而言，假設(shè)該微處理器在某次工作事件中僅需要使用該第二組數(shù)據(jù)區(qū)段字節(jié)S22時(shí)，因其相對(duì)應(yīng)的該數(shù)據(jù)校正字節(jié)E22的儲(chǔ)存位置被安排在緊接相鄰于該第二組數(shù)據(jù)區(qū)段字節(jié)S22的儲(chǔ)存位置后方。如此，當(dāng)該微處理器依據(jù)閃存的數(shù)據(jù)順序存取特性而依序地將該第一組數(shù)據(jù)區(qū)段字節(jié)S21與該第一組數(shù)據(jù)校正字節(jié)E21讀入該數(shù)據(jù)存取緩沖器后，即能馬上取得該第二組數(shù)據(jù)區(qū)段字節(jié)S22以及與其相對(duì)應(yīng)的該數(shù)據(jù)校正字節(jié)E22。如此一來，即可不必浪費(fèi)時(shí)間去將未使用到的該第三、第四組數(shù)據(jù)區(qū)段字節(jié)S23、S24以及該第三、四組數(shù)據(jù)校正字節(jié)E23、E24—并讀入。從而，該第一較佳實(shí)施結(jié)構(gòu)可在不必增加任何成本的情況下比圖I所示公知儲(chǔ)存結(jié)構(gòu)更為節(jié)省數(shù)據(jù)存取時(shí)間。當(dāng)然，如果將該第一較佳實(shí)施結(jié)構(gòu)應(yīng)用于具有部分讀與部分寫功能的閃存時(shí)，與圖I所示公知儲(chǔ)存結(jié)構(gòu)相比，顯然只需要移動(dòng)該位置指針I(yè)次即可更快速完成存取該第二組數(shù)據(jù)區(qū)段字節(jié)S22與該數(shù)據(jù)校正字節(jié)E22的工作。簡(jiǎn)言之，將該第一較佳實(shí)施結(jié)構(gòu)搭配具有部分讀與部分寫功能的閃存時(shí)，也能有效地節(jié)省數(shù)據(jù)存取時(shí)間。另外，為了能更進(jìn)一步節(jié)省該數(shù)據(jù)存取緩沖器所需的儲(chǔ)存空間，則在配合該第一較佳實(shí)施結(jié)構(gòu)以進(jìn)行該基本存取數(shù)據(jù)頁(yè)P(yáng)2的數(shù)據(jù)存取時(shí)，顯然只需要準(zhǔn)備能容納單一數(shù)據(jù)區(qū)段字節(jié)與其相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)的字節(jié)總數(shù)的儲(chǔ)存空間即已足夠，而不必準(zhǔn)備可容納該基本存取數(shù)據(jù)頁(yè)P(yáng)2的所有字節(jié)總數(shù)的儲(chǔ)存空間。易言之，利用本發(fā)明所提出的該第一較佳實(shí)施結(jié)構(gòu)進(jìn)行數(shù)據(jù)存取時(shí)，也可一并節(jié)省存取閃存中數(shù)據(jù)的實(shí)施成本。再者，為改善公知儲(chǔ)存結(jié)構(gòu)無法有效提高數(shù)據(jù)錯(cuò)誤涵蓋率的缺點(diǎn)，本發(fā)明現(xiàn)提出如圖2(b)所示的第二較佳實(shí)施結(jié)構(gòu)來解決此一問題。亦即，延伸圖2(a)所示的該第一較佳實(shí)施結(jié)構(gòu)的發(fā)明概念，將圖2(a)中所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24分別再予以區(qū)分成為8組數(shù)據(jù)區(qū)段字節(jié)S21a S24b，且自所述8組數(shù)據(jù)區(qū)段字節(jié)S21a S24b中，分別由此可產(chǎn)生錯(cuò)誤修正碼，或其它可用以檢測(cè)或更正數(shù)據(jù)傳輸或儲(chǔ)存錯(cuò)誤的算法，以各自產(chǎn)生相對(duì)應(yīng)的8組數(shù)據(jù)校正字節(jié)E21a E24b。當(dāng)然，在該第二較佳實(shí)施結(jié)構(gòu)中，以可產(chǎn)生錯(cuò)誤修正碼的算法產(chǎn)生這些數(shù)據(jù)校正字節(jié)，但在實(shí)際實(shí)施過程中并不限于此。接著，再進(jìn)一步討論圖I與圖2(b)中所示的該基本存取數(shù)據(jù)頁(yè)P(yáng)1、P2。當(dāng)兩者皆例如為2k pages形式的基本存取數(shù)據(jù)頁(yè)時(shí)，根據(jù)用以產(chǎn)生錯(cuò)誤修正碼的算法的運(yùn)作原理，圖I中任一組數(shù)據(jù)校正字節(jié)的儲(chǔ)存容量至少需要具有(9+3) *2 = 24bits (等于3個(gè) bytes)，方足以涵蓋任一組數(shù)據(jù)區(qū)段字節(jié)所發(fā)生的位錯(cuò)誤。由于，圖I中所述四組數(shù)據(jù)校正字節(jié)Ell E14的最大儲(chǔ)存容量可以分別達(dá)到16bytes，顯然任一組數(shù)據(jù)校正字節(jié)皆足以涵蓋相對(duì)應(yīng)的數(shù)據(jù)區(qū)段字節(jié)所發(fā)生的位錯(cuò)誤。此舉也意味，任一組數(shù)據(jù)區(qū)段字節(jié)皆只使用一組數(shù)據(jù)校正字節(jié)作為檢測(cè)位錯(cuò)誤之用。反之，以圖2(b)所示的儲(chǔ)存結(jié)構(gòu)而言，因所述四組數(shù)據(jù)區(qū)段字節(jié)S21 S24分別被區(qū)分成為8組數(shù)據(jù)區(qū)段字節(jié)S21a S24b。從而，所述8組數(shù)據(jù)區(qū)段字節(jié)S21a S24b 的儲(chǔ)存容量應(yīng)已分別降低為256bytes。同時(shí)，用以相對(duì)應(yīng)保護(hù)所述8組數(shù)據(jù)區(qū)段字節(jié) S21a S24b的8組相對(duì)應(yīng)數(shù)據(jù)校正字節(jié)E21a E24b的儲(chǔ)存容量，至少需要具有(8+3) *2 =22bits (即，應(yīng)至少需以3個(gè)bytes來儲(chǔ)存)，方足以分別涵蓋所述8組數(shù)據(jù)區(qū)段字節(jié) S21a S24b所發(fā)生的位錯(cuò)誤。由于，圖2 (b)中所述四組數(shù)據(jù)校正字節(jié)E21 E24的最大儲(chǔ)存容量分別為16bytes，則所述8組相對(duì)應(yīng)數(shù)據(jù)校正字節(jié)E21a E24b的最大儲(chǔ)存容量即分別為8bytes。如此一來，所述8組相對(duì)應(yīng)數(shù)據(jù)校正字節(jié)E21a E24b也應(yīng)足以分別涵蓋所述8組數(shù)據(jù)區(qū)段字節(jié)S21a S24b所發(fā)生的位錯(cuò)誤。簡(jiǎn)言之，所述四組數(shù)據(jù)區(qū)段字節(jié) S21 S24顯然皆各自以兩組數(shù)據(jù)校正字節(jié)(E21a、E21b) (E24a、E24b)來檢測(cè)位錯(cuò)誤的發(fā)生。這些做法，將可使圖2(b)所示儲(chǔ)存結(jié)構(gòu)的錯(cuò)誤涵蓋率比圖I所示公知儲(chǔ)存結(jié)構(gòu)的錯(cuò)誤涵蓋率至少提高I倍以上。當(dāng)然，關(guān)于本發(fā)明的另一較佳做法，也可將圖2(b)所示的實(shí)施概念與圖I所示的公知儲(chǔ)存結(jié)構(gòu)相結(jié)合，以得到如圖3所示的一第三較佳實(shí)施結(jié)構(gòu)示例圖。亦即，在圖I所示的公知儲(chǔ)存結(jié)構(gòu)中，如欲提高錯(cuò)誤涵蓋率時(shí)，顯然須如圖2(b)所示，在包含有四組數(shù)據(jù)區(qū)段字節(jié)S31 S34與四組數(shù)據(jù)校正字節(jié)E31 E34的一基本存取數(shù)據(jù)頁(yè)P(yáng)3中，將所述四組數(shù)據(jù)區(qū)段字節(jié)S31 S34分別再予以區(qū)分成為8組數(shù)據(jù)區(qū)段字節(jié)S31a S34b，且分別計(jì)算產(chǎn)生相對(duì)應(yīng)的8組數(shù)據(jù)校正位碼E31a E34b，以有效提高圖I所示公知儲(chǔ)存結(jié)構(gòu)的錯(cuò)誤涵蓋率。現(xiàn)再將有關(guān)本發(fā)明的第一較佳實(shí)施方法，予以整理成如圖4所示的詳細(xì)步驟示意圖，用另一角度來說明與實(shí)現(xiàn)本發(fā)明的概念步驟41:開始；步驟42 :儲(chǔ)存該第一組數(shù)據(jù)區(qū)段字節(jié)S21至該閃存中；步驟43 :儲(chǔ)存相對(duì)應(yīng)于該第一組數(shù)據(jù)區(qū)段字節(jié)S21的該第一組數(shù)據(jù)校正字節(jié)E21 ； 其中，該第一組數(shù)據(jù)校正字節(jié)E21的儲(chǔ)存位置與該第一組數(shù)據(jù)區(qū)段字節(jié)S21的儲(chǔ)存位置緊接相鄰；步驟44 :儲(chǔ)存該第二組數(shù)據(jù)區(qū)段字節(jié)S22 ;其中，該第二組數(shù)據(jù)區(qū)段字節(jié)S22的儲(chǔ)存位置與該第一組數(shù)據(jù)校正字節(jié)E21的儲(chǔ)存位置緊接相鄰；步驟45 :儲(chǔ)存相對(duì)應(yīng)于該第二組數(shù)據(jù)區(qū)段字節(jié)S22的該第二組數(shù)據(jù)校正字節(jié)E22 ； 其中，該第二組數(shù)據(jù)校正字節(jié)E22的儲(chǔ)存位置與該第二組數(shù)據(jù)區(qū)段字節(jié)S22的儲(chǔ)存位置緊接相鄰；步驟46 :重復(fù)上述緊接相鄰的交錯(cuò)儲(chǔ)存方式，分別儲(chǔ)存其它組數(shù)據(jù)區(qū)段字節(jié)S23、 S24與相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)E23、E24，直至形成該基本存取數(shù)據(jù)頁(yè)P(yáng)2 ；以及步驟47:結(jié)束。綜上所述，通過本發(fā)明的做法，顯然可在不大幅增加處理時(shí)間與成本的情況下，輕易地達(dá)到改善數(shù)據(jù)存取效能與錯(cuò)誤涵蓋率的目的。本發(fā)明可以由本領(lǐng)域的普通技術(shù)人員進(jìn)行各種修改，但皆不脫離權(quán)利要求書所保護(hù)的范圍。
權(quán)利要求
1.一種利用微處理器在閃存中儲(chǔ)存數(shù)據(jù)的方法，包含下列步驟寫入一第一組數(shù)據(jù)區(qū)段字節(jié)至一閃存中；將該第一組數(shù)據(jù)區(qū)段字節(jié)區(qū)分為一第一子數(shù)據(jù)區(qū)段及一第二子數(shù)據(jù)區(qū)段；根據(jù)該第一子數(shù)據(jù)區(qū)段，產(chǎn)生一第一子數(shù)據(jù)校正字節(jié)；根據(jù)該第二子數(shù)據(jù)區(qū)段，產(chǎn)生一第二子數(shù)據(jù)校正字節(jié)；將該第一子數(shù)據(jù)校正字節(jié)和該第二子數(shù)據(jù)校正字節(jié)作為一第一組數(shù)據(jù)校正字節(jié)寫入該閃存，其中將該第一組數(shù)據(jù)校正字節(jié)寫入與該第一組數(shù)據(jù)區(qū)段字節(jié)儲(chǔ)存地址相緊接的儲(chǔ)存地址；以及重復(fù)上述步驟，分別寫入其它組數(shù)據(jù)區(qū)段字節(jié)與相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)。
2.如權(quán)利要求I所述的方法，其特征在于將多組數(shù)據(jù)區(qū)段字節(jié)分別寫入在該閃存中的多組儲(chǔ)存地址內(nèi)；以及將分別由所述多組數(shù)據(jù)區(qū)段字節(jié)而計(jì)算產(chǎn)生的多組數(shù)據(jù)校正字節(jié)以交錯(cuò)儲(chǔ)存方式分別寫入由所述多組儲(chǔ)存地址所間隔出來的另一多組儲(chǔ)存地址。
3.如權(quán)利要求2所述的方法，其特征在于，任一組數(shù)據(jù)區(qū)段字節(jié)包含512組字節(jié)，且任一組數(shù)據(jù)校正字節(jié)包含16組字節(jié)，抑或任一組數(shù)據(jù)區(qū)段字節(jié)包含256組字節(jié)，且任一組數(shù)據(jù)校正字節(jié)包含8組字節(jié)。
4.如權(quán)利要求2所述的方法，其特征在于，任一組數(shù)據(jù)校正字節(jié)均包含至少兩組數(shù)據(jù)校正碼，以分別由其相對(duì)應(yīng)的特定數(shù)據(jù)區(qū)段字節(jié)中的部分字節(jié)所計(jì)算產(chǎn)生，且所述至少兩組數(shù)據(jù)校正碼皆為一錯(cuò)誤修正碼。
5.如權(quán)利要求2所述的方法，其特征在于，提供該閃存所使用的一數(shù)據(jù)存取緩沖器的儲(chǔ)存空間，為單一數(shù)據(jù)區(qū)段字節(jié)與單一數(shù)據(jù)校正字節(jié)的字節(jié)組數(shù)總和。
6.如權(quán)利要求I所述的方法，其特征在于將多組數(shù)據(jù)區(qū)段字節(jié)分別寫入該閃存中的多組儲(chǔ)存地址內(nèi)；以及將分別由所述多組數(shù)據(jù)區(qū)段字節(jié)而計(jì)算產(chǎn)生的多組數(shù)據(jù)校正字節(jié)分別寫入另一多組儲(chǔ)存地址；其中，任一組數(shù)據(jù)校正字節(jié)均包含至少兩組數(shù)據(jù)校正碼。
7.如權(quán)利要求6所述的方法，其特征在于，任一組數(shù)據(jù)區(qū)段字節(jié)包含512組字節(jié)，且任一組數(shù)據(jù)校正字節(jié)包含16組字節(jié)，抑或任一組數(shù)據(jù)區(qū)段字節(jié)包含256組字節(jié)，且任一組數(shù)據(jù)校正字節(jié)包含8組字節(jié)。
8.如權(quán)利要求6所述的方法，其特征在于，其中任一組數(shù)據(jù)區(qū)段字節(jié)的儲(chǔ)存地址緊接相鄰于至少一組數(shù)據(jù)校正字節(jié)的儲(chǔ)存地址，以使所述多組數(shù)據(jù)區(qū)段字節(jié)與所述多組數(shù)據(jù)校正字節(jié)之間彼此形成一交錯(cuò)儲(chǔ)存方式。
9.如權(quán)利要求6所述的方法，其特征在于，提供該閃存所使用的一數(shù)據(jù)存取緩沖器的儲(chǔ)存空間，為單一數(shù)據(jù)區(qū)段字節(jié)與單一數(shù)據(jù)校正字節(jié)的字節(jié)組數(shù)總和。
全文摘要
本發(fā)明涉及一種利用微處理器在閃存中儲(chǔ)存數(shù)據(jù)的方法，該方法包括寫入一第一組數(shù)據(jù)區(qū)段字節(jié)至一閃存中；將該第一組數(shù)據(jù)區(qū)段字節(jié)區(qū)分為一第一子數(shù)據(jù)區(qū)段及一第二子數(shù)據(jù)區(qū)段；根據(jù)該第一子數(shù)據(jù)區(qū)段，產(chǎn)生一第一子數(shù)據(jù)校正字節(jié)；根據(jù)該第二子數(shù)據(jù)區(qū)段，產(chǎn)生一第二子數(shù)據(jù)校正字節(jié)；將該第一子數(shù)據(jù)校正字節(jié)和該第二子數(shù)據(jù)校正字節(jié)作為一第一組數(shù)據(jù)校正字節(jié)寫入該閃存，其中將該第一組數(shù)據(jù)校正字節(jié)寫入與該第一組數(shù)據(jù)區(qū)段字節(jié)儲(chǔ)存地址相緊接的儲(chǔ)存地址；以及重復(fù)上述步驟，分別儲(chǔ)存其它組數(shù)據(jù)區(qū)段字節(jié)與相對(duì)應(yīng)的數(shù)據(jù)校正字節(jié)。本發(fā)明的技術(shù)方案可以改善數(shù)據(jù)存取效能和數(shù)據(jù)錯(cuò)誤涵蓋率。
文檔編號(hào)G06F12/02GK102609359SQ20121002504
公開日2012年7月25日 申請(qǐng)日期2005年9月5日 優(yōu)先權(quán)日2005年9月5日
發(fā)明者張育維, 曾俊華, 江晉毅, 郭東智 申請(qǐng)人:威盛電子股份有限公司