經(jīng)改進(jìn)的插入指令的裝置和方法
【專利摘要】描述了一種裝置，該裝置具有指令執(zhí)行邏輯電路，該指令執(zhí)行邏輯電路用于執(zhí)行第一、第二、第三和第四指令。第一指令和第二指令二者將第一組輸入向量元素插入相應(yīng)的第一和第二結(jié)果向量的多個(gè)第一不重疊部分中的一個(gè)部分中。第一組具有第一位寬。多個(gè)第一不重疊部分中的每個(gè)部分具有與第一組相同的位寬。第三指令和第四指令二者將第二組輸入向量元素插入相應(yīng)的第三和第四結(jié)果向量的多個(gè)第二不重疊部分中的一個(gè)部分中。第二組具有比所述第一位寬大的第二位寬。多個(gè)第二不重疊部分中的每個(gè)部分具有與第二組相同的位寬。該裝置還包括掩碼層電路，該掩碼層電路用于在第一結(jié)果向量粒度下對第一和第三指令進(jìn)行掩碼操作，并在第二結(jié)果向量粒度下對第二和第四指令進(jìn)行掩碼操作。
【專利說明】經(jīng)改進(jìn)的插入指令的裝置和方法
[0001]背景

【技術(shù)領(lǐng)域】
[0002]本發(fā)明一般涉及計(jì)算科學(xué)，且更具體地涉及經(jīng)改進(jìn)的插入指令的裝置和方法。

【背景技術(shù)】
[0003]圖1示出了在半導(dǎo)體芯片上用邏輯電路實(shí)現(xiàn)的處理核100的高級圖。該處理核包括流水線101。該流水線由各自被設(shè)計(jì)成在完全執(zhí)行程序代碼指令所需的多步驟過程中執(zhí)行特定步驟的多個(gè)級組成。這些級通常至少包括:1)指令取出和解碼；2)數(shù)據(jù)取出；3)執(zhí)行；4)寫回。執(zhí)行級對由在先前級(例如在上述步驟I))中所取出和解碼的指令所標(biāo)識并在另一先前級(例如在上述步驟2))中被取出的數(shù)據(jù)執(zhí)行由在先前級(例如在上述步驟I))中取出和解碼的指令所標(biāo)識的特定操作。被操作的數(shù)據(jù)通常是從(通用)寄存器存儲空間102中取出的。在該操作完成時(shí)所創(chuàng)建的新數(shù)據(jù)通常也被“寫回”寄存器存儲空間(例如在上述級4))。
[0004]與執(zhí)行級相關(guān)聯(lián)的邏輯電路通常由多個(gè)“執(zhí)行單元”或“功能單元” 103_1至103_N構(gòu)成，這些單元各自被設(shè)計(jì)成執(zhí)行其自身的唯一操作子集(例如，第一功能單元執(zhí)行整數(shù)數(shù)學(xué)操作，第二功能單元執(zhí)行浮點(diǎn)指令，第三功能單元執(zhí)行從高速緩存/存儲器的加載操作和/或到高速緩存/存儲器的存儲操作等等)。由所有這些功能單元執(zhí)行的所有操作的集合與處理核100所支持的“指令集”相對應(yīng)。
[0005]計(jì)算機(jī)科學(xué)領(lǐng)域中廣泛認(rèn)可兩種類型的處理器架構(gòu):“標(biāo)量”和“向量”。標(biāo)量處理器被設(shè)計(jì)成執(zhí)行對單個(gè)數(shù)據(jù)集進(jìn)行操作的指令，而向量處理器被設(shè)計(jì)成執(zhí)行對多個(gè)數(shù)據(jù)集進(jìn)行操作的指令。圖2A和2B呈現(xiàn)了展示標(biāo)量處理器與向量處理器之間的基本差異的比較示例。
[0006]圖2A示出標(biāo)量AND (與)指令的示例，其中單個(gè)操作數(shù)集A和B —起進(jìn)行“與”運(yùn)算以產(chǎn)生奇異(或“標(biāo)量”)結(jié)果C(S卩，AB = C)。相反，圖2B示出向量AND指令的示例，其中兩個(gè)操作數(shù)集A/B和D/E并行地分別一起進(jìn)行“與”運(yùn)算以同時(shí)產(chǎn)生向量結(jié)果C和F(即，A.AND.B = C以及D.AND.E = F)。根據(jù)術(shù)語學(xué)，“向量”是具有多個(gè)“元素”的數(shù)據(jù)元素。例如，向量V = Q，R，S，T，U具有五個(gè)不同的元素:Q、R、S、T和U。示例性向量V的“尺寸”是5 (因?yàn)樗哂?個(gè)元素)。
[0007]圖1還示出向量寄存器空間104的存在，該向量寄存器空間104不同于通用寄存器空間102。具體而言，通用寄存器空間102標(biāo)準(zhǔn)地用于存儲標(biāo)量值。這樣，當(dāng)各執(zhí)行單元中的任一個(gè)執(zhí)行標(biāo)量操作時(shí)，它們標(biāo)準(zhǔn)地使用從通用寄存器存儲空間102調(diào)用的操作數(shù)(并將結(jié)果寫回通用寄存器存儲空間102)。相反，當(dāng)各執(zhí)行單元中的任一個(gè)執(zhí)行向量操作時(shí)，它們標(biāo)準(zhǔn)地使用從向量寄存器空間107調(diào)用的操作數(shù)(并將結(jié)果寫回向量寄存器空間107)?？深愃频胤峙浯鎯ζ鞯牟煌瑓^(qū)域以存儲標(biāo)量值和向量值。
[0008]還應(yīng)注意，存在位于功能單元103_1到103_N的相應(yīng)輸入處的掩碼邏輯104_1到104_N,以及位于功能單元103_1到103_N的相應(yīng)輸出處的掩碼邏輯105_1到105_N。在各種實(shí)現(xiàn)中，實(shí)際上僅實(shí)現(xiàn)這些層中的一個(gè)層一不過這并非嚴(yán)格要求。對于采用掩碼的任何指令，輸入掩碼邏輯104_1到104_N和/或輸出掩碼邏輯105_1到105_N可用于控制哪些元素被該向量指令有效地操作。在此，從掩碼寄存器空間106讀取掩碼向量(例如與從向量寄存器存儲空間107讀取的輸入數(shù)據(jù)向量一起)，并將該掩碼向量呈現(xiàn)給掩碼邏輯104、105層中的至少一層。
[0009]在執(zhí)行向量程序代碼的過程中，每一向量指令無需要求全數(shù)據(jù)字。例如，一些指令的輸入向量可能僅僅是8個(gè)元素，其他指令的輸入向量可能是16個(gè)元素，其他指令的輸入向量可能是32個(gè)元素，等等。因此，掩碼層104/105用于標(biāo)識完整向量數(shù)據(jù)字中的應(yīng)用于特定指令的一組元素，以在多個(gè)指令之間實(shí)現(xiàn)不同的向量尺寸。通常，對于每一向量指令，掩碼寄存器空間106中所保持的特定掩碼模式被該指令調(diào)出，從掩碼寄存器空間中被取出并且被提供給掩碼層104/105中的任一者或兩者，以“啟用”針對該特定向量操作的正確元素集合。
[0010]圖3a至3e示出了現(xiàn)有技術(shù)VINSERT、VEXTRACT和VPERMUTE指令的邏輯操作。注意，相比于其實(shí)際名稱，這些指令的名稱已被縮略或以其它方式簡化。
[0011]圖3a示出了現(xiàn)有技術(shù)VINSERT指令的邏輯操作。如圖3a中觀察到的，第一輸入操作數(shù)對應(yīng)于128位的信息301_A，而第二輸入操作數(shù)對應(yīng)于256位向量302_A。第三立即輸入操作數(shù)(未示出)指定256位向量302_A的哪一半(下半部或右半部)將被第一輸入操作數(shù)301_A的128位信息取代。所得的結(jié)構(gòu)被存儲在具有256位尺寸的目的地/結(jié)果向量中。128位信息301、輸入向量302_A和結(jié)果是浮點(diǎn)值，其尺寸可為32位或64位。
[0012]圖3b示出了現(xiàn)有技術(shù)VEXTRACT指令的邏輯操作。如圖3b中觀察到的，第一輸入操作數(shù)對應(yīng)于256位向量301_B。第二立即輸入操作數(shù)(未示出)指定256位輸入向量301_B的哪一半(下半部或右半部)將覆寫在目的地寄存器302_B中所存儲的256位向量的最低階128位上。輸入向量301_B向量被結(jié)構(gòu)化為浮點(diǎn)值，其尺寸為32位或64位。該指令格式可替換地指定存儲器中的128位作為目的地，而非目的地寄存器302_B。
[0013]圖 3c 至 3e 示出了三個(gè)不同 VPERMUTE 指令(VPERMILPS、VPERMILPD、VPERM2F128)的相應(yīng)邏輯操作。
[0014]圖3c示出了 VPERMILPS指令的邏輯操作。如圖3c中觀察到的，VPERMILPS指令接受對應(yīng)于256位輸入向量的輸入操作數(shù)301_C，該輸入向量具有8個(gè)32位(單精度)浮點(diǎn)值。結(jié)果也是256位向量，該256位向量具有8個(gè)32位單精度浮點(diǎn)值作為其元素302_C。第二輸入向量(未示出)針對結(jié)果的下半部中的4個(gè)元素中的每個(gè)元素唯一性地指定輸入向量301_C的下半部中的4個(gè)元素301_C_1至301_C_4中的哪個(gè)元素將向輸出元素提供其內(nèi)容。
[0015]圖3c僅針對輸出元素302_C_1和302_C_5示出了該操作。此處，輸出元素302_C_1的內(nèi)容可用輸入元素301_C_1至301_C_4中任一者的內(nèi)容填充。在(未示出的)第二輸入向量中清楚表明輸入元素301_C_1至301_C_4中的哪一個(gè)被選擇來填充輸出元素302_C_1。此處，第二輸入向量包含針對輸出向量中的8個(gè)元素中的每個(gè)元素的單獨(dú)的2位控制字段。必須從輸入向量301_C的下半部中選取結(jié)果302_(:的下半部中的輸出元素的源。同樣，必須從輸入向量301_C的上半部中選取結(jié)果302_C的上半部中的輸出元素的源。
[0016]盡管未在圖3c中明確地示出，但輸出元素302_C_2至302_C_4中每一者的內(nèi)容藉由第二輸入向量中包含的信息被唯一性地指定為輸入元素301_C_1至301_C_4中的任一者。類似地，如圖3c中觀察到的，輸出元素302_C_5的內(nèi)容用輸入元素301_C_5至301_C_8中任一者的內(nèi)容來填充。同樣，也在(未不出的)第二輸入向量中清楚表明輸入兀素301_C_5至301_C_8中的哪一個(gè)被選擇來填充輸出元素302_C_5。經(jīng)由(未示出的)第二輸入向量，將輸出元素302_C_6至302_C_8中每一者的內(nèi)容唯一性地指定為輸入元素301_C_5至301_C_8中的任一者。
[0017]VPERMILPS指令的另一版本使用立即操作數(shù)而非第二輸入向量來選取輸入向量301_C的選擇模式。此處，用于目的地的下半部的輸入元素選擇模式匹配用于目的地的上半部的輸入元素選擇模式。
[0018]圖3d示出了 VPERMILPD指令的邏輯操作。如圖3d中觀察到的，VPERMILPD指令接受對應(yīng)于256位輸入向量的輸入操作數(shù)301_D，該輸入向量具有4個(gè)64位(雙精度)浮點(diǎn)值。結(jié)果也是256位向量302_D，該256位向量具有4個(gè)64位雙精度浮點(diǎn)值作為其元素。第二輸入向量(未示出)針對結(jié)果的下半部中的2個(gè)元素中的每個(gè)元素唯一性地指定輸入向量301_D的下半部中的2個(gè)元素301_D_1至301_D_2中的哪個(gè)元素將向輸出元素提供其內(nèi)容。
[0019]如圖3d中觀察到的，輸出元素302_D_1和302_D_2中的每一者可唯一性地用輸入元素301_D_1或301_D_2中的任一者來填充。同樣，可用輸入元素301_D_3或301_C_4中的任一者來唯一性地“填充”輸出元素302_D_3和302_D_4中的每一者。在(未示出的)第二輸入向量中清楚表明哪個(gè)輸入元素被選擇來填充特定輸出元素。此處，第二輸入向量包含針對輸出向量中的4個(gè)元素中的每個(gè)元素的單獨(dú)的2位控制字段。
[0020]VPERMILPD指令的另一版本使用立即操作數(shù)而非第二輸入向量來選取輸入向量301_D的選擇模式。此處，用于目的地的下半部的輸入元素選擇模式匹配用于目的地的上半部的輸入元素選擇模式。
[0021]對于VPERMIPLS和VPERMIPLD指令兩者，將結(jié)果存儲在該指令的指令格式中指定的向量寄存器中。在利用第二輸入向量來確定選擇模式時(shí)，第一輸入向量的源在指令格式中被指定并且對應(yīng)于向量寄存器。在此情形中，第二輸入向量的源也在該指令格式中被指定并且對應(yīng)于第二向量寄存器或存儲器位置中的任一者。相反，如果使用立即操作數(shù)來確定選擇模式，則第一輸入向量的源在指令格式中被指定并且可以是向量寄存器或存儲器位置。
[0022]圖3e示出了 VPERM2F128指令的邏輯操作。如圖3e中觀察到的，VPERM2F128指令接受2個(gè)分開的256位向量輸入操作數(shù)301_E、302_E?？捎幂斎胂蛄?01_E、302_E兩者的下半部或上半部301_E_1、301_E_2、302_E_1、302_E_2中的任一者來填充256位結(jié)果303_E的128位下半部303_E_1和128位上半部303_E_2兩者。將該結(jié)果存儲在該指令的指令格式中指定的向量寄存器中。兩個(gè)輸入向量301_E、302_E的源在指令格式中被指定并且可對應(yīng)于一對向量寄存器或者一個(gè)向量寄存器和一個(gè)存儲器位置。

【專利附圖】

【附圖說明】
[0023]本發(fā)明是通過示例說明的，而不僅局限于各個(gè)附圖的圖示，在附圖中，類似的參考標(biāo)號表示類似的元件，其中:
[0024]圖1示出指令執(zhí)行流水線；
[0025]圖2a和2b將標(biāo)量處理與向量處理進(jìn)行比較；
[0026]圖3a至3e示出現(xiàn)有技術(shù)的插入、提取和置換指令；
[0027]圖4a至4p示出經(jīng)改進(jìn)的插入、提取和置換指令；
[0028]圖5a和5b涉及用于實(shí)現(xiàn)經(jīng)改進(jìn)的插入、提取和置換指令的執(zhí)行邏輯電路；
[0029]圖6A是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其A類指令模板的方框圖。
[0030]圖6B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其B類指令模板的方框圖。
[0031]圖7是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用向量友好指令格式的框圖。
[0032]圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖。
[0033]圖9A是根據(jù)本發(fā)明的各實(shí)施例的單個(gè)CPU核以及它與管芯上互連網(wǎng)絡(luò)的連接及其二級(L2)高速緩存的本地子集的框圖。
[0034]圖9B是根據(jù)本發(fā)明的各實(shí)施例的圖9A中的CPU核的一部分的分解圖。
[0035]圖10是示出根據(jù)本發(fā)明的實(shí)施例的示例性無序架構(gòu)的框圖。
[0036]圖11是根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)的框圖。
[0037]圖12是根據(jù)本發(fā)明的實(shí)施例的第二系統(tǒng)的框圖。
[0038]圖13是根據(jù)本發(fā)明的實(shí)施例的第三系統(tǒng)的框圖。
[0039]圖14是根據(jù)本發(fā)明的實(shí)施例的SoC的框圖。
[0040]圖15是根據(jù)本發(fā)明的實(shí)施例的具有集成的存儲器控制器和圖形器件的單核處理器和多核處理器的框圖。
[0041]圖16是根據(jù)本發(fā)明的實(shí)施例的對比使用軟件指令變換器將源指令集中的二進(jìn)制指令變換成目標(biāo)指令集中的二進(jìn)制指令的框圖。

【具體實(shí)施方式】
[0042]詳細(xì)描沭
[0043]圖4a至4e示出了 4個(gè)新的VINSERT指令的邏輯操作。具體而言，圖4a至4d分別示出了 VINSERTF32X4 指令、VINSERTF64X2 指令、VINSERTF32X8 指令和 VINSERTF64X4 指令。
[0044]圖4a示出了 VINSERTF32X4指令的邏輯操作。如圖4a中觀察到的，接收128位結(jié)構(gòu)401_A作為第一輸入操作數(shù)。該128位結(jié)構(gòu)包含4個(gè)32位單精度浮點(diǎn)值。還接收512位向量作為第二輸入操作數(shù)402_A。該512位向量可被視為由4個(gè)連貫數(shù)據(jù)“塊”組成，每個(gè)數(shù)據(jù)塊的尺寸為128位。立即操作數(shù)(未示出)指示第二操作數(shù)402_A的哪個(gè)128位“塊”將被第一輸入操作數(shù)401_A覆寫。第二操作數(shù)被覆寫的說法在從向量寄存器空間讀取的信息在執(zhí)行單元中的本地副本被覆寫的意義上是成立的。如本領(lǐng)域眾所周知的，向量寄存器空間中的原始源信息通常僅在指令格式指示源寄存器也是目的地寄存器的情況下才被覆與。
[0045]隨后向所得的數(shù)據(jù)結(jié)構(gòu)403_A應(yīng)用掩碼。此處，掩碼層404_A接收輸入掩碼向量(未示出)，其標(biāo)識所得的數(shù)據(jù)結(jié)構(gòu)403_A的哪些32位數(shù)據(jù)值將被寫入目的地406_A。在指令格式中標(biāo)識掩碼向量在掩碼寄存器空間(例如，諸如圖1的掩碼寄存器空間106)中的位置以及目的地在向量寄存器空間中的位置兩者。也在指令格式中標(biāo)識第一和第二輸入操作數(shù)401_A、402_A的源。在一個(gè)實(shí)施例中，第一輸入操作數(shù)401_A可源自于向量寄存器空間或存儲器位置，而第二輸入操作數(shù)402_A源自于向量寄存器空間。立即操作數(shù)也被包括在指令格式中。在一個(gè)實(shí)施例中，存儲目的地的向量寄存器空間不同于輸入操作數(shù)所源自的向量寄存器空間。
[0046]在一個(gè)實(shí)施例中，并非從掩碼寄存器空間讀取掩碼，而是將掩碼嵌入在指令自身中(例如，類似于立即操作數(shù))。在此情形中，指令格式包括包含實(shí)際掩碼模式的字段。相反，如果掩碼是從掩碼寄存器空間取出的，則指令格式包括標(biāo)識掩碼模式存儲在掩碼寄存器空間中何處的地址字段。為簡化起見，對下文其余討論的論述是如同從掩碼寄存器空間取出掩碼那樣來書寫的。然而，讀者應(yīng)理解，這些指令也可實(shí)現(xiàn)成使掩碼作為一種立即操作數(shù)嵌入在指令中。
[0047]在向量友好指令格式的實(shí)現(xiàn)中(其實(shí)施例在下文更詳細(xì)地描述)，指令格式支持這兩種掩碼模式技術(shù)。在此情況下，指令格式包括標(biāo)識將對該指令采取哪種辦法的附加字段(例如，I =掩碼模式類似于嵌入在指令中的立即操作數(shù)，O =將從掩碼寄存器空間取出掩碼模式)。
[0048]分開地或組合地，所應(yīng)用的掩碼操作的類型可以是“合并”或“歸零”。在合并掩碼的情形中，結(jié)果數(shù)據(jù)結(jié)構(gòu)的“被掩碼”字段不被覆寫。確切而言，目的地寄存器中該位置處的原始值被保留。相反，在歸零掩碼的情況，結(jié)果數(shù)據(jù)結(jié)構(gòu)的“被掩碼掉(mask out) ”字段用O值來覆寫目的地寄存器中的該位置。在各種實(shí)施例中(諸如與剛才引述的向量友好指令格式相關(guān)聯(lián)的實(shí)施例中)，在指令格式的另一字段中指定應(yīng)用合并掩碼操作還是歸零掩碼操作。
[0049]以上關(guān)于掩碼的評述也適用于以下與圖4b至4p相關(guān)聯(lián)的指令的討論。出于方便起見，以下不再贅述。
[0050]圖4b示出了 VINSERTF64X2指令的邏輯操作。如圖4b中觀察到的，接收128位結(jié)構(gòu)401_B作為第一輸入操作數(shù)。該128位結(jié)構(gòu)包含2個(gè)64位雙精度浮點(diǎn)值。還接收512位向量作為第二輸入操作數(shù)402_B。該512位向量可被視為由4個(gè)連貫數(shù)據(jù)“塊”組成，每個(gè)數(shù)據(jù)塊的尺寸為128位。立即操作數(shù)(未示出)指示第二操作數(shù)402_B的哪個(gè)128位“塊”將被第一輸入操作數(shù)401_B覆寫。
[0051]隨后向所得的數(shù)據(jù)結(jié)構(gòu)403_B應(yīng)用掩碼。此處，掩碼層404_B接收輸入掩碼向量(未示出)，其標(biāo)識所得的數(shù)據(jù)結(jié)構(gòu)403_B的哪些64位數(shù)據(jù)值將被寫入目的地406_B。在指令格式中標(biāo)識掩碼向量在掩碼寄存器空間中的位置以及目的地在向量寄存器空間中的位置兩者。也在指令格式中標(biāo)識第一和第二輸入操作數(shù)401_B、402_B的源。在一個(gè)實(shí)施例中，第一輸入操作數(shù)401_B可源自于向量寄存器空間或存儲器位置，而第二輸入操作數(shù)402_B源自于向量寄存器空間。立即操作數(shù)也被包括在指令格式中。在一個(gè)實(shí)施例中，存儲目的地的向量寄存器空間不同于輸入操作數(shù)所源自的向量寄存器空間。
[0052]圖4c示出了 VINSERTF32X8指令的邏輯操作。如圖4c中觀察到的，接收256位結(jié)構(gòu)401_C作為第一輸入操作數(shù)。該256位結(jié)構(gòu)包含8個(gè)32位單精度浮點(diǎn)值。還接收512位向量作為第二輸入操作數(shù)402_C。該512位向量可被視為由2個(gè)連貫數(shù)據(jù)“塊”組成，每個(gè)數(shù)據(jù)塊的尺寸為256位。立即操作數(shù)(未示出)指示第二操作數(shù)402_C的哪個(gè)256位“塊”將被第一輸入操作數(shù)401_C覆寫。
[0053]隨后向所得的數(shù)據(jù)結(jié)構(gòu)403_C應(yīng)用掩碼。此處，掩碼層404_C接收輸入掩碼向量(未示出)，其標(biāo)識所得的數(shù)據(jù)結(jié)構(gòu)403_C的哪些32位數(shù)據(jù)值將被寫入目的地406_C。在指令格式中標(biāo)識掩碼向量在掩碼寄存器空間中的位置以及目的地在向量寄存器空間中的位置兩者。也在指令格式中標(biāo)識第一和第二輸入操作數(shù)401_C、402_C的源。在一個(gè)實(shí)施例中，第一輸入操作數(shù)401_C可源自于向量寄存器空間或存儲器位置，而第二輸入操作數(shù)402_C源自于向量寄存器空間。立即操作數(shù)也被包括在指令格式中。在一個(gè)實(shí)施例中，存儲目的地的向量寄存器空間不同于輸入操作數(shù)所源自的向量寄存器空間。
[0054]圖4d示出了 VINSERTF64X4指令的邏輯操作。如圖4d中觀察到的，接收256位結(jié)構(gòu)401_D作為第一輸入操作數(shù)。該256位結(jié)構(gòu)包含4個(gè)64位雙精度浮點(diǎn)值。還接收512位向量作為第二輸入操作數(shù)402_D。該512位向量可被視為由2個(gè)連貫數(shù)據(jù)“塊”組成，每個(gè)數(shù)據(jù)塊的尺寸為256位。立即操作數(shù)(未示出)指示第二操作數(shù)402_D的哪個(gè)256位“塊”將被第一輸入操作數(shù)401_D覆寫。
[0055]隨后向所得的數(shù)據(jù)結(jié)構(gòu)403_D應(yīng)用掩碼。此處，掩碼層404_D接收輸入掩碼向量(未示出)，其標(biāo)識所得的數(shù)據(jù)結(jié)構(gòu)403_D的哪些64位數(shù)據(jù)值將被寫入目的地406_D。在指令格式中標(biāo)識掩碼向量在掩碼寄存器空間中的位置以及目的地在向量寄存器空間中的位置兩者。也在指令格式中標(biāo)識第一和第二輸入操作數(shù)401_D、402_D的源。在一個(gè)實(shí)施例中，第一輸入操作數(shù)401_D可源自于向量寄存器空間或存儲器位置，而第二輸入操作數(shù)402_D源自于向量寄存器空間。立即操作數(shù)也被包括在指令格式中。在一個(gè)實(shí)施例中，存儲目的地的向量寄存器空間不同于輸入操作數(shù)所源自的向量寄存器空間。
[0056]圖4e至4h示出了 4個(gè)新的VEXTRACT指令。具體而言，圖4e示出了 VEXTRACT32X4指令，圖4f示出了 VEXTRACT64X2指令，圖4g示出了 VEXTRACT32X8指令，以及圖4h示出了VEXTRACT64X4 指令。
[0057]圖4e示出了 VEXTRACT32X4指令的邏輯操作。如圖4e中觀察到的，VEXTRACT32X4指令接受512位輸入操作數(shù)401_E。該512位輸入操作數(shù)401_E可被視為由4個(gè)連貫的128位數(shù)據(jù)“塊”組成，其中每個(gè)塊包含4個(gè)單精度(32位)浮點(diǎn)數(shù)據(jù)值。根據(jù)VEXTRACT32X4指令的邏輯操作，“選擇”這些128位塊中的一個(gè)塊，向所選擇的塊應(yīng)用掩碼層402_E，并且將所得的數(shù)據(jù)結(jié)構(gòu)寫入目的地403_E。
[0058]在一個(gè)實(shí)施例中，立即操作數(shù)(未示出)指定這4個(gè)128位塊中的哪個(gè)塊將被選擇，輸入操作數(shù)401_E是從向量寄存器提供的，并且目的地401_E可以在向量寄存器空間或存儲器位置中。該指令格式標(biāo)識任何適用的源/目的地向量寄存器和/或存儲器位置。在一個(gè)實(shí)施例中，目的地被存儲在與輸入向量所源自的向量寄存器空間不同的向量寄存器空間中。在該指令的操作期間，從掩碼寄存器空間讀取掩碼向量并將其應(yīng)用于掩碼層402_E。也在指令格式中提供掩碼向量在掩碼寄存器空間中的位置。掩碼的粒度為32位。S卩，掩碼向量個(gè)體地指定所選擇的數(shù)據(jù)塊中的4個(gè)32位值中的哪一個(gè)將被寫入目的地。
[0059]圖4f示出了 VEXTRACT64X2指令的邏輯操作。如圖4f中觀察到的，VEXTRACT64X2指令接受512位輸入操作數(shù)401_F。該512位輸入操作數(shù)401_F可被視為由4個(gè)連貫的128位數(shù)據(jù)“塊”組成，其中每個(gè)塊包含2個(gè)雙精度(64位)浮點(diǎn)數(shù)據(jù)值。根據(jù)VEXTRACT64X2指令的邏輯操作，“選擇”這些128位塊中的一個(gè)塊，向所選擇的塊應(yīng)用掩碼層402_F，并且將所得的數(shù)據(jù)結(jié)構(gòu)寫入目的地403_F。
[0060]在一個(gè)實(shí)施例中，立即操作數(shù)(未示出)指定這4個(gè)128位塊中的哪個(gè)塊將被選擇，輸入操作數(shù)401_F是從向量寄存器提供的，并且目的地403_F可以在向量寄存器空間或存儲器位置中。該指令格式標(biāo)識任何適用的源/目的地向量寄存器和/或存儲器位置。在一個(gè)實(shí)施例中，目的地被存儲在與輸入向量所源自的向量寄存器空間不同的向量寄存器空間中。在該指令的操作期間，從掩碼寄存器空間讀取掩碼向量并將其應(yīng)用于掩碼層402_F。也在指令格式中提供掩碼向量在掩碼寄存器空間中的位置。掩碼的粒度為64位。即，掩碼向量個(gè)體地指定所選擇的數(shù)據(jù)塊中的2個(gè)64位值中的哪一個(gè)將被寫入目的地。
[0061]圖4g示出了 VEXTRACT32X8指令的邏輯操作。如圖4g中觀察到的，VEXTRACT32X8指令接受512位輸入操作數(shù)401_G。該512位輸入操作數(shù)401_G可被視為由2個(gè)連貫的256位數(shù)據(jù)“塊”組成，其中每個(gè)塊包含8個(gè)單精度(32位)浮點(diǎn)數(shù)據(jù)值。根據(jù)VEXTRACT32X8指令的邏輯操作，“選擇”這些256位塊中的一個(gè)塊，向所選擇的塊應(yīng)用掩碼層402_G，并且將所得的數(shù)據(jù)結(jié)構(gòu)寫入目的地403_G。
[0062]在一個(gè)實(shí)施例中，立即操作數(shù)(未示出)指定這2個(gè)256位塊中的哪個(gè)塊將被選擇，輸入操作數(shù)401_G是從向量寄存器提供的，并且目的地403_G可以在向量寄存器空間或存儲器位置中。該指令格式標(biāo)識任何適用的源/目的地向量寄存器和/或存儲器位置。在一個(gè)實(shí)施例中，目的地被存儲在與輸入向量所源自的向量寄存器空間不同的向量寄存器空間中。在該指令的操作期間，從掩碼寄存器空間讀取掩碼向量并將其應(yīng)用于掩碼層402_G。也在指令格式中提供掩碼向量在掩碼寄存器空間中的位置。掩碼的粒度為32位。即，掩碼向量個(gè)體地指定所選擇的數(shù)據(jù)塊中的8個(gè)32位值中的哪一個(gè)將被寫入目的地。
[0063]圖4h示出了 VEXTRACT64X4指令的邏輯操作。如圖4h中觀察到的，VEXTRACT64X4指令接受512位輸入操作數(shù)401_H。該512位輸入操作數(shù)401_H可被視為由2個(gè)連貫的256位數(shù)據(jù)“塊”組成，其中每個(gè)塊包含4個(gè)雙精度(64位)浮點(diǎn)數(shù)據(jù)值。根據(jù)VEXTRACT64X4指令的邏輯操作，“選擇”這些256位塊中的一個(gè)塊，向所選擇的塊應(yīng)用掩碼層402_H，并且將所得的數(shù)據(jù)結(jié)構(gòu)寫入目的地403_H。
[0064]在一個(gè)實(shí)施例中，立即操作數(shù)(未示出)指定這2個(gè)256位塊中的哪個(gè)塊將被選擇，輸入操作數(shù)401_H是從向量寄存器提供的，并且目的地403_H可以在向量寄存器空間或存儲器位置中。該指令格式標(biāo)識任何適用的源/目的地向量寄存器和/或存儲器位置。在一個(gè)實(shí)施例中，目的地被存儲在與輸入向量所源自的向量寄存器空間不同的向量寄存器空間中。在該指令的操作期間，從掩碼寄存器空間讀取掩碼向量并將其應(yīng)用于掩碼層402_H。也在指令格式中提供掩碼向量在掩碼寄存器空間中的位置。掩碼的粒度為64位。即，掩碼向量個(gè)體地指定所選擇的數(shù)據(jù)塊中的4個(gè)64位值中的哪一個(gè)將被寫入目的地。
[0065]圖4i至4p給出了新的VPERMUTE指令。這些指令包括VPERMW、VPERMD, VPERMQ,VPERMILPS,VPERMILPDο
[0066]圖4i示出了 VPERMW指令的邏輯操作。VPERMW指令接受512位輸入向量作為第一輸入操作數(shù)401_1。該512位輸入向量被視為具有32個(gè)16位數(shù)據(jù)值(字)。掩碼層402_I同樣具有該粒度從而以16位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_1被視為具有32個(gè)16位值，并且掩碼層402_1具有為結(jié)果向量403_1中的每個(gè)元素提供個(gè)體掩碼的能力。
[0067]根據(jù)VPERMW指令的邏輯操作，結(jié)果向量403_1中的每個(gè)元素用輸入向量401_1中的32個(gè)元素中的任一個(gè)元素來填充。針對結(jié)果403_1的最右側(cè)元素403_1_1示出該能力。此處,如圖4i中觀察到的，可向掩碼層元素402_1_1提供輸入向量401_1中的32個(gè)元素中的任一個(gè)元素。由此,如果結(jié)果元素403_1_1未在掩碼元素402_1_1處被“掩碼掉”，則結(jié)果元素403_1_1可用輸入向量401_1中的32個(gè)16位元素中的任一個(gè)元素來填充。
[0068]盡管未在圖4i中明確地示出，但此相同的能力/功能適用于結(jié)果向量403_1中的其余31個(gè)元素中的每一者。S卩，如果結(jié)果向量403_1中的任何元素未被掩碼層402_1中針對該結(jié)果中的該特定元素的專用掩碼元素所掩碼掉，則可用輸入向量401_1中的任一個(gè)16位值來填充該結(jié)果向量403_1中的該元素。例如，這意味著結(jié)果403_1中的兩個(gè)或更多個(gè)元素可用來自輸入向量401_1的同一元素來填充。
[0069]在VPERMW指令格式中指定輸入向量401_1的源和結(jié)果向量403_1的目的地。在一個(gè)實(shí)施例中，輸入向量401_1是從向量寄存器空間或存儲器中的位置提供的，并且結(jié)果被寫入不同的向量寄存器空間中的位置。掩碼層402_1也是用來自掩碼寄存器空間的掩碼向量來提供的，該掩碼向量指定結(jié)果403_1中的哪些元素將被掩碼掉(以及結(jié)果403_1中的哪些元素不會被掩碼掉)。
[0070]還提供被稱為“索引”向量的第二輸入向量(未示出)，其針對輸出向量中的每個(gè)元素清楚表達(dá)哪個(gè)具體的輸入元素將被用來填充輸出向量中的該元素(若其未被掩碼掉的話)。例如，在一個(gè)實(shí)施例中，索引向量是32元素向量，每個(gè)元素處具有至少5位。索引向量中的每個(gè)元素對應(yīng)于結(jié)果中的唯一元素。這5位被用來指定第一輸入向量401_1中的哪個(gè)元素將被用來填充該特定結(jié)果元素(若其未被掩碼掉的話)。
[0071]在一個(gè)實(shí)施例中，還支持VPERMW指令的第二版本，其接受第三輸入向量(未示出)，該第三輸入向量包含可被用來填充任何輸出向量元素位置的32個(gè)附加的16位值。實(shí)質(zhì)上，第三輸入向量使得可被用來填充任何輸出元素位置的可用16位輸入值的數(shù)量加倍。對于VPERMW指令的此版本，剛才提及的索引向量為每個(gè)輸出位置使用至少6位而非5位。此處，額外位被用來標(biāo)識第一輸入向量(401_1)還是第三輸入向量(未示出)將被用來作為特定的輸出向量403_1元素的源。此版本的第一變型使目的地寄存器空間等同于供應(yīng)索引向量的寄存器空間。即，結(jié)果被覆寫在向量寄存器空間中的索引向量上。此版本的第二變型用該結(jié)果來覆寫向量寄存器空間中的第三輸入向量。在任一種變型中，不在指令格式中分開地標(biāo)識除了索引向量位置(第一變型)或第三輸入向量(第二變型)之外的目的地位置。
[0072]圖4j示出了 VPERMD指令的邏輯操作。VPERMD指令接受512位輸入向量作為第一輸入操作數(shù)401_J。該512位輸入向量被視為具有16個(gè)32位數(shù)據(jù)值。該32位值可以是雙字或單精度32位值。掩碼層402」同樣具有該粒度從而以32位粒度進(jìn)行掩碼。S卩，目的地/結(jié)果向量403_J被視為具有16個(gè)32位值，并且掩碼層402_J具有為結(jié)果向量403_J中的每個(gè)元素提供個(gè)體掩碼的能力。
[0073]根據(jù)VPERMD指令的邏輯操作，結(jié)果向量403_J中的每個(gè)元素用輸入向量401_J中的16個(gè)元素中的任一個(gè)元素來填充。針對結(jié)果403_J的最右側(cè)元素403_J_1示出該能力。此處，如圖4j中觀察到的，可向掩碼層元素402_J_1提供輸入向量401_J中的16個(gè)元素中的任一個(gè)元素。由此，如果結(jié)果元素403_J_1未在掩碼元素402_J_1處被“掩碼掉”，則結(jié)果元素403_J_1可用輸入向量401_J中的16個(gè)32位元素中的任一個(gè)元素來填充。
[0074]盡管未在圖4j中明確地示出，但此相同的能力/功能被應(yīng)用于結(jié)果向量403_J中的其余15個(gè)元素中的每一者。即，結(jié)果向量403_J中的任何元素，如果未被掩碼層402_J中針對該結(jié)果中的該特定元素的專用掩碼元素所掩碼掉，則可用輸入向量401_J中的任一個(gè)32位值來填充。例如，這意味著結(jié)果403_J中的兩個(gè)或更多個(gè)元素可用來自輸入向量401_J的同一兀素來填充。
[0075]在VPERMD指令格式中指定輸入向量401_J的源和結(jié)果向量403_J的目的地。在一個(gè)實(shí)施例中，輸入向量401_J是從向量寄存器空間或存儲器中的位置提供的，并且結(jié)果被寫入不同的向量寄存器空間中的位置。掩碼層402_J也是用來自掩碼寄存器空間的掩碼向量來提供的，該掩碼向量指定結(jié)果403_J中的哪些元素將被掩碼掉(以及結(jié)果403_J中的哪些元素不會被掩碼掉)。
[0076]還提供被稱為索引向量的第二輸入向量(未示出)，其針對輸出向量中的每個(gè)元素表達(dá)哪個(gè)具體的輸入兀素將被用來填充輸出向量中的該兀素(若其未被掩碼掉的話)。例如，在一個(gè)實(shí)施例中，索引向量是16元素向量,每個(gè)元素處具有至少5位。索引向量中的每個(gè)元素對應(yīng)于結(jié)果中的唯一元素。這5位被用來指定第一輸入向量401_J中的哪個(gè)元素將被用來填充該特定結(jié)果元素(若其未被掩碼掉的話)。
[0077]在一個(gè)實(shí)施例中，還支持VPERMW指令的第二版本，其接受第三輸入向量(未示出)，該第三輸入向量包含可被用來填充任何輸出向量元素位置的16個(gè)附加的32位值。實(shí)質(zhì)上，第三輸入向量使得可被用來填充任何輸出元素位置的可用32位輸入值的數(shù)量加倍。對于VPERMW指令的此版本，剛才提及的索引向量為每個(gè)輸出位置使用至少6位而非5位。此處，額外位被用來標(biāo)識第一輸入向量(401_J)還是第三輸入向量(未示出)將被用來作為特定的輸出向量403_J元素的源。此版本的第一變型使目的地寄存器空間等同于供應(yīng)索引向量的寄存器空間。即，結(jié)果被覆寫在向量寄存器空間中的索引向量上。此版本的第二變型用該結(jié)果來覆寫向量寄存器空間中的第三輸入向量。在這些變型中的任一者中，不在指令格式中分開地標(biāo)識除了索引向量位置(第一變型)或第三輸入向量(第二變型)之外的目的地位置。
[0078]圖4k示出了 VPERMQ指令的邏輯操作。VPERMQ指令接受第一個(gè)512位輸入向量作為第一輸入操作數(shù)401_K并接受第二個(gè)512位輸入向量作為第二輸入操作數(shù)(未示出)。這兩個(gè)512位輸入向量被視為具有8個(gè)64位數(shù)據(jù)值。該64位值可以是四字或雙精度浮點(diǎn)值。掩碼層402J(同樣具有該粒度從而以64位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_K被視為具有8個(gè)64位值，并且掩碼層402_Κ具有為結(jié)果向量403_Κ中的每個(gè)元素提供個(gè)體掩碼的能力。
[0079]根據(jù)VPERMQ指令的邏輯操作，結(jié)果向量403_Κ中的每個(gè)元素用輸入向量的組合(401_1(和該未示出的輸入向量)中的16個(gè)元素中的任一個(gè)元素來填充。針對結(jié)果403_Κ的最右側(cè)元素403_Κ_1示出該能力。此處，如圖4k中觀察到的，可向掩碼層元素402_K_1提供輸入向量401_Κ中的8個(gè)元素中的任一個(gè)元素、或者第二輸入向量(未示出)中的8個(gè)元素中的任一個(gè)元素。由此，如果結(jié)果元素403_Κ_1未在掩碼元素402_Κ_1處被“掩碼掉”，則結(jié)果元素403_Κ_1可用來自這對輸入向量的16個(gè)64位元素中的任一個(gè)元素來填充。
[0080]盡管未在圖4k中明確地示出，但此相同的能力/功能被應(yīng)用于結(jié)果向量403_K中的其余8個(gè)元素中的每一者。即，結(jié)果向量403J(中的任何元素，如果未被掩碼層402_Κ中針對該結(jié)果中的該特定元素的專用掩碼元素所掩碼掉，則可用任一輸入向量中的任一個(gè)64位值來填充。例如，這意味著結(jié)果403_Κ中的兩個(gè)或更多個(gè)元素可用來自輸入向量401_Κ的同一兀素來填充。
[0081]在VPERMQ指令格式中指定兩個(gè)輸入向量的源。在一個(gè)實(shí)施例中，輸入向量401_K是從向量寄存器空間或存儲器中的位置提供的，并且第二輸入向量是從向量寄存器空間中其自己的相應(yīng)位置提供的。掩碼層402_Κ也是用來自掩碼寄存器空間的掩碼向量來提供的，該掩碼向量指定結(jié)果403_Κ中的哪些元素將被掩碼掉(以及結(jié)果403_Κ中的哪些元素不會被掩碼掉的話)。
[0082]還提供被稱為索引向量的另一輸入向量(未示出)，其針對輸出向量中的每個(gè)元素表達(dá)哪個(gè)具體的輸入元素將被用來填充輸出向量中的該元素(若其不被掩碼掉的話)。例如，在一個(gè)實(shí)施例中，索引向量是8元素向量,每個(gè)元素處具有至少6位。索引向量中的每個(gè)元素對應(yīng)于結(jié)果中的唯一元素。前述6位中的5位被用來指定第一輸入向量401_Κ或第二輸入向量中的哪個(gè)元素將被用來填充該特定結(jié)果元素(若其不被掩碼掉的話)。第6位被用來標(biāo)識第一輸入向量(401_Κ)還是第二輸入向量(未示出)將被用來作為特定的輸出向量403_Κ元素的源。
[0083]VPERMQ的第一變型使目的地寄存器空間等同于供應(yīng)索引向量的寄存器空間。即，結(jié)果被覆寫在向量寄存器空間中的索引向量上。第二變型用該結(jié)果來覆寫向量寄存器空間中的第二輸入向量。在任一種變型中，不在指令格式中分開地標(biāo)識除了索引向量位置(第一變型)或第二輸入向量(第二變型)之外的目的地位置。
[0084]圖41示出了新的VPERMILPS指令。如圖41中觀察到的，該新的VPERMILPS指令接受對應(yīng)于512位輸入向量401_L的輸入操作數(shù)，該輸入向量具有16個(gè)32位(單精度)浮點(diǎn)值。結(jié)果也是512位向量，其具有16個(gè)32位單精度浮點(diǎn)值作為其元素403_L。掩碼層402_L同樣具有該粒度從而以32位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_L被視為具有16個(gè)32位值，并且掩碼層402_L具有為結(jié)果向量403_L中的每個(gè)元素提供個(gè)體掩碼的能力。
[0085]被稱為索引向量的第二輸入向量(未示出)唯一性地指定輸入向量401_L中的4個(gè)元素中的哪個(gè)元素將“填充”結(jié)果403中的特定元素(若其不被掩碼層402立掩碼的話)。例如，結(jié)果403_L的128個(gè)最低有效位中的4個(gè)元素403_L_1至403_L_4中的每個(gè)元素只能用輸入向量401_L的128個(gè)最低有效位中的4個(gè)元素401_L_1至403_L_4中的任一個(gè)元素來填充。結(jié)果中的每個(gè)元素的源獨(dú)立于結(jié)果中的另一元素的源。由此，輸出向量中的兩個(gè)不同元素可用同一輸入向量元素來填充。
[0086]圖41示出了輸出元素403_L_1的可用輸入源被提供給掩碼層402_L。再次，這些相同的輸入源也可供用于輸出元素403_L_2至403_L_4中的每一者。針對每下一組128位編排類似的安排。即，假定沒有掩碼操作，來自組403_L_Q2的元素必須源自于組401_L_Q2中的元素，來自組403_L_Q3的元素必須源自于組401_L_Q3中的元素，而來自組403_L_Q4的元素必須源自于組401_L_Q4中的元素。
[0087]在一個(gè)實(shí)施例中，在同一處理器的指令集中支持該新的VPERMILPS指令的不同版本。第一版本將輸入向量401_L存儲在第一向量寄存器空間位置中，將索引向量存儲在第二向量寄存器空間位置或存儲器位置中，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401立和索引向量皆不被覆寫)。第二版本將輸入向量401_L存儲在第一向量寄存器空間位置或存儲器位置中，在指令中指定索引向量作為立即操作數(shù)，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_L不被覆寫)。
[0088]掩碼層402_L從掩碼寄存器空間接收掩碼向量。在指令中指定掩碼向量在掩碼寄存器空間中的位置。在使用索引向量來指定輸入向量元素與輸出向量元素之間的選擇模式的版本中，索引向量具有16個(gè)元素(一個(gè)元素用于輸出向量中的每個(gè)元素)，并且每個(gè)元素處的2位用于選擇可用的4個(gè)輸入向量元素中的一個(gè)元素以填充相應(yīng)的輸出向量元素。在利用立即操作數(shù)的版本中，立即操作數(shù)具有8個(gè)元素，每個(gè)元素有2位。此處，相同的選擇模式被用于輸出向量的下半部和上半部。
[0089]圖4m示出了新的VPERMILPD指令。如圖4m中觀察到的，該新的VPERMILPD指令接受對應(yīng)于512位輸入向量的輸入操作數(shù)401_M，該輸入向量具有8個(gè)64位(雙精度)浮點(diǎn)值。結(jié)果也是512位向量403_M，其具有8個(gè)64位雙精度浮點(diǎn)值作為其元素。掩碼層402_M同樣具有該粒度從而以64位粒度進(jìn)行掩碼。S卩，目的地/結(jié)果向量403_M被視為具有8個(gè)64位值，并且掩碼層402_M具有為結(jié)果向量403_M中的每個(gè)元素提供個(gè)體掩碼的能力。
[0090]被稱為索引向量的第二輸入向量(未示出)唯一性地指定輸入向量401_M中的2個(gè)元素中的哪個(gè)元素能“填充”結(jié)果403_M中的特定元素(若其不被掩碼層402_M掩碼的話)。例如，結(jié)果403_M的128個(gè)最低有效位中的2個(gè)元素403_M_1和403_M_2只能用輸入向量401_K的128個(gè)最低有效位中的元素401_Μ_1和401_Μ_2中的任一個(gè)元素來填充。結(jié)果中的每個(gè)元素的源獨(dú)立于結(jié)果中的另一元素的源。由此，輸出向量中的兩個(gè)不同元素可用同一輸入向量兀素來填充。
[0091]圖4m示出了輸出元素403_M_1和403_M_2的可用輸入源被提供給掩碼層402_M。針對輸出向量403_M中的其余各組128位編排類似的安排。即，假定沒有掩碼操作，來自組403_M_Q2的元素必須源自于組401_M_Q2中的元素，來自組403_M_Q3的元素必須源自于組401_M_Q3中的元素，而來自組403_M_Q4的元素必須源自于組401_M_Q4中的元素。
[0092]在一個(gè)實(shí)施例中，在同一處理器的指令集中支持該新的VPERMILPD指令的不同版本。第一版本將輸入向量401_M存儲在第一向量寄存器空間位置中，將索引向量存儲在第二向量寄存器空間位置或存儲器位置中，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_11和索引向量皆不被覆寫)。第二版本將輸入向量401_M存儲在第一向量寄存器空間位置或存儲器位置中，在指令中指定索引向量作為立即操作數(shù)，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_MF被覆寫)。
[0093]掩碼層402_M從掩碼寄存器空間接收掩碼向量。在指令中指定掩碼向量在掩碼寄存器空間中的位置。在使用索引向量來指定輸入向量元素與輸出向量元素之間的選擇模式的版本中，索引向量具有8個(gè)元素(一個(gè)元素用于輸出向量中的每個(gè)元素)，并且每個(gè)元素處的I位用于選擇可用的2個(gè)輸入向量元素中的一個(gè)元素以填充相應(yīng)的輸出向量元素。在利用立即操作數(shù)的版本中，立即操作數(shù)具有8個(gè)元素,每個(gè)元素有I位。
[0094]圖4n示出了 VPERM64X1指令。如圖4n中觀察到的，VPERM64X1指令接受對應(yīng)于512位輸入向量401_N的輸入操作數(shù)，該輸入向量具有8個(gè)64位(雙精度)浮點(diǎn)值。結(jié)果也是512位向量403_N，其具有8個(gè)64位雙精度浮點(diǎn)值作為其元素。掩碼層402_N同樣具有該粒度從而以64位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_N被視為具有8個(gè)64位值，并且掩碼層402_N具有為結(jié)果向量403_N中的每個(gè)元素提供個(gè)體掩碼的能力。
[0095]被稱為索引向量的第二輸入向量(未示出)唯一性地指定輸入向量401_N中的8個(gè)元素中的哪個(gè)元素將“填充”結(jié)果403_N中的特定元素(若其不被掩碼層402_N掩碼的話)。即，輸入向量401_N*的任何元素可被用于填充輸出向量403_N*的任何元素。結(jié)果中的每個(gè)元素的源獨(dú)立于結(jié)果中的另一元素的源。由此，輸出向量中的兩個(gè)不同元素可用同一輸入向量兀素來填充。
[0096]圖4n示出了輸出元素403_N_1的可用輸入源被提供給掩碼層402_N。針對輸出向量403_N中的每個(gè)元素編排類似的安排。如以下更詳細(xì)地描述的，在使用立即操作數(shù)作為索引向量的實(shí)施例中，源選擇更加受限制。
[0097]在一個(gè)實(shí)施例中，在同一處理器的指令集中支持該新的VPERM64X1指令的不同版本。第一版本將輸入向量401_N存儲在第一向量寄存器空間位置或存儲器位置中，將索引向量存儲在第二向量寄存器空間位置中，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_N和索引向量皆不被覆寫)。第二版本將輸入向量401_N存儲在第一向量寄存器空間位置或存儲器位置中，在指令中指定索引向量作為立即操作數(shù)，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_NF被覆寫)。
[0098]掩碼層402_N從掩碼寄存器空間接收掩碼向量。在指令中指定掩碼向量在掩碼寄存器空間中的位置。在使用索引向量來指定輸入向量元素與輸出向量元素之間的選擇模式的版本中，索引向量具有8個(gè)元素(一個(gè)元素用于輸出向量中的每個(gè)元素)，并且每個(gè)元素處的3位用于選擇可用的8個(gè)輸入向量元素中的一個(gè)元素以填充相應(yīng)的輸出向量元素。在利用立即操作數(shù)的版本中，立即操作數(shù)具有4個(gè)元素，每個(gè)元素有2位。此處，每個(gè)輸出元素并非將對其可用的所有8個(gè)輸入元素都作為源。確切而言，輸出向量403_N的256個(gè)最低有效位中的任何元素必須來源于輸入向量403_N的256個(gè)最低有效位中的元素。針對輸入/輸出向量的256個(gè)最低有效位的相同的源選擇模式被用于輸入/輸出向量的最高有效位。
[0099]圖O示出了 VPERM64X2指令的邏輯操作。根據(jù)VPERM64X2指令的操作，接收512位輸入向量401_0。該512位輸入向量401_0被視為具有8個(gè)64位雙精度浮點(diǎn)值或整數(shù)值。結(jié)果也是512位向量403_0，其具有8個(gè)64位雙精度浮點(diǎn)值或整數(shù)值作為其元素。掩碼層402_0同樣具有該粒度從而以64位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_0被視為具有8個(gè)64位值，并且掩碼層402_0具有為結(jié)果向量403_0中的每個(gè)元素提供個(gè)體掩碼的能力。
[0100]被稱為“索引”向量的第二輸入向量(未示出)唯一性地指定輸入向量401_0中的哪一對相鄰元素可“填充”結(jié)果403_0中的一對特定相鄰元素(若該對元素不被掩碼層402_0掩碼的話)。即，輸入向量401_0中的4對相鄰元素中的任一對可被用于填充輸出向量403_0中的任一對元素。結(jié)果中的第一對元素的源獨(dú)立于結(jié)果中的另一對元素的源。由此，輸出向量中不同的兩對元素可用同一對輸入向量元素來填充。
[0101]圖40示出了輸出元素對403_0_1的可用輸入源被提供給掩碼層402_0。針對其他對元素403_0_2、403_0_3和403_0_4編排類似的安排。
[0102]在一個(gè)實(shí)施例中，在同一處理器的指令集中支持該VPERM64X2指令的不同版本。第一版本將輸入向量401_0存儲在第一向量寄存器空間位置或存儲器位置中，將索引向量存儲在第二向量寄存器空間位置中，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_0和索引向量皆不被覆寫)。第二版本將輸入向量401_0存儲在第一向量寄存器空間位置或存儲器位置中，在指令中指定索引向量作為立即操作數(shù)，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_0不被覆寫)。
[0103]掩碼層402_0從掩碼寄存器空間接收掩碼向量。在指令中指定掩碼向量在掩碼寄存器空間中的位置。在使用索引向量來指定輸入向量元素與輸出向量元素之間的選擇模式的版本中，索引向量具有4個(gè)元素(一個(gè)元素用于輸出向量中的每一對元素)，并且每個(gè)元素處的2位用于選擇可用的4對輸入向量元素中的一對以填充相應(yīng)的一對輸出向量元素。在利用立即操作數(shù)的版本中，立即操作數(shù)具有與索引向量相同的結(jié)構(gòu)。
[0104]圖P示出了 VPERM32X4指令的邏輯操作。根據(jù)VPERM32X4指令的操作，接收512位輸入向量401_P。該512位輸入向量401_P被視為具有16個(gè)32位單精度浮點(diǎn)值或整數(shù)值。結(jié)果也是512位向量403_P，其具有16個(gè)32位單精度浮點(diǎn)值或整數(shù)值作為其元素。掩碼層402_P同樣具有該粒度從而以32位粒度進(jìn)行掩碼。即，目的地/結(jié)果向量403_P被視為具有8個(gè)64位值，并且掩碼層402_P具有為結(jié)果向量403_P中的每個(gè)元素提供個(gè)體掩碼的能力。
[0105]被稱為“索引”向量的第二輸入向量(未示出)唯一性地指定輸入向量401_P中的哪一組4個(gè)32位元素可“填充”結(jié)果403_P中特定的一組相鄰32位元素(若該組元素不被掩碼層402_P掩碼的話)。即，輸入向量401_P中各含4個(gè)相鄰元素的4個(gè)組中的任一組可被用于填充輸出向量403_P中的某些各含4個(gè)元素的組。結(jié)果中的第一組元素的源獨(dú)立于結(jié)果中的另一組4個(gè)元素的源。由此，輸出向量中的兩個(gè)各含4個(gè)元素的不同組可用同一組的4個(gè)輸入向量元素來填充。
[0106]圖4P示出了輸出元素組403_P_1的可用輸入源被提供給掩碼層402_P。針對其他元素組403_P_2、403_P_3和403_P_4編排類似的安排。
[0107]在一個(gè)實(shí)施例中，在同一處理器的指令集中支持該VPERM32X4指令的不同版本。第一版本將輸入向量401_P存儲在第一向量寄存器空間位置或存儲器位置中，將索引向量存儲在第二向量寄存器空間位置中，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_?和索引向量皆不被覆寫)。第二版本將輸入向量401_P存儲在第一向量寄存器空間位置或存儲器位置中，在指令中作為立即操作數(shù)來指定索引向量，并且將結(jié)果存儲在其自己的專用向量寄存器空間位置中(即，輸入向量401_PF被覆寫)。
[0108]掩碼層402_P從掩碼寄存器空間接收掩碼向量。在指令中指定掩碼向量在掩碼寄存器空間中的位置。在使用索引向量來指定輸入向量元素與輸出向量元素之間的選擇模式的版本中，索引向量具有4個(gè)元素(一個(gè)元素用于輸出向量中的每一組4個(gè)元素)，并且每個(gè)元素處的2位用于選擇可用的各含4個(gè)輸入向量元素的4個(gè)組中的一個(gè)組以填充相應(yīng)的一組4個(gè)輸出向量元素。在利用立即操作數(shù)的版本中，立即操作數(shù)具有與索引向量相同的結(jié)構(gòu)。
[0109]取決于實(shí)現(xiàn)，支持這些指令的流水線的數(shù)據(jù)取出級可被耦合至存儲器以從存儲器中取出操作數(shù)，和/或被耦合至向量寄存器空間以從/向向量寄存器空間取出/存儲操作數(shù)/結(jié)果。
[0110]此外，對于被描述為僅支持浮點(diǎn)數(shù)據(jù)值的那些指令，可以想到，這些相同的指令可被擴(kuò)展成處理整數(shù)以及浮點(diǎn)數(shù)據(jù)值。此處，圖1的寄存器空間102可包括專用于存儲整數(shù)值的第一部分和專用于存儲浮點(diǎn)值的另一部分。在不擴(kuò)展至整數(shù)值的情況下，就處理這些指令的方式而言，流水線的數(shù)據(jù)取出和寫回級被耦合至浮點(diǎn)寄存器空間且無需耦合至整數(shù)寄存器空間。相反，如果這些指令被設(shè)計(jì)成支持兩種數(shù)據(jù)類型，則數(shù)據(jù)取出和寫回級可被耦合至任一者(取決于對指令的解碼)。
[0111]圖5a示出可實(shí)現(xiàn)以上在圖4a至4p中討論的指令的任何組合(包括全部指令)的執(zhí)行的邏輯設(shè)計(jì)。在其他實(shí)施例中，使用不同的相應(yīng)執(zhí)行單元來執(zhí)行剛才在以上討論的向量提取、向量插入和向量置換指令。在進(jìn)一步的可能實(shí)施例中，單個(gè)執(zhí)行單元可執(zhí)行來自這些指令族中的兩個(gè)指令族的指令集。
[0112]參照圖5a，第一寄存器501保持以上討論的第一輸入操作數(shù)。值得注意的是，第一寄存器501的尺寸應(yīng)當(dāng)大到足以保持其期望能夠復(fù)制的最大數(shù)據(jù)結(jié)構(gòu)。第一寄存器501可位于流水線的數(shù)據(jù)取出級的后端。替換地或組合地，寄存器501可被認(rèn)為是向量寄存器空間107內(nèi)存儲第一輸入操作數(shù)的寄存器。替換地，第一寄存器可位于執(zhí)行單元的“前端”。第一寄存器501被耦合至向量元素路由邏輯電路502。向量元素路由邏輯電路502被設(shè)計(jì)成將第一寄存器501中的輸入操作數(shù)的各個(gè)元素引導(dǎo)至掩碼層邏輯電路504中與該信息和索引向量(或立即操作數(shù))相一致的適當(dāng)元素位置，并且整個(gè)指令被執(zhí)行。對于微編碼的那些實(shí)現(xiàn)，向量元素路由邏輯電路502的術(shù)語“邏輯電路”或類似術(shù)語將包括微代碼和響應(yīng)于微代碼而動作的邏輯。寄存器507保持索引向量(或立即操作數(shù))并且耦合至向量元素路由邏輯電路502，以控制對第一操作數(shù)的向量元素的“路由”。
[0113]向量元素路由邏輯電路502的輸出503被耦合至掩碼邏輯電路504。在一個(gè)實(shí)施例中，輸出503中的個(gè)體輸出的數(shù)量對應(yīng)于結(jié)果向量的最大可能尺寸(例如，512位)。掩碼層邏輯電路502被構(gòu)建成支持該執(zhí)行單元所支持的指令的具體向量元素粒度。例如,如果執(zhí)行單元支持16位、32位和64位結(jié)果元素粒度，則掩碼層邏輯電路502被設(shè)計(jì)成支持這些粒度中的每一種粒度的掩碼操作。
[0114]如以上詳盡論述的，掩碼層邏輯電路504接收來自寄存器505的掩碼模式以向來自向量元素路由的輸出503應(yīng)用掩碼，從而在寄存器506中創(chuàng)建結(jié)果數(shù)據(jù)結(jié)構(gòu)。寄存器505可對應(yīng)于掩碼寄存器空間中的寄存器、流水線的數(shù)據(jù)取出級的輸出處的寄存器、執(zhí)行單元的前端的寄存器、或者(當(dāng)掩碼模式被嵌入指令中時(shí))保持指令中的立即值的寄存器(例如，在流水線的指令解碼級的輸出處)。
[0115]取決于實(shí)現(xiàn)，寄存器506可對應(yīng)于向量寄存器空間107內(nèi)的寄存器,或者寄存器506可以是執(zhí)行單元的輸出處的寄存器。
[0116]輸入寄存器510存儲以上討論的接受第二輸入向量的那些指令的附加輸入操作數(shù)，第二輸入向量的元素可被選擇以包含在結(jié)果中(例如，VPERMW、VPERMD和VPERMQ)。輸入寄存器510或另一寄存器也可被用于存儲以上討論的VINSERT指令的第二操作數(shù)。由此，該寄存器被示為饋送至目的地506。寄存器510可以在向量寄存器空間中，在指令執(zhí)行流水線的數(shù)據(jù)取出級的輸出處，或者可在執(zhí)行單元的輸入處。
[0117]在進(jìn)一步實(shí)施例中，執(zhí)行單元邏輯電路被設(shè)計(jì)成不僅支持圖4a至4p的任何/所有指令，而且還支持圖3a至3e的任何/所有現(xiàn)有技術(shù)指令。在此情形中，由于圖3a至3e的現(xiàn)有技術(shù)指令不支持掩碼操作，因此存在當(dāng)這些指令被執(zhí)行時(shí)繞過掩碼層邏輯電路504的旁路路徑。替換地，旁路可通過自動向掩碼層饋送與結(jié)果中不被掩碼的每個(gè)元素相對應(yīng)的信息來實(shí)施。
[0118]盡管對以上指令的描述包括關(guān)于數(shù)據(jù)值、要提取/插入/置換的向量元素的具體位寬以及結(jié)果的尺寸，但是本領(lǐng)域普通技術(shù)人員將認(rèn)識到，本文描述的概念可擴(kuò)展到不同的相應(yīng)寬度。
[0119]圖5b示出可由圖5a的邏輯電路執(zhí)行的方法。要提取/插入/置換的向量元素被置于第一寄存器510中，并且至少在應(yīng)用掩碼的情況下,掩碼模式被置于第二寄存器中。輸入向量的具體元素隨后被選擇以包含在與指令相一致的結(jié)果中(511)。如果應(yīng)用掩碼操作，則向操作511的結(jié)果應(yīng)用掩碼模式(512)以創(chuàng)建結(jié)果。結(jié)果隨后被寫入目的地(513)。如果不應(yīng)用掩碼操作，則結(jié)果就是操作511的結(jié)果。
[0120]示例性指令格式
[0121]本文中所描述的指令的實(shí)施例可以不同的格式體現(xiàn)。另外，在下文中詳述示例性系統(tǒng)、架構(gòu)、以及流水線。指令的實(shí)施例可在這些系統(tǒng)、架構(gòu)、以及流水線上執(zhí)行，但是不限于詳述的系統(tǒng)、架構(gòu)、以及流水線。
[0122]通用向量友好指令格式
[0123]向量友好指令格式是適于向量指令(例如，存在專用于向量操作的特定字段)的指令格式。盡管描述了其中通過向量友好指令格式支持向量和標(biāo)量運(yùn)算兩者的實(shí)施例，但是替代實(shí)施例僅使用通過向量友好指令格式的向量運(yùn)算。
[0124]圖6A-6B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖。圖6A是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其A類指令模板的框圖；而圖6B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其B類指令模板的框圖。具體地，針對通用向量友好指令格式600定義A類和B類指令模板，兩者包括無存儲器訪問605的指令模板和存儲器訪問620的指令模板。在向量友好指令格式的上下文中的術(shù)語“通用”指不束縛于任何專用指令集的指令格式。
[0125]盡管將描述其中向量友好指令格式支持以下情況的本發(fā)明的實(shí)施例，即64字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))或64位(8字節(jié))數(shù)據(jù)元素寬度(或尺寸)(并且由此，64字節(jié)向量由16雙字尺寸的元素或者替代地8四字尺寸的元素組成)、64字節(jié)向量操作數(shù)長度(或尺寸)與16位(2字節(jié))或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)、32字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)、以及16字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)，但是替代實(shí)施例可支持更大、更小、和/或不同的向量操作數(shù)尺寸(例如，256字節(jié)向量操作數(shù))與更大、更小或不同的數(shù)據(jù)元素寬度(例如，128位(16字節(jié))數(shù)據(jù)元素寬度)。
[0126]圖6A中的A類指令模板包括:1)在無存儲器訪問605的指令模板內(nèi)，示出無存儲器訪問的完全舍入控制型操作610的指令模板、以及無存儲器訪問的數(shù)據(jù)變換型操作615的指令模板；以及2)在存儲器訪問620的指令模板內(nèi)，示出存儲器訪問的時(shí)效性625的指令模板和存儲器訪問的非時(shí)效性630的指令模板。圖6B中的B類指令模板包括:1)在無存儲器訪問605的指令模板內(nèi)，示出無存儲器訪問的寫掩碼控制的部分舍入控制型操作612的指令模板以及無存儲器訪問的寫掩碼控制的vsize型操作617的指令模板；以及2)在存儲器訪問620的指令模板內(nèi)，示出存儲器訪問的寫掩碼控制627的指令模板。
[0127]通用向量友好指令格式600包括以下列出的按照在圖6A-6B中示出的順序的如下字段。結(jié)合以上的討論，在實(shí)施例中，參考下文在圖6A-B和7中提供的格式細(xì)節(jié)，可利用非存儲器訪問指令類型605或存儲器訪問指令類型620?？稍谝韵旅枋龅募拇嫫鞯刂纷侄?44中標(biāo)識讀取掩碼、輸入向量操作數(shù)和目的地的地址。在其他實(shí)施例中，在寫掩碼字段670中指定寫掩碼。
[0128]格式字段640 —該字段中的特定值(指令格式標(biāo)識符值)唯一地標(biāo)識向量友好指令格式，并且由此標(biāo)識指令在指令流中以向量友好指令格式出現(xiàn)。由此，該字段對于僅具有通用向量友好指令格式的指令集是不需要的，在這個(gè)意義上該字段是任選的。
[0129]基礎(chǔ)操作字段642 —其內(nèi)容區(qū)分不同的基礎(chǔ)操作。
[0130]寄存器索引字段644-其內(nèi)容直接或者通過地址生成來指定源或目的地操作數(shù)在寄存器中或者在存儲器中的位置。這些字段包括足夠數(shù)量的位以從PxQ(例如，32x512、16x128,32x1024,64x1024)個(gè)寄存器組選擇N個(gè)寄存器。盡管在一個(gè)實(shí)施例中N可高達(dá)三個(gè)源和一個(gè)目的地寄存器，但是替代實(shí)施例可支持更多或更少的源和目的地寄存器(例如，可支持高達(dá)兩個(gè)源，其中這些源中的一個(gè)源還用作目的地，可支持高達(dá)三個(gè)源，其中這些源中的一個(gè)源還用作目的地，可支持高達(dá)兩個(gè)源和一個(gè)目的地)。
[0131]修飾符(modifier)字段646 —其內(nèi)容將指定存儲器訪問的以通用向量指令格式出現(xiàn)的指令與不指定存儲器訪問的以通用向量指令格式出現(xiàn)的指令區(qū)分開；即在無存儲器訪問605的指令模板與存儲器訪問620的指令模板之間進(jìn)行區(qū)分。存儲器訪問操作讀取和/或?qū)懭氲酱鎯ζ鲗哟?在一些情況下，使用寄存器中的值來指定源和/或目的地地址)，而非存儲器訪問操作不這樣(例如，源和/或目的地是寄存器)。盡管在一個(gè)實(shí)施例中，該字段還在三種不同的方式之間選擇以執(zhí)行存儲器地址計(jì)算，但是替代實(shí)施例可支持更多、更少或不同的方式來執(zhí)行存儲器地址計(jì)算。
[0132]擴(kuò)充操作字段650 —其內(nèi)容區(qū)分除基礎(chǔ)操作以外還要執(zhí)行各種不同操作中的哪一個(gè)操作。該字段是針對上下文的。在本發(fā)明的一個(gè)實(shí)施例中，該字段被分成類字段668、α字段652、以及β字段654。擴(kuò)充操作字段650允許在單一指令而非2、3或4個(gè)指令中執(zhí)行多組共同的操作。
[0133]比例字段660 —其內(nèi)容允許用于存儲器地址生成(例如，用于使用2ttw*索引+基址的地址生成)的索引字段的內(nèi)容的按比例縮放。
[0134]位移字段662A —其內(nèi)容用作存儲器地址生成的一部分(例如，用于使用2 索引+基址+位移的地址生成)。
[0135]位移因數(shù)字段662B(注意，位移字段662A直接在位移因數(shù)字段662B上的并置指示使用一個(gè)或另一個(gè))一其內(nèi)容用作地址生成的一部分，它指定通過存儲器訪問的尺寸(N)按比例縮放的位移因數(shù)，其中N是存儲器訪問中的字節(jié)數(shù)量(例如，用于使用2?*索弓I +基址+按比例縮放的位移的地址生成)。忽略冗余的低階位，并且因此將位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)總尺寸(N)以生成在計(jì)算有效地址中使用的最終位移。N的值由處理器硬件在運(yùn)行時(shí)基于完整操作碼字段674 (稍后在本文中描述)和數(shù)據(jù)操縱字段654C確定。位移字段662A和位移因數(shù)字段662B可以不用于無存儲器訪問605的指令模板和/或不同的實(shí)施例可實(shí)現(xiàn)兩者中的僅一個(gè)或不實(shí)現(xiàn)兩者中的任一個(gè)，在這個(gè)意義上位移字段662A和位移因數(shù)字段662B是任選的。
[0136]數(shù)據(jù)元素寬度字段664 —其內(nèi)容區(qū)分使用多個(gè)數(shù)據(jù)元素寬度中的哪一個(gè)(在一些實(shí)施例中用于所有指令，在其他實(shí)施例中只用于一些指令)。如果支持僅一個(gè)數(shù)據(jù)元素寬度和/或使用操作碼的某一方面來支持?jǐn)?shù)據(jù)元素寬度，則該字段是不需要的，在這個(gè)意義上該字段是任選的。
[0137]寫掩碼字段670 —其內(nèi)容在每一數(shù)據(jù)元素位置的基礎(chǔ)上控制目的地向量操作數(shù)中的數(shù)據(jù)元素位置是否反映基礎(chǔ)操作和擴(kuò)充操作的結(jié)果。A類指令模板支持合并-寫掩碼操作，而B類指令模板支持合并寫掩碼操作和歸零寫掩碼操作兩者。當(dāng)合并時(shí)，向量掩碼允許在執(zhí)行任何操作期間保護(hù)目的地中的任何元素集免于更新(由基礎(chǔ)操作和擴(kuò)充操作指定)；在另一實(shí)施例中，保持其中對應(yīng)掩碼位具有O的目的地的每一元素的舊值。相反，當(dāng)歸零時(shí)，向量掩碼允許在執(zhí)行任何操作期間使目的地中的任何元素集歸零(由基礎(chǔ)操作和擴(kuò)充操作指定)；在一個(gè)實(shí)施例中，目的地的元素在對應(yīng)掩碼位具有O值時(shí)被設(shè)為O。該功能的子集是控制執(zhí)行的操作的向量長度的能力(即，從第一個(gè)到最后一個(gè)要修改的元素的跨度)，然而，被修改的元素不一定要是連續(xù)的。由此，寫掩碼字段670允許部分向量操作，這包括加載、存儲、算術(shù)、邏輯等。盡管描述了其中寫掩碼字段670的內(nèi)容選擇了多個(gè)寫掩碼寄存器中的包含要使用的寫掩碼的一個(gè)寫掩碼寄存器(并且由此寫掩碼字段670的內(nèi)容間接地標(biāo)識了要執(zhí)行的掩碼操作)的本發(fā)明的實(shí)施例，但是替代實(shí)施例相反或另外允許掩碼寫字段670的內(nèi)容直接地指定要執(zhí)行的掩碼操作。
[0138]立即數(shù)字段672 —其內(nèi)容允許對立即數(shù)的指定。該字段在實(shí)現(xiàn)不支持立即數(shù)的通用向量友好格式中不存在且在不使用立即數(shù)的指令中不存在，在這個(gè)意義上該字段是任選的。
[0139]類字段668 —其內(nèi)容在不同類的指令之間進(jìn)行區(qū)分。參考圖6A-B，該字段的內(nèi)容在A類和B類指令之間進(jìn)行選擇。在圖6A-B中，圓角方形用于指示專用值存在于字段中(例如，在圖6A-B中分別用于類字段668的A類668A和B類668B)。
[0140]A類指令模板
[0141]在A類非存儲器訪問605的指令模板的情況下，α字段652被解釋為其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對無存儲器訪問的舍入型操作610和無存儲器訪問的數(shù)據(jù)變換型操作615的指令模板分別指定舍入652Α.1和數(shù)據(jù)變換652Α.2)的RS字段652Α，而β字段654區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問605指令模板中，比例字段660、位移字段662Α以及位移比例字段662Β不存在。
[0142]無存儲器訪問的指令模板一完全舍入控制型操作
[0143]在無存儲器訪問的完全舍入控制型操作610的指令模板中，β字段654被解釋為其內(nèi)容提供靜態(tài)舍入的舍入控制字段654Α。盡管在本發(fā)明的所述實(shí)施例中舍入控制字段654Α包括抑制所有浮點(diǎn)異常(SAE)字段656和舍入操作控制字段658，但是替代實(shí)施例可支持、可將這些概念兩者都編碼成相同的字段或者僅具有這些概念/字段中的一個(gè)或另一個(gè)(例如，可僅有舍入操作控制字段658)。
[0144]SAE字段656 —其內(nèi)容區(qū)分是否停用異常事件報(bào)告；當(dāng)SAE字段656的內(nèi)容指示啟用抑制時(shí)，給定指令不報(bào)告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序。
[0145]舍入操作控制字段658 —其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(gè)(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段658允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個(gè)實(shí)施例中，舍入操作控制字段650的內(nèi)容優(yōu)先于該寄存器值。
[0146]無存儲器訪問的指令模板一數(shù)據(jù)變換型操作
[0147]在無存儲器訪問的數(shù)據(jù)變換型操作615的指令模板中，β字段654被解釋為數(shù)據(jù)變換字段654Β，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)變換中的哪一個(gè)(例如，無數(shù)據(jù)變換、混合、廣播)。
[0148]在A類存儲器訪問620的指令模板的情況下，α字段652被解釋為驅(qū)逐提示字段652Β，其內(nèi)容區(qū)分要使用驅(qū)逐提示中的哪一個(gè)(在圖6Α中，對于存儲器訪問時(shí)效性625的指令模板和存儲器訪問非時(shí)效性630的指令模板分別指定時(shí)效性的652Β.1和非時(shí)效性的652Β.2)，而β字段654被解釋為數(shù)據(jù)操縱字段654C，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)操縱操作(也稱為基元(primitive))中的哪一個(gè)(例如，無操縱、廣播、源的向上轉(zhuǎn)換、以及目的地的向下轉(zhuǎn)換)。存儲器訪問620的指令模板包括比例字段660、以及任選的位移字段662A或位移比例字段662B。
[0149]向量存儲器指令使用轉(zhuǎn)換支持來執(zhí)行來自存儲器的向量加載并將向量存儲到存儲器。如同尋常的向量指令，向量存儲器指令以數(shù)據(jù)元素式的方式與存儲器來回傳輸數(shù)據(jù)，其中實(shí)際傳輸?shù)脑赜蛇x為寫掩碼的向量掩碼的內(nèi)容規(guī)定。
[0150]存儲器訪問的指令模板一時(shí)效性的
[0151]時(shí)效性的數(shù)據(jù)是可能足夠快地重新使用以從高速緩存受益的數(shù)據(jù)。然而，這是提示，且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提示。
[0152]存儲器訪問的指令模板一非時(shí)效性的
[0153]非時(shí)效性的數(shù)據(jù)是不可能足夠快地重新使用以從第一級高速緩存中的高速緩存受益且應(yīng)當(dāng)被給予驅(qū)逐優(yōu)先級的數(shù)據(jù)。然而，這是提示，且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提示。
[0154]B類指令模板
[0155]在B類指令模板的情況下，α字段652被解釋為寫掩碼控制(Z)字段652C，其內(nèi)容區(qū)分由寫掩碼字段670控制的寫掩碼操作應(yīng)當(dāng)是合并還是歸零。
[0156]在B類非存儲器訪問605的指令模板的情況下，β字段654的一部分被解釋為RL字段657Α，其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對無存儲器訪問的寫掩碼控制部分舍入控制類型操作612的指令模板和無存儲器訪問的寫掩碼控制VSIZE型操作617的指令模板分別指定舍入657Α.1和向量長度(VSIZE) 657Α.2)，而β字段654的其余部分區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問605指令模板中，比例字段660、位移字段662Α以及位移比例字段662Β不存在。
[0157]在無存儲器訪問的寫掩碼控制的部分舍入控制型操作610的指令模板中，β字段654的其余部分被解釋為舍入操作字段659Α，并且停用異常事件報(bào)告(給定指令不報(bào)告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序)。
[0158]舍入操作控制字段659Α —正如舍入操作控制字段658，其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(gè)(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段659A允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個(gè)實(shí)施例中，舍入操作控制字段650的內(nèi)容優(yōu)先于該寄存器值。
[0159]在無存儲器訪問的寫掩碼控制VSIZE型操作617的指令模板中，β字段654的其余部分被解釋為向量長度字段659Β，其內(nèi)容區(qū)分要執(zhí)行多個(gè)數(shù)據(jù)向量長度中的哪一個(gè)(例如，128字節(jié)、256字節(jié)、或512字節(jié))。
[0160]在B類存儲器訪問620的指令模板的情況下，β字段654的一部分被解釋為廣播字段657Β，其內(nèi)容區(qū)分是否要執(zhí)行廣播型數(shù)據(jù)操縱操作，而β字段654的其余部分被解釋為向量長度字段659Β。存儲器訪問620的指令模板包括比例字段660、以及任選的位移字段662Α或位移比例字段662Β。
[0161]針對通用向量友好指令格式600，示出完整操作碼字段674包括格式字段640、基礎(chǔ)操作字段642以及數(shù)據(jù)元素寬度字段664。盡管示出了其中完整操作碼字段674包括所有這些字段的一個(gè)實(shí)施例，但是在不支持所有這些字段的實(shí)施例中，完整操作碼字段674包括少于所有的這些字段。完整操作碼字段674提供操作碼(opcode)。
[0162]擴(kuò)充操作字段650、數(shù)據(jù)元素寬度字段664以及寫掩碼字段670允許在每一指令的基礎(chǔ)上以通用向量友好指令格式指定這些特征。
[0163]寫掩碼字段和數(shù)據(jù)元素寬度字段的組合創(chuàng)建各種類型的指令，因?yàn)檫@些指令允許基于不同的數(shù)據(jù)元素寬度應(yīng)用該掩碼。
[0164]在A類和B類內(nèi)出現(xiàn)的各種指令模板在不同的情形下是有益的。在本發(fā)明的一些實(shí)施例中，不同處理器或者處理器內(nèi)的不同核可支持僅A類、僅B類、或者可支持兩類。舉例而言，旨在用于通用計(jì)算的高性能通用無序核可僅支持B類，旨在主要用于圖形和/或科學(xué)(吞吐量)計(jì)算的核可僅支持A類，并且旨在用于兩者的核可支持兩者(當(dāng)然，具有來自兩類的模板和指令的一些混合、但是并非來自兩類的所有模板和指令的核在本發(fā)明的范圍內(nèi))。同樣，單一處理器可包括多個(gè)核，所有核支持相同的類或者其中不同的核支持不同的類。舉例而言，在具有單獨(dú)的圖形和通用核的處理器中，圖形核中的旨在主要用于圖形和/或科學(xué)計(jì)算的一個(gè)核可僅支持A類，而通用核中的一個(gè)或多個(gè)可以是具有旨在用于通用計(jì)算的僅支持B類的無序執(zhí)行和寄存器重命名的高性能通用核。不具有單獨(dú)的圖形核的另一處理器可包括既支持A類又支持B類的一個(gè)或多個(gè)通用有序或無序核。當(dāng)然，在本發(fā)明的不同實(shí)施例中，來自一類的特征也可在其他類中實(shí)現(xiàn)?？墒挂愿呒壵Z言撰寫的程序成為(例如，及時(shí)編譯或者統(tǒng)計(jì)編譯)各種不同的可執(zhí)行形式，包括:1)僅具有用于執(zhí)行的目標(biāo)處理器支持的類的指令的形式；或者2)具有使用所有類的指令的不同組合而編寫的替代例程且具有選擇這些例程以基于由當(dāng)前正在執(zhí)行代碼的處理器支持的指令而執(zhí)行的控制流代碼的形式。
[0165]示例性專用向量友好指令格式
[0166]圖7是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用向量友好指令格式的框圖。圖7示出專用向量友好指令格式700，其指定位置、尺寸、解釋和字段的次序、以及那些字段中的一些字段的值，在這個(gè)意義上向量友好指令格式700是專用的。專用向量友好指令格式700可用于擴(kuò)展x86指令集，并且由此一些字段類似于在現(xiàn)有x86指令集及其擴(kuò)展(例如，AVX)中使用的那些字段或與之相同。該格式保持與具有擴(kuò)展的現(xiàn)有x86指令集的前綴編碼字段、實(shí)操作碼字節(jié)字段、MOD R/Μ字段、SIB字段、位移字段、以及立即數(shù)字段一致。示出來自圖6的字段，來自圖7的字段映射到來自圖7的字段。
[0167]應(yīng)當(dāng)理解，雖然出于說明的目的在通用向量友好指令格式600的上下文中參考專用向量友好指令格式700描述了本發(fā)明的實(shí)施例，但是本發(fā)明不限于專用向量友好指令格式700，除非另有聲明。例如，通用向量友好指令格式600構(gòu)想各種字段的各種可能的尺寸，而專用向量友好指令格式700被示為具有特定尺寸的字段。作為具體示例，盡管在專用向量友好指令格式700中數(shù)據(jù)元素寬度字段664被示為一位字段，但是本發(fā)明不限于此(即，通用向量友好指令格式600構(gòu)想數(shù)據(jù)元素寬度字段664的其他尺寸)。
[0168]通用向量友好指令格式600包括以下列出的按照圖7A中示出的順序的如下字段。
[0169]EVEX前綴(字節(jié)0-3) 702 —以四字節(jié)形式進(jìn)行編碼。
[0170]格式字段640 (EVEX字節(jié)0，位[7:0]) —第一字節(jié)(EVEX字節(jié)O)是格式字段640，并且它包含0x62 (在本發(fā)明的一個(gè)實(shí)施例中用于區(qū)分向量友好指令格式的唯一值)。
[0171]第二一第四字節(jié)(EVEX字節(jié)1-3)包括提供專用能力的多個(gè)位字段。
[0172]REX 字段 705 (EVEX 字節(jié) I，位[7-5]) —由 EVEX.R 位字段(EVEX 字節(jié) I，位[7] - R)、EVEX.X 位字段(EVEX 字節(jié) 1，位[6] - X)以及(657BEX 字節(jié) 1，位[5] - B)組成。EVEX.R、EVEX.X和EVEX.B位字段提供與對應(yīng)VEX位字段相同的功能，并且使用I補(bǔ)碼的形式進(jìn)行編碼，即ZMMO被編碼為1111B，ZMM15被編碼為0000B。這些指令的其他字段對如在本領(lǐng)域中已知的寄存器索引的較低三個(gè)位(rrr、xxx、以及bbb)進(jìn)行編碼，由此可通過增加EVEX.R、EVEX.X 以及 EVEX.B 來形成 Rrrr、Xxxx 以及 Bbbb。
[0173]REX’字段610 —這是REX’字段610的第一部分，并且是用于對擴(kuò)展的32個(gè)寄存器集合的較高16個(gè)或較低16個(gè)寄存器進(jìn)行編碼的EVEX.R’位字段(EVEX字節(jié)1，位[4] -R，)。在本發(fā)明的一個(gè)實(shí)施例中，該位與以下指示的其他位一起以位反轉(zhuǎn)的格式存儲以(在公知x86的32位模式下)與實(shí)操作碼字節(jié)是62的BOUND指令進(jìn)行區(qū)分，但是在MOD R/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本發(fā)明的替代實(shí)施例不以反轉(zhuǎn)的格式存儲該指示的位以及其他指示的位。值I用于對較低16個(gè)寄存器進(jìn)行編碼。換句話說，通過組合EVEX.R’、EVEX.R、以及來自其他字段的其他RRR來形成R’ Rrrr。
[0174]操作碼映射字段715(EVEX字節(jié)1，位[3:0] - _皿)-其內(nèi)容對隱含的前導(dǎo)操作碼字節(jié)(0F、0F38、或0F3)進(jìn)行編碼。
[0175]數(shù)據(jù)元素寬度字段664 (EVEX字節(jié)2，位[7] - W) 一由記號EVEX.W表示。EVEX.W用于定義數(shù)據(jù)類型(32位數(shù)據(jù)元素或64位數(shù)據(jù)元素)的粒度(尺寸)。
[0176]EVEX.vvvv720 (EVEX 字節(jié) 2,位[6:3]_vvvv) — EVEX.vvvv 的作用可包括如下:1)EVEX.vvvv編碼第一源寄存器操作數(shù)且對具有兩個(gè)或兩個(gè)以上源操作數(shù)的指令有效，第一源寄存器操作數(shù)以反轉(zhuǎn)(I補(bǔ)碼)的形式被指定；2) EVEX.vvvv編碼目的地寄存器操作數(shù)，目的地寄存器操作數(shù)針對特定向量位移以I補(bǔ)碼的形式被指定；或者3)EVEX.vvvv不編碼任何操作數(shù)，保留該字段，并且應(yīng)當(dāng)包含1111b。由此，EVEX.vvvv字段720對以反轉(zhuǎn)(I補(bǔ)碼)的形式存儲的第一源寄存器指定符的4個(gè)低階位進(jìn)行編碼。取決于該指令，額外不同的EVEX位字段用于將指定符尺寸擴(kuò)展到32個(gè)寄存器。
[0177]EVEX.U668類字段(EVEX字節(jié)2，位[2]-U) 一如果EVEX.U = 0，則它指示A類或EVEX.UO ;如果 EVEX.U = 1，則它指示 B 類或 EVEX.Ul。
[0178]前綴編碼字段725 (EVEX字節(jié)2，位[1:0]-ρρ) —提供了用于基礎(chǔ)操作字段的附加位。除了對以EVEX前綴格式的傳統(tǒng)SSE指令提供支持以外，這也具有壓縮SMD前綴的益處(EVEX前綴只需要2位，而不是需要字節(jié)來表達(dá)SMD前綴)。在一個(gè)實(shí)施例中，為了支持使用以傳統(tǒng)格式和以EVEX前綴格式的SMD前綴(66H、F2H、F3H)的傳統(tǒng)SSE指令，將這些傳統(tǒng)SMD前綴編碼成SMD前綴編碼字段；并且在運(yùn)行時(shí)在提供給解碼器的PLA之前被擴(kuò)展成傳統(tǒng)SMD前綴(因此PLA可執(zhí)行傳統(tǒng)和EVEX格式的這些傳統(tǒng)指令，而無需修改)。雖然較新的指令可將EVEX前綴編碼字段的內(nèi)容直接作為操作碼擴(kuò)展，但是為了一致性，特定實(shí)施例以類似的方式擴(kuò)展，但允許由這些傳統(tǒng)SIMD前綴指定不同的含義。替代實(shí)施例可重新設(shè)計(jì)PLA以支持2位SMD前綴編碼，并且由此不需要擴(kuò)展。
[0179]α 字段 652 (EVEX 字節(jié) 3，位[7] - EH,也稱為 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫掩碼控制、以及EVEX.N;也以α示出)一如先前所述，該字段是針對上下文的。
[0180]β 字段 654(EVEX 字節(jié) 3，位[6:4]_SSS，也稱為 EVEX.s2_0、EVEX.r2_0、EVEX.rrl,EVEX.LLO、EVEX.LLB ;也以β β β示出)一如先前所述，該字段是針對上下文的。
[0181]REX’字段610—這是REX’字段的其余部分，并且是可用于對擴(kuò)展的32個(gè)寄存器集合的較高16個(gè)或較低16個(gè)寄存器進(jìn)行編碼的EVEX.V’位字段(EVEX字節(jié)3，位[3] - V’)。該位以位反轉(zhuǎn)的格式存儲。值I用于對較低16個(gè)寄存器進(jìn)行編碼。換句話說，通過組合EVEX.V’、EVEX.vvvv 來形成 V’ VVVV。
[0182]寫掩碼字段670 (EVEX字節(jié)3，位[2:0]_kkk) —其內(nèi)容指定寫掩碼寄存器中的寄存器索引，如先前所述。在本發(fā)明的一個(gè)實(shí)施例中，特定值EVEX.kkk = 000具有暗示沒有寫掩碼用于特定指令的特殊行為(這可以各種方式實(shí)現(xiàn)，包括使用硬連線到所有的寫掩碼或者旁路掩碼硬件的硬件來實(shí)現(xiàn))。
[0183]實(shí)操作碼字段730 (字節(jié)4)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中被指定。
[0184]MOD R/Μ字段740 (字節(jié)5)包括MOD字段742、Reg字段744、以及R/Μ字段746。如先前所述的，MOD字段742的內(nèi)容將存儲器訪問和非存儲器訪問操作區(qū)分開。Reg字段744的作用可被歸結(jié)為兩種情形:對目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼；或者被視為操作碼擴(kuò)展且不用于對任何指令操作數(shù)進(jìn)行編碼。R/Μ字段746的作用可包括如下:對引用存儲器地址的指令操作數(shù)進(jìn)行編碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼。
[0185]比例、索引、基址(SIB)字節(jié)(字節(jié)6) —如先前所述的，比例字段650的內(nèi)容用于存儲器地址生成。SIB.xxx754和SIB.bbb756 一先前已經(jīng)針對寄存器索引Xxxx和Bbbb提及了這些字段的內(nèi)容。
[0186]位移字段662A (字節(jié)7-10) —當(dāng)MOD字段742包含10時(shí)，字節(jié)7_10是位移字段662A，并且它與傳統(tǒng)32位位移(disp32) —樣地工作，并且以字節(jié)粒度工作。
[0187]位移因數(shù)字段662B (字節(jié)7) —當(dāng)MOD字段742包含OI時(shí)，字節(jié)7是位移因數(shù)字段662B。該字段的位置與傳統(tǒng)x86指令集8位位移(disp8)的位置相同，它以字節(jié)粒度工作。由于disp8是符號擴(kuò)展的，因此它僅能在-128和127字節(jié)偏移量之間尋址；在64字節(jié)高速緩存行的方面，disp8使用可被設(shè)為僅四個(gè)真正有用的值-128、-64、0和64的8位；由于常常需要更大的范圍，所以使用disp32 ;然而，disp32需要4個(gè)字節(jié)。與disp8和disp32對比，位移因數(shù)字段662B是dispS的重新解釋；當(dāng)使用位移因數(shù)字段662B時(shí)，通過將位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)訪問的尺寸(N)來確定實(shí)際位移。該類型的位移被稱為disp8*N。這減小了平均指令長度(單個(gè)字節(jié)用于位移，但具有大得多的范圍)。這種壓縮位移基于有效位移是存儲器訪問的粒度的倍數(shù)的假設(shè)，并且由此地址偏移量的冗余低階位不需要被編碼。換句話說，位移因數(shù)字段662B替代傳統(tǒng)x86指令集8位位移。由此，位移因數(shù)字段662B以與x86指令集8位位移相同的方式(因此在ModRM/SIB編碼規(guī)則中沒有變化)進(jìn)行編碼，唯一的不同在于，將dispS超載至disp8*N。換句話說，在編碼規(guī)則或編碼長度中沒有變化，而僅在通過硬件對位移值的解釋中有變化(這需要按存儲器操作數(shù)的尺寸按比例縮放位移量以獲得字節(jié)式地址偏移量)。
[0188]立即數(shù)字段672如先前所述地操作。
[0189]完整操作碼字段
[0190]圖7B是示出根據(jù)本發(fā)明的實(shí)施例的構(gòu)成完整操作碼字段674的具有專用向量友好指令格式700的字段的框圖。具體地，完整操作碼字段674包括格式字段640、基礎(chǔ)操作字段642、以及數(shù)據(jù)元素寬度(W)字段664?；A(chǔ)操作字段642包括前綴編碼字段725、操作碼映射字段715以及實(shí)操作碼字段730。
[0191]寄存器索引字段
[0192]圖7C是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的構(gòu)成寄存器索引字段644的具有專用向量友好指令格式700的字段的框圖。具體地，寄存器索引字段644包括REX字段705、REX’字段 710、MODR/M.reg 字段 744、MODR/M.r/m 字段 746、VVVV 字段 720、xxx 字段 754 以及bbb 字段 756。
[0193]擴(kuò)充操作字段
[0194]圖7D是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的構(gòu)成擴(kuò)充操作字段650的具有專用向量友好指令格式700的字段的框圖。當(dāng)類(U)字段668包含O時(shí)，它表明EVEX.U0(A類668A)；當(dāng)它包含I時(shí)，它表明EVEX.Ul (B類668B)。當(dāng)U = O且MOD字段742包含11 (表明無存儲器訪問操作)時(shí)，α字段652 (EVEX字節(jié)3，位[7] - EH)被解釋為rs字段652A。當(dāng)rs字段652A包含I (舍入652A.1)時(shí)，β字段654 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為舍入控制字段654A。舍入控制字段654A包括一位SAE字段656和兩位舍入操作字段658。當(dāng)rs字段652A包含O (數(shù)據(jù)變換652A.2)時(shí)，β字段654 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)變換字段654Β。當(dāng)U = O且MOD字段742包含00、01或10 (表明存儲器訪問操作)時(shí)，α字段652 (EVEX字節(jié)3，位[7] -EH)被解釋為驅(qū)逐提示(EH)字段652B且β字段654(EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)操縱字段654C。
[0195]當(dāng)U = I時(shí)，α字段652 (EVEX字節(jié)3，位[7] - EH)被解釋為寫掩碼控制(Z)字段652C。當(dāng)U = I且MOD字段742包含11 (表明無存儲器訪問操作)時(shí)，β字段654的一部分(EVEX字節(jié)3，位[4] - S0)被解釋為RL字段657Α ;當(dāng)它包含I (舍入657Α.1)時(shí)，β字段654的其余部分(EVEX字節(jié)3，位[6_5] - S2^1)被解釋為舍入操作字段659Α，而當(dāng)RL字段657Α包含0(VSIZE657.A2)時(shí)，β字段654的其余部分(EVEX字節(jié)3，位[6-5]-?^)被解釋為向量長度字段659B(EVEX字節(jié)3，位[6_5] - L1J。當(dāng)U= I且MOD字段742包含00、01或10(表明存儲器訪問操作)時(shí)，β字段654(EVEX字節(jié)3，位[6:4] - SSS)被解釋為向量長度字段659B (EVEX字節(jié)3，位[6-5] - L卜0)和廣播字段657B (EVEX字節(jié)3，位[4] - B)。
[0196]示例性寄存器架構(gòu)
[0197]圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)800的框圖。在所示出的實(shí)施例中，有32個(gè)512位寬的向量寄存器810 ;這些寄存器被引用為zmmO到zmm31。較低的16zmm寄存器的較低階256個(gè)位覆蓋在寄存器ymmO-16上。較低的16zmm寄存器的較低階128個(gè)位(ymm寄存器的較低階128個(gè)位)覆蓋在寄存器xmmO-15上。專用向量友好指令格式700對這些覆蓋的寄存器組操作，如在以下表格中所示的。
[0198]

【權(quán)利要求】
1.一種裝置，包括: 指令執(zhí)行邏輯電路，用于執(zhí)行: a)第一指令和第二指令，其中所述第一指令和所述第二指令兩者將第一組輸入向量元素插入相應(yīng)的第一和第二結(jié)果向量的多個(gè)第一不重疊部分中的一個(gè)部分中，所述第一組具有第一位寬，所述多個(gè)第一不重疊部分中的每個(gè)部分具有與所述第一組相同的位寬； b)第三指令和第四指令，其中所述第三指令和所述第四指令兩者將第二組輸入向量元素插入相應(yīng)的第三和第四結(jié)果向量的多個(gè)第二不重疊部分中的一個(gè)部分中，所述第二組具有比所述第一位寬大的第二位寬，所述多個(gè)第二不重疊部分中的每個(gè)部分具有與所述第二組相同的位寬； 掩碼層電路，用于在第一結(jié)果向量粒度下對第一和第三指令進(jìn)行掩碼操作，并在第二結(jié)果向量粒度下對第二和第四指令進(jìn)行掩碼操作。
2.如權(quán)利要求1所述的裝置，其特征在于，所述第二組是所述第一組的兩倍大。
3.如權(quán)利要求2所述的裝置，其特征在于，所述第一組是128位，且所述第二組是256位。
4.如權(quán)利要求1所述的裝置，其特征在于，所述第一粒度是32位，且所述第二粒度是.64位。
5.如權(quán)利要求1所述 的裝置，其特征在于，所述結(jié)果是512位。
6.如權(quán)利要求1所述的裝置，其特征在于，所述向量元素是浮點(diǎn)數(shù)據(jù)值。
7.如權(quán)利要求1所述的裝置，其特征在于，如果目的地向量中的元素的位置被掩碼，則所述掩碼層電路允許保留所述元素。
8.一種方法，包括: 執(zhí)行第一指令，包括:將第一組輸入向量元素插入到第一結(jié)果向量的多個(gè)第一不重疊部分中的一個(gè)部分中，所述第一組具有第一位寬，所述多個(gè)第一不重疊部分中的每個(gè)部分具有與所述第一組相同的位寬；在第一粒度下對所述第一組進(jìn)行掩碼操作； 執(zhí)行第二指令，包括:將第二組輸入向量元素插入到第二結(jié)果向量的多個(gè)第二不重疊部分中的一個(gè)部分中，所述第二組具有第二位寬，所述多個(gè)第二不重疊部分中的每個(gè)部分具有與所述第二組相同的位寬；在第二粒度下對所述第二組進(jìn)行掩碼操作，所述第一粒度比所述第二粒度精細(xì)； 執(zhí)行第三指令，包括:將第三組輸入向量元素插入到第三結(jié)果向量的多個(gè)第三不重疊部分中的一個(gè)部分中，所述第三組具有所述第一位寬，所述多個(gè)第三不重疊部分中的每個(gè)部分具有與所述第一組相同的位寬；在所述第二粒度下對所述第三組進(jìn)行掩碼操作；以及 執(zhí)行第四指令，包括:將第四組輸入向量元素插入到第四結(jié)果向量的多個(gè)第四不重疊部分中的一個(gè)部分中，所述第四組具有所述第二位寬，所述多個(gè)第四不重疊部分中的每個(gè)部分具有與所述第二組相同的位寬；在所述第一粒度下對所述第四組進(jìn)行掩碼操作。
9.如權(quán)利要求8所述的方法，其特征在于，所述第一、第二、第三和第四指令由指令執(zhí)行流水線中的同一執(zhí)行單元執(zhí)行。
10.如權(quán)利要求8所述的方法，其特征在于，所述第二組是所述第一組的兩倍大。
11.如權(quán)利要求10所述的方法，其特征在于，所述第一組是128位，且所述第二組是.256 位。
12.如權(quán)利要求8所述的方法，其特征在于，所述第一粒度是32位，且所述第二粒度是64位。
13.如權(quán)利要求8所述的方法，其特征在于，所述第一、第二、第三和第四指令相應(yīng)的結(jié)果向量是512位。
14.如權(quán)利要求8所述的方法，其特征在于，所述向量元素是浮點(diǎn)數(shù)據(jù)值。
15.如權(quán)利要求8所述的方法，其特征在于，所述掩碼操作包括以下中的任一項(xiàng):i)如果目的地向量中的元素的位置被掩碼，則允許保留所述元素；ii)如果目的地向量中的元素的位置被掩碼，則用固定值覆寫所述元素。
16.一種裝置,包括: 指令執(zhí)行邏輯電路，用于執(zhí)行: a)第一指令和第二指令，其中所述第一指令和所述第二指令兩者分別根據(jù)第一立即操作數(shù)和第二立即操作數(shù)將第一組輸入向量元素插入相應(yīng)的第一和第二結(jié)果向量的多個(gè)第一不重疊部分中的一個(gè)部分中，所述第一組具有第一位寬，所述多個(gè)第一不重疊部分中的每個(gè)部分具有與所述第一組相同的位寬； b)第三指令和第四指令，其中所述第三指令和所述第四指令兩者分別根據(jù)第三立即操作數(shù)和第四立即操作數(shù)將第二組輸入向量元素插入相應(yīng)的第三和第四結(jié)果向量的多個(gè)第二不重疊部分中的一個(gè)部分中，所述第二組具有比所述第一位寬大的第二位寬，所述多個(gè)第二不重疊部分中的每個(gè)部分具有與所述第二組相同的位寬； 掩碼層電路，用于在第一結(jié)果向量粒度下對第一和第三指令進(jìn)行掩碼操作，并在第二結(jié)果向量粒度下對第二和第四指令進(jìn)行掩碼操作。
17.如權(quán)利要求16所述的裝置，其特征在于，所述第二組是所述第一組的兩倍大。
18.如權(quán)利要求17所述的裝置，其特征在于，所述第一組是128位，且所述第二組是256 位。
19.如權(quán)利要求16所述的裝置，其特征在于，所述第一粒度是32位，且所述第二粒度是64位。
20.如權(quán)利要求16所述的裝置，其特征在于，所述結(jié)果是512位。
【文檔編號】G06F9/30GK104081342SQ201180076302
【公開日】2014年10月1日 申請日期:2011年12月23日 優(yōu)先權(quán)日:2011年12月23日
【發(fā)明者】E·烏爾德-阿邁德-瓦爾, R·凡倫天, J·考博爾, B·L·托爾, M·J·查尼, Z·斯波伯, A·格雷德斯廷 申請人:英特爾公司